JPWO2019012912A1 - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JPWO2019012912A1
JPWO2019012912A1 JP2019529007A JP2019529007A JPWO2019012912A1 JP WO2019012912 A1 JPWO2019012912 A1 JP WO2019012912A1 JP 2019529007 A JP2019529007 A JP 2019529007A JP 2019529007 A JP2019529007 A JP 2019529007A JP WO2019012912 A1 JPWO2019012912 A1 JP WO2019012912A1
Authority
JP
Japan
Prior art keywords
electrode
ceramic
layer
terminal electrode
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019529007A
Other languages
Japanese (ja)
Other versions
JP6962369B2 (en
Inventor
佳丈 山上
佳丈 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019012912A1 publication Critical patent/JPWO2019012912A1/en
Application granted granted Critical
Publication of JP6962369B2 publication Critical patent/JP6962369B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

本発明の配線基板は、実装面を有する基材と、上記基材の上記実装面に設けられた第１の端子電極と、上記基材の上記実装面に、上記第１の端子電極と離間して設けられた第２の端子電極と、上記基材の上記実装面に設けられ、上記第１の端子電極及び上記第２の端子電極を接続する導体配線層と、上記導体配線層の少なくとも一部を被覆するように上記導体配線層の表面に設けられ、セラミック成分を含む被覆セラミック層と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第１の端子電極の表面に設けられ、金属成分を含む第１の保護電極と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第２の端子電極の表面に設けられ、金属成分を含む第２の保護電極と、を備えることを特徴とする。A wiring board according to the present invention includes a base material having a mounting surface, a first terminal electrode provided on the mounting surface of the base material, and a space between the first terminal electrode and the mounting surface of the base material. At least the conductor wiring layer, which is provided on the mounting surface of the base material and connects the first terminal electrode and the second terminal electrode, The first terminal electrode is provided on the surface of the conductor wiring layer so as to cover a part thereof, and covers the ceramic layer containing a ceramic component and at least the boundary between the coated ceramic layer and the conductor wiring layer. On the surface of the second terminal electrode so as to cover at least the boundary between the first protective electrode containing a metal component and the coated ceramic layer and the conductor wiring layer. A second protective electrode including And wherein the Rukoto.

Description

本発明は、配線基板に関する。 The present invention relates to a wiring board.

電子部品が実装される基板の構造として、特許文献１には、外部端子電極の少なくとも一部がソルダレジストによって被覆された構造が記載されている。 As a structure of a substrate on which electronic components are mounted, Patent Document 1 describes a structure in which at least a part of an external terminal electrode is covered with a solder resist.

特開２００９−２１５１０号公報JP 2009-21510 A

ソルダレジスト等のレジスト層は、基板表面に配置された端子電極そのものを被覆するだけでなく、基板表面に配置された端子電極同士を接続する導体配線層を被覆することもある。また、レジスト層が印刷により形成される場合、通常、レジスト層の端部は薄くなる。そのため、レジスト層の端部には、剥離や欠損等（以下、剥離や欠損等をまとめて剥離という）が発生しやすくなる。レジスト層が剥離した部分にはめっき液が浸入しやすいため、いわゆる半田スプラッシュに至るおそれがある。 A resist layer such as a solder resist may not only cover the terminal electrodes arranged on the substrate surface, but also may cover a conductor wiring layer connecting the terminal electrodes arranged on the substrate surface. When the resist layer is formed by printing, the edge of the resist layer usually becomes thin. For this reason, peeling, breakage, and the like (hereinafter, peeling, breakage, and the like are collectively referred to as peeling) are likely to occur at the end portion of the resist layer. Since the plating solution easily penetrates into the portion where the resist layer has been peeled off, there is a possibility that so-called solder splash may occur.

このような剥離の問題は、セラミック材料を用いて形成されたレジスト層（以下、被覆セラミック層という）によって導体配線層が被覆される場合においても生じる。 Such a problem of separation also occurs when the conductor wiring layer is covered with a resist layer (hereinafter, referred to as a coated ceramic layer) formed using a ceramic material.

本発明は上記の問題を解決するためになされたものであり、被覆セラミック層の端部の剥離が抑制された配線基板を提供することを目的とする。 The present invention has been made to solve the above-described problem, and has as its object to provide a wiring board in which peeling of an end of a coated ceramic layer is suppressed.

本発明の配線基板は、実装面を有する基材と、上記基材の上記実装面に設けられた第１の端子電極と、上記基材の上記実装面に、上記第１の端子電極と離間して設けられた第２の端子電極と、上記基材の上記実装面に設けられ、上記第１の端子電極及び上記第２の端子電極を接続する導体配線層と、上記導体配線層の少なくとも一部を被覆するように上記導体配線層の表面に設けられ、セラミック成分を含む被覆セラミック層と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第１の端子電極の表面に設けられ、金属成分を含む第１の保護電極と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第２の端子電極の表面に設けられ、金属成分を含む第２の保護電極と、を備えることを特徴とする。 The wiring board according to the present invention includes a base having a mounting surface, a first terminal electrode provided on the mounting surface of the base, and a first terminal electrode separated from the first terminal electrode on the mounting surface of the base. A second terminal electrode provided as above, a conductor wiring layer provided on the mounting surface of the base material and connecting the first terminal electrode and the second terminal electrode, and at least one of the conductor wiring layers. A coating ceramic layer provided on a surface of the conductor wiring layer so as to cover a part thereof, and including a ceramic component; and the first terminal electrode so as to cover at least a boundary between the coating ceramic layer and the conductor wiring layer. And a first protection electrode containing a metal component, and a metal component provided on the surface of the second terminal electrode so as to cover at least a boundary between the coated ceramic layer and the conductor wiring layer. And a second protective electrode including And wherein the Rukoto.

本発明の配線基板において、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、上記金属成分を７５体積％以上含むことが好ましい。 In the wiring board of the present invention, it is preferable that both the first protective electrode and the second protective electrode include the metal component in an amount of 75% by volume or more.

本発明の配線基板において、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、セラミック成分をさらに含むことが好ましい。特に、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、上記被覆セラミック層に含まれる上記セラミック成分と同じセラミック成分をさらに含むことが好ましい。 In the wiring board of the present invention, it is preferable that each of the first protection electrode and the second protection electrode further includes a ceramic component. In particular, it is preferable that both the first protective electrode and the second protective electrode further include the same ceramic component as the ceramic component included in the coating ceramic layer.

本発明の配線基板において、上記第１の保護電極に含まれる上記セラミック成分の割合、及び、上記第２の保護電極に含まれる上記セラミック成分の割合は、いずれも、上記金属成分及び上記セラミック成分の合計体積に対して５体積％以上２５体積％以下であることが好ましく、１０体積％以上２０体積％以下であることがより好ましい。 In the wiring board of the present invention, the ratio of the ceramic component contained in the first protective electrode and the ratio of the ceramic component contained in the second protective electrode are both the metal component and the ceramic component. Is preferably 5% by volume or more and 25% by volume or less, more preferably 10% by volume or more and 20% by volume or less based on the total volume.

本発明の配線基板において、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、上記被覆セラミック層の側面及び上面を被覆することが好ましい。 In the wiring board of the present invention, it is preferable that both the first protection electrode and the second protection electrode cover the side surface and the upper surface of the coating ceramic layer.

本発明の配線基板において、上記第１の保護電極は、上記第１の端子電極の上面を被覆し、上記第２の保護電極は、上記第２の端子電極の上面を被覆することが好ましい。 In the wiring board of the present invention, it is preferable that the first protection electrode covers the upper surface of the first terminal electrode, and the second protection electrode covers the upper surface of the second terminal electrode.

本発明によれば、被覆セラミック層の端部の剥離が抑制された配線基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the wiring board in which the peeling of the edge part of the coating ceramic layer was suppressed can be provided.

図１は、本発明の配線基板の一例を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing one example of the wiring board of the present invention. 図２は、図１に示す配線基板を実装面側から見た平面図である。FIG. 2 is a plan view of the wiring board shown in FIG. 1 as viewed from the mounting surface side. 図３は、図２に示す配線基板から第１の保護電極及び第２の保護電極を除いた平面図である。FIG. 3 is a plan view of the wiring board shown in FIG. 2 from which a first protection electrode and a second protection electrode are removed. 図４は、本発明の配線基板の製品形態の一例を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing an example of a product form of the wiring board of the present invention. 図５は、図４に示すセラミック多層基板を上面側から見た平面図である。FIG. 5 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from above. 図６は、図４に示すセラミック多層基板を下面側から見た平面図である。FIG. 6 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the lower surface side.

以下、本発明の配線基板について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。Hereinafter, the wiring board of the present invention will be described.
However, the present invention is not limited to the following configuration, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more individual desirable configurations of the present invention described below is also the present invention.

図１は、本発明の配線基板の一例を模式的に示す断面図である。図２は、図１に示す配線基板を実装面側から見た平面図である。なお、図１は、図２に示す配線基板のＩ−Ｉ線断面図でもある。また、図３は、図２に示す配線基板から第１の保護電極及び第２の保護電極を除いた平面図である。 FIG. 1 is a cross-sectional view schematically showing one example of the wiring board of the present invention. FIG. 2 is a plan view of the wiring board shown in FIG. 1 as viewed from the mounting surface side. FIG. 1 is also a cross-sectional view taken along line II of the wiring board shown in FIG. FIG. 3 is a plan view of the wiring board shown in FIG. 2 from which the first protection electrode and the second protection electrode are removed.

図１及び図２に示す配線基板１は、実装面１１を有する基材１０と、第１の端子電極２１と、第２の端子電極２２と、導体配線層３０と、被覆セラミック層４０と、第１の保護電極５１と、第２の保護電極５２と、を備えている。第１の端子電極２１及び第２の端子電極２２は、図１及び図３に示すように、基材１０の実装面１１に、互いに離間して設けられている。導体配線層３０は、図１及び図３に示すように、基材１０の実装面１１に設けられ、第１の端子電極２１及び第２の端子電極２２を接続している。被覆セラミック層４０は、図１及び図３に示すように、導体配線層３０を被覆するように導体配線層３０の表面に設けられている。図１及び図２に示すように、第１の保護電極５１及び第２の保護電極５２は、いずれも導体配線層３０の表面に設けられている。第１の保護電極５１は、被覆セラミック層４０と導体配線層３０との境界（図１中、Ａで示す部分）を被覆するように第１の端子電極２１の表面に設けられており、第２の保護電極５２は、被覆セラミック層４０と導体配線層３０との境界（図１中、Ｂで示す部分）を被覆するように第２の端子電極２２の表面に設けられている。なお、第１の保護電極５１及び第２の保護電極５２は、互いに離間して設けられている。 The wiring board 1 shown in FIGS. 1 and 2 includes a substrate 10 having a mounting surface 11, a first terminal electrode 21, a second terminal electrode 22, a conductor wiring layer 30, a coating ceramic layer 40, A first protection electrode 51 and a second protection electrode 52 are provided. As shown in FIGS. 1 and 3, the first terminal electrode 21 and the second terminal electrode 22 are provided separately from each other on the mounting surface 11 of the base 10. 1 and 3, the conductor wiring layer 30 is provided on the mounting surface 11 of the base material 10, and connects the first terminal electrode 21 and the second terminal electrode 22. As shown in FIGS. 1 and 3, the coating ceramic layer 40 is provided on the surface of the conductor wiring layer 30 so as to cover the conductor wiring layer 30. As shown in FIGS. 1 and 2, the first protection electrode 51 and the second protection electrode 52 are both provided on the surface of the conductor wiring layer 30. The first protective electrode 51 is provided on the surface of the first terminal electrode 21 so as to cover the boundary (portion indicated by A in FIG. 1) between the coating ceramic layer 40 and the conductor wiring layer 30. The second protection electrode 52 is provided on the surface of the second terminal electrode 22 so as to cover the boundary (the portion indicated by B in FIG. 1) between the coating ceramic layer 40 and the conductor wiring layer 30. Note that the first protection electrode 51 and the second protection electrode 52 are provided separately from each other.

本発明の配線基板においては、少なくとも被覆セラミック層と導体配線層との境界が、第１の保護電極及び第２の保護電極によって被覆されていることを特徴としている。本発明の配線基板では、第１の保護電極及び第２の保護電極によって被覆セラミック層と導体配線層との境界が露出しないため、被覆セラミック層の端部が直接衝撃を受けることがない。したがって、被覆セラミック層の端部の剥離、すなわち、第１の端子電極側の導体配線層と被覆セラミック層との界面での剥離、及び、第２の端子電極側の導体配線層と被覆セラミック層との界面での剥離を抑制することができる。また、被覆セラミック層の剥離に伴う、めっき液の浸入を抑制することもできる。なお、第１の保護電極及び第２の保護電極が印刷により形成される場合、これらの保護電極の端部も被覆セラミック層の端部と同様に薄くなるが、保護電極に含まれる金属成分は被覆セラミック層に含まれるセラミック成分に比べて靭性が高いため、衝撃に耐えることができる。 The wiring board according to the present invention is characterized in that at least a boundary between the coating ceramic layer and the conductor wiring layer is covered with the first protection electrode and the second protection electrode. In the wiring board of the present invention, since the boundary between the coating ceramic layer and the conductor wiring layer is not exposed by the first protection electrode and the second protection electrode, the end of the coating ceramic layer is not directly impacted. Therefore, peeling of the end portion of the coated ceramic layer, that is, peeling at the interface between the conductive wiring layer on the first terminal electrode side and the coated ceramic layer, and separation of the conductive wiring layer on the second terminal electrode side and the coated ceramic layer Separation at the interface with the substrate can be suppressed. In addition, it is possible to suppress the intrusion of the plating solution accompanying the peeling of the coating ceramic layer. In addition, when the first protection electrode and the second protection electrode are formed by printing, the ends of these protection electrodes are thinned similarly to the ends of the coating ceramic layer, but the metal component contained in the protection electrodes is Since the toughness is higher than the ceramic component contained in the coating ceramic layer, it can withstand an impact.

本発明の配線基板において、基材は、配線基板の本体を構成するものである。本発明の配線基板は、多層基板でもよいし、単層基板でもよい。また、本発明の配線基板は、セラミック基板でもよいし、樹脂基板でもよい。セラミック基板を構成するセラミック材料としては、低温焼結セラミック材料でも高温焼結セラミック材料でもよく、例えば、後述する低温焼結セラミック材料等が挙げられる。樹脂基板を構成する樹脂材料としては、熱硬化性樹脂でも熱可塑性樹脂でもよく、例えば、ガラスエポキシ樹脂、液晶ポリマー等が挙げられる。 In the wiring board of the present invention, the base material constitutes a main body of the wiring board. The wiring board of the present invention may be a multilayer board or a single-layer board. Further, the wiring substrate of the present invention may be a ceramic substrate or a resin substrate. The ceramic material constituting the ceramic substrate may be a low-temperature sintered ceramic material or a high-temperature sintered ceramic material, and examples thereof include a low-temperature sintered ceramic material described later. The resin material forming the resin substrate may be a thermosetting resin or a thermoplastic resin, and examples thereof include a glass epoxy resin and a liquid crystal polymer.

本発明の配線基板において、第１の端子電極、及び、第２の端子電極は、いずれも、例えば、導電性ペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。 In the wiring board of the present invention, each of the first terminal electrode and the second terminal electrode is formed by, for example, baking a conductive paste. In this case, it can be formed by printing such as screen printing.

第１の端子電極、及び、第２の端子電極は、いずれも、金属成分を含む。第１の端子電極及び第２の端子電極に含まれる金属成分としては、例えば、Ａｕ、Ａｇ、Ｃｕ等が挙げられる。これらの金属の１種を主成分とする合金であってもよい。第１の端子電極及び第２の端子電極は、同じ金属成分を含むことが好ましい。 Each of the first terminal electrode and the second terminal electrode contains a metal component. Examples of the metal component included in the first terminal electrode and the second terminal electrode include Au, Ag, and Cu. An alloy containing one of these metals as a main component may be used. It is preferable that the first terminal electrode and the second terminal electrode include the same metal component.

第１の端子電極、及び、第２の端子電極は、いずれも、セラミック成分をさらに含んでもよい。セラミック成分としては、例えば、後述する被覆セラミック層に含まれるセラミック成分等が挙げられる。第１の端子電極に含まれるセラミック成分の割合、及び、第２の端子電極に含まれるセラミック成分の割合は、いずれも、金属成分及びセラミック成分の合計体積に対して５体積％以下であることが好ましい。 Both the first terminal electrode and the second terminal electrode may further include a ceramic component. Examples of the ceramic component include a ceramic component contained in a coated ceramic layer described later. The ratio of the ceramic component contained in the first terminal electrode and the ratio of the ceramic component contained in the second terminal electrode are each 5% by volume or less based on the total volume of the metal component and the ceramic component. Is preferred.

第１の端子電極、及び、第２の端子電極の形状は特に限定されず、同じであってもよいし、異なっていてもよい。 The shapes of the first terminal electrode and the second terminal electrode are not particularly limited, and may be the same or different.

本発明の配線基板において、導体配線層は、例えば、導電性ペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。また、第１の端子電極及び第２の端子電極を形成するために使用される導電性ペーストを使用することができる。 In the wiring board of the present invention, the conductor wiring layer is formed by, for example, baking a conductive paste. In this case, it can be formed by printing such as screen printing. Further, a conductive paste used for forming the first terminal electrode and the second terminal electrode can be used.

導体配線層は、金属成分を含む。導体配線層に含まれる金属成分としては、例えば、Ａｕ、Ａｇ、Ｃｕ等が挙げられる。これらの金属の１種を主成分とする合金であってもよい。導体配線層は、第１の端子電極及び第２の端子電極と同じ金属成分を含むことが好ましい。 The conductor wiring layer contains a metal component. Examples of the metal component contained in the conductor wiring layer include Au, Ag, and Cu. An alloy containing one of these metals as a main component may be used. The conductor wiring layer preferably contains the same metal component as the first terminal electrode and the second terminal electrode.

導体配線層は、セラミック成分をさらに含んでもよい。セラミック成分としては、例えば、後述する被覆セラミック層に含まれるセラミック成分等が挙げられる。導体配線層に含まれるセラミック成分の割合は、金属成分及びセラミック成分の合計体積に対して５体積％以下であることが好ましい。 The conductor wiring layer may further include a ceramic component. Examples of the ceramic component include a ceramic component contained in a coated ceramic layer described later. The proportion of the ceramic component contained in the conductor wiring layer is preferably 5% by volume or less based on the total volume of the metal component and the ceramic component.

導体配線層の形状は、第１の端子電極及び第２の端子電極を接続することができる限り、特に限定されない。 The shape of the conductor wiring layer is not particularly limited as long as the first terminal electrode and the second terminal electrode can be connected.

本発明の配線基板において、被覆セラミック層は、例えば、セラミックペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。 In the wiring board of the present invention, the coating ceramic layer is formed by, for example, baking a ceramic paste. In this case, it can be formed by printing such as screen printing.

被覆セラミック層は、セラミック成分を含む。被覆セラミック層に含まれるセラミック成分としては、例えば、低温焼結セラミック材料等が挙げられる。
低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、ＡｇやＣｕとの同時焼成が可能である材料を意味する。The coating ceramic layer includes a ceramic component. Examples of the ceramic component contained in the coating ceramic layer include a low-temperature sintered ceramic material.
The low-temperature sintered ceramic material refers to a ceramic material that can be sintered at a firing temperature of 1000 ° C. or lower and that can be simultaneously fired with Ag or Cu.

低温焼結セラミック材料としては、例えば、クオーツやアルミナ、フォルステライト等のセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック材料やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック材料等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。The low-temperature co-fired ceramic material, for example, quartz, alumina, glass composite-based low-temperature co-fired ceramic material obtained by mixing borosilicate glass ceramic material such as forsterite, ZnO-MgO-Al 2 O 3 -SiO 2 system crystallized glass-based low-temperature co-fired ceramic material with crystallized glass, BaO-Al 2 O 3 -SiO 2 based ceramic material and Al 2 O 3 -CaO-SiO 2 -MgO-B 2 O 3 based ceramic material or the like And a non-glass-based low-temperature sintered ceramic material.

被覆セラミック層は、金属成分を実質的に含まないことが好ましい。被覆セラミック層が金属成分を含む場合、被覆セラミック層に含まれる金属成分の割合は、セラミック成分及び金属成分の合計体積に対して３体積％以下であることが好ましい。 Preferably, the coated ceramic layer is substantially free of metal components. When the coating ceramic layer contains a metal component, the ratio of the metal component contained in the coating ceramic layer is preferably 3% by volume or less based on the total volume of the ceramic component and the metal component.

本発明の配線基板において、被覆セラミック層は、導体配線層の一部を被覆してもよいし、導体配線層の全部を被覆してもよい。また、被覆セラミック層は、導体配線層の表面に加えて、基材の実装面に設けられていてもよい。このように、被覆セラミック層の形状は特に限定されない。 In the wiring board of the present invention, the coated ceramic layer may cover a part of the conductor wiring layer or may cover the entire conductor wiring layer. Further, the coated ceramic layer may be provided on the mounting surface of the base material in addition to the surface of the conductor wiring layer. Thus, the shape of the coated ceramic layer is not particularly limited.

本発明の配線基板において、第１の保護電極、及び、第２の保護電極は、いずれも、例えば、導電性ペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。 In the wiring board of the present invention, both the first protection electrode and the second protection electrode are formed by, for example, baking a conductive paste. In this case, it can be formed by printing such as screen printing.

第１の保護電極、及び、第２の保護電極は、いずれも、金属成分を含む。第１の保護電極及び第２の保護電極に含まれる金属成分としては、例えば、Ａｕ、Ａｇ、Ｃｕ等が挙げられる。これらの金属の１種を主成分とする合金であってもよい。第１の保護電極及び第２の保護電極は、同じ金属成分を含むことが好ましく、第１の端子電極及び第２の端子電極と同じ金属成分を含むことがより好ましい。 Each of the first protection electrode and the second protection electrode contains a metal component. Examples of the metal component included in the first protection electrode and the second protection electrode include Au, Ag, and Cu. An alloy containing one of these metals as a main component may be used. The first protection electrode and the second protection electrode preferably contain the same metal component, and more preferably contain the same metal component as the first terminal electrode and the second terminal electrode.

第１の端子電極側の導体配線層と被覆セラミック層との界面での剥離、及び、第２の端子電極側の導体配線層と被覆セラミック層との界面での剥離を抑制する観点から、第１の保護電極、及び、第２の保護電極は、いずれも、金属成分を７５体積％以上含むことが好ましく、８０体積％以上含むことがより好ましく、８５体積％以上含むことがさらに好ましく、１００体積％含んでもよい。一方、セラミック成分等の他の成分を含む場合、第１の保護電極、及び、第２の保護電極は、いずれも、金属成分を９５体積％以下含むことが好ましく、９０体積％以下含むことがより好ましい。第１の保護電極に含まれる金属成分の割合は、第２の保護電極に含まれる金属成分の割合と同じであることが好ましいが、異なっていてもよい。 From the viewpoint of suppressing separation at the interface between the conductor wiring layer on the first terminal electrode side and the coating ceramic layer and separation at the interface between the conductor wiring layer on the second terminal electrode side and the coating ceramic layer, Each of the first protective electrode and the second protective electrode preferably contains a metal component in an amount of 75% by volume or more, more preferably 80% by volume or more, further preferably 85% by volume or more, and more preferably 100% or more. % By volume. On the other hand, when other components such as a ceramic component are contained, both the first protective electrode and the second protective electrode preferably contain a metal component of 95% by volume or less, and preferably contain 90% by volume or less. More preferred. The proportion of the metal component contained in the first protection electrode is preferably the same as the proportion of the metal component contained in the second protection electrode, but may be different.

第１の保護電極、及び、第２の保護電極は、いずれも、セラミック成分をさらに含むことが好ましい。
第１の保護電極及び第２の保護電極にセラミック成分が含まれると、被覆セラミック層との接合強度が高くなるため、被覆セラミック層と第１の保護電極との界面での剥離、及び、被覆セラミック層と第２の保護電極との界面での剥離を抑制することができる。It is preferable that both the first protection electrode and the second protection electrode further include a ceramic component.
When the first protective electrode and the second protective electrode contain a ceramic component, the bonding strength between the first protective electrode and the second protective electrode is increased, so that peeling at the interface between the first ceramic electrode and the first protective electrode and coating of the first protective electrode and the second protective electrode. Separation at the interface between the ceramic layer and the second protective electrode can be suppressed.

特に、第１の保護電極、及び、第２の保護電極は、いずれも、被覆セラミック層に含まれるセラミック成分と同じセラミック成分をさらに含むことが好ましい。したがって、第１の保護電極及び第２の保護電極は、セラミック成分として、上述の低温焼結セラミック材料を含むことが好ましい。セラミック成分が同じであると被覆セラミック層との反応性が高くなるため、接合強度を高くすることができる。 In particular, it is preferable that both the first protection electrode and the second protection electrode further include the same ceramic component as the ceramic component included in the coating ceramic layer. Therefore, it is preferable that the first protection electrode and the second protection electrode include the above-described low-temperature sintered ceramic material as a ceramic component. When the ceramic components are the same, the reactivity with the coated ceramic layer increases, so that the bonding strength can be increased.

一方、被覆セラミック層に含まれるセラミック成分と異なるセラミック成分としては、例えば、ジルコニア、アルミナ、チタニア、マグネシア、シリカ等が挙げられる。 On the other hand, examples of the ceramic component different from the ceramic component included in the coated ceramic layer include zirconia, alumina, titania, magnesia, silica, and the like.

被覆セラミック層と第１の保護電極との界面での剥離、及び、被覆セラミック層と第２の保護電極との界面での剥離を抑制する観点から、第１の保護電極に含まれるセラミック成分の割合、及び、第２の保護電極に含まれるセラミック成分の割合は、いずれも、金属成分及びセラミック成分の合計体積に対して５体積％以上２５体積％以下であることが好ましく、１０体積％以上２０体積％以下であることがより好ましい。第１の保護電極に含まれるセラミック成分の割合は、第２の保護電極に含まれるセラミック成分の割合と同じであることが好ましいが、異なっていてもよい。 From the viewpoint of suppressing separation at the interface between the coating ceramic layer and the first protection electrode and separation at the interface between the coating ceramic layer and the second protection electrode, the ceramic component contained in the first protection electrode is removed. Each of the ratio and the ratio of the ceramic component contained in the second protective electrode is preferably 5% by volume or more and 25% by volume or less based on the total volume of the metal component and the ceramic component, and is preferably 10% by volume or more. It is more preferable that the content is 20% by volume or less. The proportion of the ceramic component contained in the first protective electrode is preferably the same as the proportion of the ceramic component contained in the second protective electrode, but may be different.

なお、第１の保護電極等に含まれる金属成分又はセラミック成分の割合は、断面の組成分析を行い、元素マッピングの面積比率から求めることができる。また、上記の割合は焼成前後で変化しないため、原料ペーストに含まれる金属成分又はセラミック成分の割合を、第１の保護電極等に含まれる金属成分又はセラミック成分の割合とすることもできる。 Note that the ratio of the metal component or the ceramic component contained in the first protective electrode or the like can be determined from the area ratio of element mapping by performing a composition analysis of a cross section. Further, since the above ratio does not change before and after firing, the ratio of the metal component or the ceramic component contained in the raw material paste can be set to the ratio of the metal component or the ceramic component contained in the first protective electrode or the like.

本発明の配線基板において、第１の保護電極、及び、第２の保護電極は、互いに離間して設けられている。第１の保護電極、及び、第２の保護電極は、いずれも、被覆セラミック層と導体配線層との境界を少なくとも被覆していればよいが、第１の端子電極側の導体配線層と被覆セラミック層との界面での剥離、及び、第２の端子電極側の導体配線層と被覆セラミック層との界面での剥離を抑制する観点からは、被覆セラミック層の側面及び上面を被覆することが好ましい。 In the wiring board of the present invention, the first protection electrode and the second protection electrode are provided separately from each other. The first protection electrode and the second protection electrode only need to cover at least the boundary between the coated ceramic layer and the conductor wiring layer, and may cover the conductor wiring layer on the first terminal electrode side. From the viewpoint of suppressing separation at the interface with the ceramic layer and separation at the interface between the conductor wiring layer on the second terminal electrode side and the coating ceramic layer, it is preferable to cover the side and top surfaces of the coating ceramic layer. preferable.

また、第１の保護電極は、第１の端子電極の上面を被覆することが好ましく、第１の端子電極の上面の全体を被覆することがより好ましい。第１の保護電極は、第１の端子電極の側面を被覆してもよい。同様に、第２の保護電極は、第２の端子電極の上面を被覆することが好ましく、第２の端子電極の上面の全体を被覆することがより好ましい。また、第２の保護電極は、第２の端子電極の側面を被覆してもよい。 Further, the first protective electrode preferably covers the upper surface of the first terminal electrode, and more preferably covers the entire upper surface of the first terminal electrode. The first protection electrode may cover a side surface of the first terminal electrode. Similarly, the second protection electrode preferably covers the upper surface of the second terminal electrode, and more preferably covers the entire upper surface of the second terminal electrode. Further, the second protection electrode may cover the side surface of the second terminal electrode.

第１の保護電極、及び、第２の保護電極の形状は特に限定されず、同じであってもよいし、異なっていてもよい。 The shapes of the first protection electrode and the second protection electrode are not particularly limited, and may be the same or different.

本発明の配線基板においては、第１の保護電極の表面、及び、第２の保護電極の表面に、めっき電極が設けられていてもよい。
めっき電極は、第１の保護電極及び第２の保護電極を形成した後、電解めっき又は無電解めっきを施すことによって形成することができる。In the wiring board of the present invention, a plating electrode may be provided on the surface of the first protection electrode and the surface of the second protection electrode.
The plated electrode can be formed by performing electrolytic plating or electroless plating after forming the first protective electrode and the second protective electrode.

本発明の配線基板において、第１の保護電極及び第２の保護電極は、他の電子部品と接続される。これらの保護電極と他の電子部品とは、半田等の接合材料によって接続される。 In the wiring board of the present invention, the first protection electrode and the second protection electrode are connected to another electronic component. These protective electrodes and other electronic components are connected by a bonding material such as solder.

以下、本発明の配線基板の製造方法の一実施形態について説明する。
例えば、本発明の配線基板が多層セラミック基板である場合、まず、低温焼結セラミック材料のようなセラミック材料を主成分とするセラミックグリーンシートを作製する。積層後に表面に配置されるセラミックグリーンシートの表面に、第１及び第２の端子電極並びに導体配線層となる導電性ペースト層、被覆セラミック層となるセラミックペースト層、第１及び第２の保護電極となる導電性ペースト層を形成する。これらのペースト層は、スクリーン印刷等の方法によって形成することができる。その他、所定のセラミックグリーンシートに対して、導体配線を形成する。その後、複数のセラミックグリーンシートを積層及び圧着することにより、未焼成の積層体を得る。得られた未焼成の積層体を焼成することにより、配線基板が得られる。焼成後の積層体に対して、電解めっき又は無電解めっきを施すことによって、第１及び第２の保護電極の表面にめっき電極を形成してもよい。Hereinafter, an embodiment of a method for manufacturing a wiring board of the present invention will be described.
For example, when the wiring substrate of the present invention is a multilayer ceramic substrate, first, a ceramic green sheet mainly composed of a ceramic material such as a low-temperature sintered ceramic material is prepared. First and second terminal electrodes, a conductive paste layer serving as a conductor wiring layer, a ceramic paste layer serving as a coated ceramic layer, and first and second protection electrodes are provided on the surface of the ceramic green sheet disposed on the surface after lamination. A conductive paste layer is formed. These paste layers can be formed by a method such as screen printing. In addition, a conductor wiring is formed on a predetermined ceramic green sheet. Thereafter, a plurality of ceramic green sheets are laminated and pressed to obtain an unfired laminate. By firing the obtained unfired laminate, a wiring substrate is obtained. A plated electrode may be formed on the surfaces of the first and second protective electrodes by subjecting the fired laminate to electrolytic plating or electroless plating.

なお、セラミックグリーンシートが焼結する温度では実質的に焼結しない無機材料（Ａｌ２Ｏ３等）を含有する拘束用グリーンシートを準備し、未焼成の積層体の両主面に拘束用グリーンシートを配置した状態で未焼成の積層体を焼成してもよい。
この場合、拘束用グリーンシートは、焼成時において実質的に焼結しないので収縮が生じず、未焼成の積層体に対して主面方向での収縮を抑制するように作用する。その結果、配線基板の寸法精度を高めることができる。その一方で、焼成後に拘束用グリーンシートを除去する際に配線基板の表面は衝撃を受けるが、上述のように、第１の保護電極及び第２の保護電極で被覆されるように被覆セラミック層を形成するため、被覆セラミック層の端部が直接衝撃を受けることがなく、被覆セラミック層の剥離を抑制することができる。Note that a restraining green sheet containing an inorganic material (such as Al 2 O 3 ) that does not substantially sinter at the temperature at which the ceramic green sheet sinters is prepared, and the restraining green sheets are provided on both main surfaces of the unfired laminate. The unfired laminate may be fired with the sheets arranged.
In this case, since the restraining green sheet does not substantially sinter during firing, it does not shrink, and acts to suppress shrinkage of the unfired laminate in the main surface direction. As a result, the dimensional accuracy of the wiring board can be improved. On the other hand, when the restraining green sheet is removed after firing, the surface of the wiring board receives an impact, but as described above, the coated ceramic layer is covered with the first protection electrode and the second protection electrode. Is formed, the end of the coating ceramic layer is not directly impacted, and the peeling of the coating ceramic layer can be suppressed.

本発明の配線基板は、上記実施形態に限定されるものではなく、配線基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。 The wiring board of the present invention is not limited to the above embodiment, and various applications and modifications can be made within the scope of the present invention with respect to the configuration of the wiring board, manufacturing conditions, and the like.

図４は、本発明の配線基板の製品形態の一例を模式的に示す断面図である。
図４においては、配線基板の一例であるセラミック多層基板１００の一方主面（以下、上面という）に実装用端子電極１１０が形成されており、セラミック多層基板１００の他方主面（以下、下面という）に外部端子電極１２０が形成されている。FIG. 4 is a cross-sectional view schematically showing an example of a product form of the wiring board of the present invention.
4, a mounting terminal electrode 110 is formed on one main surface (hereinafter, referred to as an upper surface) of a ceramic multilayer substrate 100 which is an example of a wiring substrate, and the other main surface (hereinafter, referred to as a lower surface) of the ceramic multilayer substrate 100. The external terminal electrode 120 is formed in ().

セラミック多層基板１００の実装用端子電極１１０は、電子部品１３０を実装するために用いられる。電子部品１３０を覆うように、セラミック多層基板１００の上面には樹脂層１４０が形成される。一方、セラミック多層基板１００の外部端子電極１２０は、セラミック多層基板１００を別の基板（図示せず）に実装するために用いられる。 The mounting terminal electrodes 110 of the ceramic multilayer substrate 100 are used for mounting the electronic components 130. A resin layer 140 is formed on the upper surface of ceramic multilayer substrate 100 so as to cover electronic component 130. On the other hand, the external terminal electrodes 120 of the ceramic multilayer substrate 100 are used for mounting the ceramic multilayer substrate 100 on another substrate (not shown).

図５は、図４に示すセラミック多層基板を上面側から見た平面図である。図６は、図４に示すセラミック多層基板を下面側から見た平面図である。
本発明は、図４及び図５に示すように、セラミック多層基板１００の実装用端子電極１１１及び１１２同士を短絡させる箇所１５０で適用することもできるし、図４及び図６に示すように、セラミック多層基板１００の外部端子電極１２１及び１２２同士を短絡させる箇所１６０で適用することもできる。
上記の箇所に本発明を適用することにより、セラミック多層基板の層を増やすことなく、また、セラミック多層基板内部の回路に悪影響を及ぼすことなく必要な箇所を短絡させることができるため、モジュールを安価に製造することができる。FIG. 5 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from above. FIG. 6 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the lower surface side.
The present invention can be applied to a point 150 where the mounting terminal electrodes 111 and 112 of the ceramic multilayer substrate 100 are short-circuited as shown in FIGS. 4 and 5, or as shown in FIGS. The present invention can be applied to a portion 160 of the ceramic multilayer substrate 100 where the external terminal electrodes 121 and 122 are short-circuited.
By applying the present invention to the above-mentioned portions, the required portions can be short-circuited without increasing the number of layers of the ceramic multilayer substrate and without adversely affecting the circuit inside the ceramic multilayer substrate. Can be manufactured.

以下、本発明の配線基板をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。 Hereinafter, examples showing the wiring board of the present invention more specifically will be described. Note that the present invention is not limited to only these examples.

［評価用サンプルの作製］
（実施例１）
ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を主成分とするセラミックグリーンシートの表面に、Ｃｕを主成分とする導電性ペーストを用いた第１及び第２の端子電極並びに導体配線層となる導電性ペースト層、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を主成分とするセラミックペーストを用いた被覆セラミック層となるセラミックペースト層、並びに、Ｃｕを主成分とする導電性ペーストを用いた第１及び第２の保護電極となる導電性ペースト層を、図１に示した構造が得られるように、それぞれスクリーン印刷により形成した。セラミックグリーンシートを所定枚数積層し、圧着させることにより、未焼成の積層体を得た。得られた未焼成の積層体を所定の温度で焼成することにより、焼結体を得た。得られた焼結体に無電解Ｎｉめっき、無電解Ａｕめっきを順に施すことにより、第１及び第２の保護電極の表面にめっき電極を形成した。以上により、実施例１の評価用サンプルを作製した。[Preparation of evaluation sample]
(Example 1)
First and second terminal electrodes using a conductive paste containing Cu as a main component and a conductive paste serving as a conductive wiring layer on a surface of a ceramic green sheet containing BaO, SiO 2 and Al 2 O 3 as main components. Layer, a ceramic paste layer serving as a coated ceramic layer using a ceramic paste mainly containing BaO, SiO 2 and Al 2 O 3 , and first and second layers using a conductive paste mainly containing Cu. Each conductive paste layer serving as a protective electrode was formed by screen printing so that the structure shown in FIG. 1 was obtained. A predetermined number of ceramic green sheets were laminated and pressed to obtain an unfired laminate. The obtained unfired laminate was fired at a predetermined temperature to obtain a sintered body. By subjecting the obtained sintered body to electroless Ni plating and electroless Au plating in this order, plated electrodes were formed on the surfaces of the first and second protective electrodes. Thus, an evaluation sample of Example 1 was produced.

（実施例２）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを９５体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例２の評価用サンプルを作製した。(Example 2)
Except for using a conductive paste containing 95% by volume of Cu and 5% by volume of BaO, SiO 2 and Al 2 O 3 to form a conductive paste layer to be the first and second protective electrodes. In the same manner as in Example 1, production and firing of an unfired laminate and formation of a plated electrode were performed. Thus, an evaluation sample of Example 2 was produced.

（実施例３）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを８５体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を１５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例３の評価用サンプルを作製した。(Example 3)
Except that a conductive paste containing 85% by volume of Cu and 15% by volume of BaO, SiO 2 and Al 2 O 3 was used to form the conductive paste layers serving as the first and second protective electrodes. In the same manner as in Example 1, production and firing of an unfired laminate and formation of a plated electrode were performed. Thus, an evaluation sample of Example 3 was produced.

（実施例４）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを７５体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を２５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例４の評価用サンプルを作製した。(Example 4)
Except that a conductive paste containing 75% by volume of Cu and 25% by volume of BaO, SiO 2 and Al 2 O 3 was used to form the conductive paste layers serving as the first and second protective electrodes. In the same manner as in Example 1, production and firing of an unfired laminate and formation of a plated electrode were performed. Thus, an evaluation sample of Example 4 was produced.

（実施例５）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを７０体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を３０体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例５の評価用サンプルを作製した。(Example 5)
Except for using a conductive paste containing 70% by volume of Cu and 30% by volume of BaO, SiO 2 and Al 2 O 3 to form a conductive paste layer to be the first and second protective electrodes. In the same manner as in Example 1, production and firing of an unfired laminate and formation of a plated electrode were performed. Thus, an evaluation sample of Example 5 was produced.

（実施例６）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを８５体積％、ＺｒＯ２を１５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例６の評価用サンプルを作製した。(Example 6)
The same as Example 1 except that a conductive paste containing 85% by volume of Cu and 15% by volume of ZrO 2 was used to form conductive paste layers to be the first and second protective electrodes. According to the method, an unfired laminate was produced and fired, and a plated electrode was formed. Thus, an evaluation sample of Example 6 was produced.

（比較例１）
第１及び第２の保護電極となる導電性ペースト層を形成しなかったことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、比較例１の評価用サンプルを作製した。(Comparative Example 1)
Except that the conductive paste layers serving as the first and second protective electrodes were not formed, the production and firing of the unfired laminate and the formation of the plating electrode were performed in the same manner as in Example 1. Was. Thus, an evaluation sample of Comparative Example 1 was produced.

［界面剥離の評価］
（導体配線層／被覆セラミック層）
実施例１〜実施例６及び比較例１の評価用サンプルについて、断面を観察して、導体配線層と被覆セラミック層との界面の剥離の有無を確認した。各サンプル１００個中の界面剥離発生率を求め、下記の基準で評価した。結果を表１に示す。
◎（優） ：１０％未満
○（良） ：１０％以上２０％未満
△（可） ：２０％以上４０％未満
×（不可）：４０％以上[Evaluation of interface peeling]
(Conductor wiring layer / Coated ceramic layer)
The cross sections of the evaluation samples of Examples 1 to 6 and Comparative Example 1 were observed, and the presence or absence of peeling at the interface between the conductor wiring layer and the coating ceramic layer was confirmed. The occurrence rate of interfacial peeling in 100 samples was determined and evaluated according to the following criteria. Table 1 shows the results.
◎ (excellent): less than 10% ○ (good): 10% or more and less than 20% Δ (acceptable): 20% or more and less than 40% × (impossible): 40% or more

（被覆セラミック層／保護電極）
さらに、実施例２〜実施例６の評価用サンプルについて、断面を観察して、被覆セラミック層と保護電極との界面の剥離の有無を確認した。各サンプル１００個中の界面剥離発生率を求め、上記の基準で評価した。結果を表２に示す。(Coated ceramic layer / protective electrode)
Furthermore, the cross sections of the evaluation samples of Examples 2 to 6 were observed, and the presence or absence of peeling at the interface between the coated ceramic layer and the protective electrode was confirmed. The rate of occurrence of interfacial peeling in 100 samples was determined and evaluated according to the above criteria. Table 2 shows the results.

Figure 2019012912
Figure 2019012912

Figure 2019012912
Figure 2019012912

表１に示すように、保護電極を配置した実施例１〜実施例６では、保護電極を配置しない比較例１と異なり、被覆セラミック層の端部が衝撃から保護されるため、導体配線層と被覆セラミック層との界面での剥離が抑制されている。実施例１〜実施例５の結果より、導体配線層と被覆セラミック層との界面での剥離を抑制する観点からは、保護電極に含まれる金属成分の割合は７５体積％以上であることが好ましいと考えられる。 As shown in Table 1, in Examples 1 to 6 in which the protective electrodes were arranged, unlike Comparative Example 1 in which the protective electrodes were not arranged, the end of the coating ceramic layer was protected from impact, so that the conductive wiring layer Peeling at the interface with the coated ceramic layer is suppressed. From the results of Examples 1 to 5, from the viewpoint of suppressing the separation at the interface between the conductor wiring layer and the coating ceramic layer, the ratio of the metal component contained in the protective electrode is preferably 75% by volume or more. it is conceivable that.

表２に示すように、保護電極にセラミック成分が含まれる実施例２〜実施例６では、被覆セラミック層と保護電極との界面での剥離も抑制されている。実施例２〜実施例５の結果より、被覆セラミック層と保護電極との界面での剥離を抑制する観点からは、保護電極に含まれるセラミック成分の割合は、金属成分及びセラミック成分の合計体積に対して５体積％以上２５体積％以下であることが好ましく、１０体積％以上２０体積％以下であることがより好ましいと考えられる。 As shown in Table 2, in Examples 2 to 6 in which the protective electrode contains a ceramic component, peeling at the interface between the coated ceramic layer and the protective electrode was also suppressed. From the results of Examples 2 to 5, from the viewpoint of suppressing peeling at the interface between the coated ceramic layer and the protective electrode, the ratio of the ceramic component contained in the protective electrode is reduced to the total volume of the metal component and the ceramic component. On the other hand, the content is preferably 5% by volume or more and 25% by volume or less, and more preferably 10% by volume or more and 20% by volume or less.

また、実施例３及び実施例６の結果より、保護電極に含まれるセラミック成分は、被覆セラミック層に含まれるセラミック成分と同じであることが好ましいと考えられる。これは、セラミック成分が同じであると反応性が高く、接合強度が高くなるためと考えられる。 From the results of Example 3 and Example 6, it is considered that the ceramic component contained in the protective electrode is preferably the same as the ceramic component contained in the coating ceramic layer. This is probably because the same ceramic component has a high reactivity and a high bonding strength.

１ 配線基板
１０ 基材
１１ 実装面
２１ 第１の端子電極
２２ 第２の端子電極
３０ 導体配線層
４０ 被覆セラミック層
５１ 第１の保護電極
５２ 第２の保護電極
１００ セラミック多層基板
１１０，１１１，１１２ 実装用端子電極
１２０，１２１，１２２ 外部端子電極
１３０ 電子部品
１４０ 樹脂層
１５０ セラミック多層基板の実装用端子電極同士を短絡させる箇所
１６０ セラミック多層基板の外部端子電極同士を短絡させる箇所
Ａ，Ｂ 被覆セラミック層と導体配線層との境界DESCRIPTION OF SYMBOLS 1 Wiring board 10 Base material 11 Mounting surface 21 First terminal electrode 22 Second terminal electrode 30 Conductive wiring layer 40 Ceramic coating layer 51 First protection electrode 52 Second protection electrode 100 Ceramic multilayer substrates 110, 111, 112 Mounting terminal electrodes 120, 121, 122 External terminal electrodes 130 Electronic component 140 Resin layer 150 Locations where the mounting terminal electrodes of the ceramic multilayer substrate are short-circuited 160 Locations A and B where the external terminal electrodes of the ceramic multilayer substrate are short-circuited Boundary between layer and conductor wiring layer

Claims (8)

実装面を有する基材と、
前記基材の前記実装面に設けられた第１の端子電極と、
前記基材の前記実装面に、前記第１の端子電極と離間して設けられた第２の端子電極と、
前記基材の前記実装面に設けられ、前記第１の端子電極及び前記第２の端子電極を接続する導体配線層と、
前記導体配線層の少なくとも一部を被覆するように前記導体配線層の表面に設けられ、セラミック成分を含む被覆セラミック層と、
前記被覆セラミック層と前記導体配線層との境界を少なくとも被覆するように前記第１の端子電極の表面に設けられ、金属成分を含む第１の保護電極と、
前記被覆セラミック層と前記導体配線層との境界を少なくとも被覆するように前記第２の端子電極の表面に設けられ、金属成分を含む第２の保護電極と、を備えることを特徴とする配線基板。A base material having a mounting surface,
A first terminal electrode provided on the mounting surface of the base material,
A second terminal electrode provided on the mounting surface of the base material, the second terminal electrode being separated from the first terminal electrode;
A conductor wiring layer provided on the mounting surface of the base material and connecting the first terminal electrode and the second terminal electrode;
A coated ceramic layer provided on the surface of the conductor wiring layer so as to cover at least a part of the conductor wiring layer, and containing a ceramic component;
A first protection electrode provided on a surface of the first terminal electrode so as to cover at least a boundary between the coating ceramic layer and the conductor wiring layer, and including a metal component;
A second protection electrode provided on a surface of the second terminal electrode so as to cover at least a boundary between the coating ceramic layer and the conductor wiring layer, the second protection electrode including a metal component; . 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、前記金属成分を７５体積％以上含む請求項１に記載の配線基板。 2. The wiring board according to claim 1, wherein each of the first protection electrode and the second protection electrode contains the metal component at 75% by volume or more. 3. 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、セラミック成分をさらに含む請求項１又は２に記載の配線基板。 The wiring substrate according to claim 1, wherein each of the first protection electrode and the second protection electrode further includes a ceramic component. 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、前記被覆セラミック層に含まれる上記セラミック成分と同じセラミック成分をさらに含む請求項１又は２に記載の配線基板。 3. The wiring board according to claim 1, wherein each of the first protection electrode and the second protection electrode further includes the same ceramic component as the ceramic component included in the coating ceramic layer. 4. 前記第１の保護電極に含まれる前記セラミック成分の割合、及び、前記第２の保護電極に含まれる前記セラミック成分の割合は、いずれも、前記金属成分及び前記セラミック成分の合計体積に対して５体積％以上２５体積％以下である請求項３又は４に記載の配線基板。 The ratio of the ceramic component contained in the first protective electrode and the ratio of the ceramic component contained in the second protective electrode are all 5 to the total volume of the metal component and the ceramic component. 5. The wiring board according to claim 3, wherein the content is at least 25% by volume. 前記第１の保護電極に含まれる前記セラミック成分の割合、及び、前記第２の保護電極に含まれる前記セラミック成分の割合は、いずれも、前記金属成分及び前記セラミック成分の合計体積に対して１０体積％以上２０体積％以下である請求項３又は４に記載の配線基板。 The ratio of the ceramic component contained in the first protective electrode and the ratio of the ceramic component contained in the second protective electrode are each 10% with respect to the total volume of the metal component and the ceramic component. 5. The wiring board according to claim 3, wherein the content is at least 20% by volume. 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、前記被覆セラミック層の側面及び上面を被覆する請求項１〜６のいずれか１項に記載の配線基板。 The wiring substrate according to claim 1, wherein each of the first protection electrode and the second protection electrode covers a side surface and an upper surface of the coated ceramic layer. 前記第１の保護電極は、前記第１の端子電極の上面を被覆し、
前記第２の保護電極は、前記第２の端子電極の上面を被覆する請求項１〜７のいずれか１項に記載の配線基板。The first protection electrode covers an upper surface of the first terminal electrode,
The wiring substrate according to claim 1, wherein the second protection electrode covers an upper surface of the second terminal electrode.
JP2019529007A 2017-07-11 2018-06-15 Wiring board Active JP6962369B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017135395 2017-07-11
JP2017135395 2017-07-11
PCT/JP2018/022894 WO2019012912A1 (en) 2017-07-11 2018-06-15 Wiring substrate

Publications (2)

Publication Number Publication Date
JPWO2019012912A1 true JPWO2019012912A1 (en) 2020-04-02
JP6962369B2 JP6962369B2 (en) 2021-11-05

Family

ID=65002241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019529007A Active JP6962369B2 (en) 2017-07-11 2018-06-15 Wiring board

Country Status (2)

Country Link
JP (1) JP6962369B2 (en)
WO (1) WO2019012912A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58109201U (en) * 1982-01-19 1983-07-25 株式会社日立製作所 chip resistor
JP2000022294A (en) * 1998-06-30 2000-01-21 Kyocera Corp Electronic component circuit board
JP4372669B2 (en) * 2004-11-25 2009-11-25 株式会社トクヤマ Device mounting substrate manufacturing method
TW200920215A (en) * 2007-10-17 2009-05-01 Murata Manufacturing Co Multilayer ceramic substrate and process for producing the multilayer ceramic

Also Published As

Publication number Publication date
WO2019012912A1 (en) 2019-01-17
JP6962369B2 (en) 2021-11-05

Similar Documents

Publication Publication Date Title
US9456494B2 (en) Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate
US10178774B2 (en) Ceramic electronic component and manufacturing method thereof
US11553592B2 (en) Ceramic substrate and electronic component-embedded module
JP4788544B2 (en) Multilayer ceramic substrate and manufacturing method thereof
WO2011102040A1 (en) Substrate for mounting element, and method for manufacturing the substrate
JP4279869B2 (en) Multilayer ceramic substrate
JPWO2008108172A1 (en) Multilayer wiring board
JP6624282B2 (en) Multilayer ceramic substrate
JP6962369B2 (en) Wiring board
JP7131628B2 (en) ceramic electronic components
WO2023002894A1 (en) Ceramic electronic component
JP2004200679A (en) Manufacturing method for multilayer circuit substrate
JP5074792B2 (en) Wiring board and manufacturing method thereof
KR101116134B1 (en) Board for led package and method of manufacture the same
JP2006269829A (en) Ceramic electronic component
WO2017217174A1 (en) Ceramic electronic component
JP4762564B2 (en) Conductor composition, wiring board using the same, and method for producing the same
JP5209563B2 (en) Manufacturing method of multilayer ceramic substrate
JP6336841B2 (en) Wiring board
WO2017195572A1 (en) Ceramic electronic component
WO2018234458A1 (en) Logic power module with a thick-film paste mediated substrate bonded with metal or metal hybrid foils
JP2019041023A (en) Ceramic wiring board and method for manufacturing the same
JP2006156523A (en) Ceramic wiring board

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6962369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150