JPWO2015045899A1 - データ処理装置、及びデータ処理方法 - Google Patents

データ処理装置、及びデータ処理方法 Download PDF

Info

Publication number
JPWO2015045899A1
JPWO2015045899A1 JP2015539103A JP2015539103A JPWO2015045899A1 JP WO2015045899 A1 JPWO2015045899 A1 JP WO2015045899A1 JP 2015539103 A JP2015539103 A JP 2015539103A JP 2015539103 A JP2015539103 A JP 2015539103A JP WO2015045899 A1 JPWO2015045899 A1 JP WO2015045899A1
Authority
JP
Japan
Prior art keywords
ldpc code
bits
check matrix
parity
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2015539103A
Other languages
English (en)
Inventor
雄二 篠原
雄二 篠原
山本　真紀子
真紀子 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2015045899A1 publication Critical patent/JPWO2015045899A1/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Abstract

本技術は、LDPC符号を用いたデータ伝送において、良好な通信品質を確保することができるようにするデータ処理装置、及びデータ処理方法に関する。グループワイズインターリーブでは、符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号が、360ビットのビットグループ単位でインターリーブされる。グループワイズデインターリーブでは、グループワイズインターリーブ後のLDPC符号の並びが元の並びに戻される。本技術は、例えば、LDPC符号を用いたデータ伝送等を行う場合に適用できる。

Description

本技術は、データ処理装置、及びデータ処理方法に関し、特に、例えば、LDPC符号を用いたデータ伝送において、良好な通信品質を確保することができるようにするデータ処理装置、及び、データ処理方法に関する。
本明細書および図面中に掲載する情報の一部は、ソニー株式会社と共同開発を行うSamsung Electronics Co., Ltd.（以下、Samsungと表記）から提供を受けたものである（図面中に明示）。
LDPC(Low Density Parity Check)符号は、高い誤り訂正能力を有し、近年では、例えば、欧州等のDVB(Digital Video Broadcasting)-S.2や、DVB-T.2、DVB-C.2、米国等のATSC(Advanced Television Systems Committee)3.0等のディジタル放送を含む伝送方式に広く採用されている（例えば、非特許文献１を参照）。
LDPC符号は、近年の研究により、ターボ符号等と同様に、符号長を長くしていくにしたがって、シャノン限界に近い性能が得られることがわかりつつある。また、LDPC符号は、最小距離が符号長に比例するという性質があることから、その特徴として、ブロック誤り確率特性がよく、さらに、ターボ符号等の復号特性において観測される、いわゆるエラーフロア現象が殆ど生じないことも利点として挙げられる。
DVB-S.2 : ETSI EN 302 307 V1.2.1 (2009-08)
LDPC符号を用いたデータ伝送では、例えば、LDPC符号が、QPSK(Quadrature Phase Shift Keying)等の直交変調（ディジタル変調）のシンボルとされ（シンボル化され）、そのシンボルが、直交変調の信号点にマッピングされて送信される。
以上のようなLDPC符号を用いたデータ伝送は、世界的に拡がりつつあり、良好な通信品質を確保することが要請されている。
本技術は、このような状況に鑑みてなされたものであり、LDPC符号を用いたデータ伝送において、良好な通信品質を確保することができるようにするものである。
本技術の第１のデータ処理装置／データ処理方法は、符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブを行うグループワイズインターリーブ部／ステップを備え、前記16200ビットのLDPC符号の先頭からi+1番目のビットグループを、ビットグループiとして、前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びを、ビットグループ
6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
の並びにインターリーブするデータ処理装置／データ処理方法である。
本技術の第１のデータ処理装置／データ処理方法においては、符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブが行われる。前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びが、ビットグループ
6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
の並びにインターリーブされる。
本技術の第２のデータ処理装置／データ処理方法は、符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブを行うグループワイズインターリーブ部を備え、前記16200ビットのLDPC符号の先頭からi+1番目のビットグループを、ビットグループiとして、前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びを、ビットグループ
6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
の並びにインターリーブする送信装置から送信されてくるデータから得られる、グループワイズインターリーブ後の前記LDPC符号の並びを元の並びに戻すグループワイズデインターリーブ部／ステップを備えるデータ処理装置／データ処理方法である。
本技術の第２のデータ処理装置／データ処理方法においては、符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブを行うグループワイズインターリーブ部を備え、前記16200ビットのLDPC符号の先頭からi+1番目のビットグループを、ビットグループiとして、前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びを、ビットグループ
6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
の並びにインターリーブする送信装置から送信されてくるデータから得られる、グループワイズインターリーブ後の前記LDPC符号の並びが元の並びに戻される。
なお、データ処理装置は、独立した装置であっても良いし、１個の装置を構成している内部ブロックであっても良い。
本技術によれば、LDPC符号を用いたデータ伝送において、良好な通信品質を確保することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
LDPC符号の検査行列Hを説明する図である。 LDPC符号の復号手順を説明するフローチャートである。 LDPC符号の検査行列の例を示す図である。 検査行列のタナーグラフを示す図である。 バリアブルノードを示す図である。 チェックノードを示す図である。 本技術を適用した伝送システムの一実施の形態の構成例を示す図である。 送信装置１１の構成例を示すブロック図である。 ビットインターリーバ１１６の構成例を示すブロック図である。 検査行列を示す図である。 パリティ行列を示す図である。 DVB-T.2の規格に規定されているLDPC符号の検査行列を説明する図である。 DVB-T.2の規格に規定されているLDPC符号の検査行列を説明する図である。 LDPC符号の復号についてのタナーグラフを示す図である。 階段構造になっているパリティ行列HTと、そのパリティ行列HTに対応するタナーグラフを示す図である。 パリティインターリーブ後のLDPC符号に対応する検査行列Hのパリティ行列HTを示す図である。 ビットインターリーバ１１６、及び、マッパ１１７で行われる処理を説明するフローチャートである。 LDPCエンコーダ１１５の構成例を示すブロック図である。 LDPCエンコーダ１１５の処理を説明するフローチャートである。 符号化率1/4、符号長16200の検査行列初期値テーブルの例を示す図である。 検査行列初期値テーブルから検査行列Hを求める方法を説明する図である。 符号長Nが64kビットで、符号化率rが7/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが7/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが7/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが9/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが9/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが9/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが11/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが11/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが11/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが13/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが13/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが13/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが6/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが8/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが10/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが12/15の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが10/15の他の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが12/15の他の第１の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが6/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが6/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが8/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが8/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが8/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが10/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが10/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが10/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが12/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが12/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが64kビットで、符号化率rが12/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが7/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが9/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが11/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 符号長Nが16kビットで、符号化率rが13/15の第２の新LDPC符号の検査行列初期値テーブルを示す図である。 列重みが3で、行重みが6であるというデグリーシーケンスのアンサンブルのタナーグラフの例を示す図である。 マルチエッジタイプのアンサンブルのタナーグラフの例を示す図である。 符号長Nが64kビットで、符号化率rが7/15，9/15，11/15，13/15の第１の新LDPC符号の検査行列の最小サイクル長と性能閾値とを示す図である。 符号長Nが64kビットで、符号化率rが7/15，9/15，11/15，13/15の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが64kビットで、符号化率rが7/15，9/15，11/15，13/15の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが64kビットで、符号化率rが7/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが64kビットで、符号化率rが9/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが64kビットで、符号化率rが11/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが64kビットで、符号化率rが13/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが6/15，8/15，10/15，12/15の第１の新LDPC符号の検査行列の最小サイクル長と性能閾値とを示す図である。 符号長Nが16kビットで、符号化率rが6/15，8/15，10/15，12/15の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが6/15，8/15，10/15，12/15の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが6/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが8/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが10/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが12/15の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが10/15の他の第１の新LDPC符号の検査行列の最小サイクル長と性能閾値とを示す図である。 符号長Nが16kビットで、符号化率rが10/15の他の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが10/15の他の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが10/15の他の第１の新LDPC符号についてのBERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが12/15の他の第１の新LDPC符号の検査行列の最小サイクル長と性能閾値とを示す図である。 符号長Nが16kビットで、符号化率rが12/15の他の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが12/15の他の第１の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが12/15の他の第１の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが64kビットで、符号化率rが6/15，8/15，10/15，12/15の第２の新LDPC符号の検査行列を説明する図である。 符号長Nが64kビットで、符号化率rが6/15，8/15，10/15，12/15の第２の新LDPC符号の検査行列を説明する図である。 符号長Nが64kビットで、符号化率rが6/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが64kビットで、符号化率rが8/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが64kビットで、符号化率rが10/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが64kビットで、符号化率rが12/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが7/15，9/15，11/15，13/15の第２の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが7/15，9/15，11/15，13/15の第２の新LDPC符号の検査行列を説明する図である。 符号長Nが16kビットで、符号化率rが7/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが9/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが11/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 符号長Nが16kビットで、符号化率rが13/15の第２の新LDPC符号についてのBER/FERを計測するシミュレーションのシミュレーション結果を示す図である。 コンスタレーションの種類の例を示す図である。 変調方式が16QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。 変調方式が64QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。 変調方式が256QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。 変調方式が1024QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。 変調方式が16QAMである場合のコンスタレーションとして、UC，1D NUC、及び、2D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。 変調方式が64QAMである場合のコンスタレーションとして、UC，1D NUC、及び、2D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。 変調方式が256QAMである場合のコンスタレーションとして、UC，1D NUC、及び、2D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。 変調方式が1024QAMである場合のコンスタレーションとして、UC、及び、1D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。 変調方式がQPSKである場合に、LDPC符号の8種類の符号化率rについて共通に使用されるUCの信号点の座標を示す図である。 変調方式が16QAMである場合に、LDPC符号の8種類の符号化率rについて使用される2D NUCの信号点の座標を示す図である。 変調方式が64QAMである場合に、LDPC符号の8種類の符号化率rについて使用される2D NUCの信号点の座標を示す図である。 変調方式が256QAMである場合に、LDPC符号の8種類の符号化率rについて使用される2D NUCの信号点の座標を示す図である。 変調方式が1024QAMである場合に、LDPC符号の8種類の符号化率rについて使用される1D NUCの信号点の座標を示す図である。 シンボルyと、そのシンボルyに対応する1D NUCの信号点zqの座標としての複素数のリアルパートRe(zq)及びイマジナリパートIm(zq)それぞれとの関係を示す図である。 ブロックインターリーバ２５の構成例を示すブロック図である。 符号長Nと変調方式との組み合わせに対するパート1及び2のカラム数C、並びに、パートカラム長R1及びR2を示す図である。 ブロックインターリーバ２５で行われるブロックインターリーブを説明する図である。 グループワイズインターリーバ２４で行われるグループワイズインターリーブを説明する図である。 符号長Nが64kビットのLDPC符号に対するGWパターンの第１の例を示す図である。 符号長Nが64kビットのLDPC符号に対するGWパターンの第２の例を示す図である。 符号長Nが64kビットのLDPC符号に対するGWパターンの第３の例を示す図である。 符号長Nが64kビットのLDPC符号に対するGWパターンの第４の例を示す図である。 符号長Nが16kビットのLDPC符号に対するGWパターンの第１の例を示す図である。 符号長Nが16kビットのLDPC符号に対するGWパターンの第２の例を示す図である。 符号長Nが16kビットのLDPC符号に対するGWパターンの第３の例を示す図である。 符号長Nが16kビットのLDPC符号に対するGWパターンの第４の例を示す図である。 受信装置１２の構成例を示すブロック図である。 ビットデインターリーバ１６５の構成例を示すブロック図である。 デマッパ１６４、ビットデインターリーバ１６５、及び、LDPCデコーダ１６６が行う処理を説明するフローチャートである。 LDPC符号の検査行列の例を示す図である。 検査行列に行置換と列置換を施した行列（変換検査行列）を示す図である。 ５×５単位に分割した変換検査行列を示す図である。 ノード演算をP個まとめて行う復号装置の構成例を示すブロック図である。 LDPCデコーダ１６６の構成例を示すブロック図である。 ブロックデインターリーバ５４の構成例を示すブロック図である。 ビットデインターリーバ１６５の他の構成例を示すブロック図である。 受信装置１２を適用可能な受信システムの第１の構成例を示すブロック図である。 受信装置１２を適用可能な受信システムの第２の構成例を示すブロック図である。 受信装置１２を適用可能な受信システムの第３の構成例を示すブロック図である。 本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
以下、本技術の実施の形態について説明するが、その前に、LDPC符号について説明する。
＜LDPC符号＞
なお、LDPC符号は、線形符号であり、必ずしも２元である必要はないが、ここでは、２元であるものとして説明する。
LDPC符号は、そのLDPC符号を定義する検査行列(parity check matrix)が疎なものであることを最大の特徴とする。ここで、疎な行列とは、行列の要素の"1"の個数が非常に少ない行列（ほとんどの要素が0の行列）である。
図１は、LDPC符号の検査行列Hの例を示す図である。
図１の検査行列Hでは、各列の重み（列重み）（"1"の数）(weight)が"3"であり、且つ、各行の重み（行重み）が"6"になっている。
LDPC符号による符号化（LDPC符号化）では、例えば、検査行列Hに基づいて生成行列Gを生成し、この生成行列Gを２元の情報ビットに対して乗算することで、符号語（LDPC符号）が生成される。
具体的には、LDPC符号化を行う符号化装置は、まず、検査行列Hの転置行列HTとの間に、式GHT=0が成立する生成行列Gを算出する。ここで、生成行列Gが、K×N行列である場合には、符号化装置は、生成行列Gに対してKビットからなる情報ビットのビット列（ベクトルｕ）を乗算し、Nビットからなる符号語c(=uG)を生成する。この符号化装置によって生成された符号語（LDPC符号）は、所定の通信路を介して受信側において受信される。
LDPC符号の復号は、Gallagerが確率復号(Probabilistic Decoding)と称して提案したアルゴリズムであって、バリアブルノード（variable node（メッセージノード(message node)とも呼ばれる）)と、チェックノード(check node)とからなる、いわゆるタナーグラフ(Tanner graph)上での確率伝播(belief propagation)によるメッセージ・パッシング・アルゴリズムによって行うことが可能である。ここで、以下、適宜、バリアブルノードとチェックノードを、単に、ノードともいう。
図２は、LDPC符号の復号の手順を示すフローチャートである。
なお、以下、適宜、受信側で受信したLDPC符号（１符号語）のi番目の符号ビットの、値の"0"らしさを対数尤度比(log likelihood ratio)で表現した実数値（受信LLR）を、受信値u0iともいう。また、チェックノードから出力されるメッセージをujとし、バリアブルノードから出力されるメッセージをviとする。
まず、LDPC符号の復号においては、図２に示すように、ステップＳ１１において、LDPC符号が受信され、メッセージ（チェックノードメッセージ）ujが"0"に初期化されるとともに、繰り返し処理のカウンタとしての整数をとる変数kが"0"に初期化され、ステップＳ１２に進む。ステップＳ１２において、LDPC符号を受信して得られる受信値u0iに基づいて、式（１）に示す演算（バリアブルノード演算）を行うことによってメッセージ（バリアブルノードメッセージ）viが求められ、さらに、このメッセージviに基づいて、式（２）に示す演算（チェックノード演算）を行うことによってメッセージujが求められる。
Figure 2015045899
 ・・・（１）
Figure 2015045899
 ・・・（２）
ここで、式（１）と式（２）におけるdvとdcは、それぞれ、検査行列Hの縦方向（列）と横方向（行）の"1"の個数を示す任意に選択可能とされるパラメータである。例えば、図１に示したような列重みが3で、行重みが6の検査行列Hに対するLDPC符号（(3,6)LDPC符号）の場合には、dv=3，dc=6となる。
なお、式（１）のバリアブルノード演算、及び（２）のチェックノード演算においては、それぞれ、メッセージを出力しようとする枝(edge)（バリアブルノードとチェックノードとを結ぶ線）から入力されたメッセージを、演算の対象としないことから、演算の範囲が、１ないしdv-1又は１ないしdc-1となっている。また、式（２）のチェックノード演算は、実際には、２入力v1，v2に対する１出力で定義される式（３）に示す関数R(v1,v2)のテーブルを予め作成しておき、これを式（４）に示すように連続的（再帰的）に用いることによって行われる。
Figure 2015045899
 ・・・（３）
Figure 2015045899
 ・・・（４）
ステップＳ１２では、さらに、変数kが"1"だけインクリメントされ、ステップＳ１３に進む。ステップＳ１３では、変数kが所定の繰り返し復号回数Cよりも大きいか否かが判定される。ステップＳ１３において、変数kがCよりも大きくないと判定された場合、ステップＳ１２に戻り、以下、同様の処理が繰り返される。
また、ステップＳ１３において、変数kがCよりも大きいと判定された場合、ステップＳ１４に進み、式（５）に示す演算を行うことによって最終的に出力する復号結果としてのメッセージviが求められて出力され、LDPC符号の復号処理が終了する。
Figure 2015045899
 ・・・（５）
ここで、式（５）の演算は、式（１）のバリアブルノード演算とは異なり、バリアブルノードに接続している全ての枝からのメッセージujを用いて行われる。
図３は、(3,6)LDPC符号（符号化率1/2、符号長12）の検査行列Hの例を示す図である。
図３の検査行列Hでは、図１と同様に、列の重みが３に、行の重みが６に、それぞれなっている。
図４は、図３の検査行列Hのタナーグラフを示す図である。
ここで、図４において、プラス"+"で表わされるのが、チェックノードであり、イコール"="で表わされるのが、バリアブルノードである。チェックノードとバリアブルノードは、それぞれ、検査行列Hの行と列に対応する。チェックノードとバリアブルノードとの間の結線は、枝(edge)であり、検査行列の要素の"1"に相当する。
すなわち、検査行列の第ｊ行第ｉ列の要素が１である場合には、図４において、上からｉ番目のバリアブルノード（"="のノード）と、上からｊ番目のチェックノード（"+"のノード）とが、枝により接続される。枝は、バリアブルノードに対応する符号ビットが、チェックノードに対応する拘束条件を持つことを表す。
LDPC符号の復号方法であるサムプロダクトアルゴリズム(Sum Product Algorithm)では、バリアブルノード演算とチェックノード演算とが繰り返し行われる。
図５は、バリアブルノードで行われるバリアブルノード演算を示す図である。
バリアブルノードでは、計算しようとしている枝に対応するメッセージviは、バリアブルノードに繋がっている残りの枝からのメッセージu1およびu2と、受信値u0iを用いた式（１）のバリアブルノード演算により求められる。他の枝に対応するメッセージも同様に求められる。
図６は、チェックノードで行われるチェックノード演算を示す図である。
ここで、式（２）のチェックノード演算は、式a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)の関係を用いて、式（６）に書き直すことができる。但し、sign(x)は、x≧0のとき1であり、x＜0のとき-1である。
Figure 2015045899
 ・・・（６）
x≧0において、関数φ(x)を、式φ(x)=ln(tanh(x/2))と定義すると、式φ-1(x)=2tanh-1(e-x)が成り立つから、式（６）は、式（７）に変形することができる。
Figure 2015045899
 ・・・（７）
チェックノードでは、式（２）のチェックノード演算が、式（７）に従って行われる。
すなわち、チェックノードでは、図６のように、計算しようとしている枝に対応するメッセージujは、チェックノードに繋がっている残りの枝からのメッセージv1,v2,v3,v4,v5を用いた式（７）のチェックノード演算によって求められる。他の枝に対応するメッセージも同様に求められる。
なお、式（７）の関数φ(x)は、式φ(x)=ln((ex+1)/(ex-1))で表すことができ、x＞0において、φ(x)=φ-1(x)である。関数φ(x)およびφ-1(x)をハードウェアに実装する際には、LUT(Look Up Table)を用いて実装される場合があるが、両者共に同一のLUTとなる。
＜本技術を適用した伝送システムの構成例＞
図７は、本技術を適用した伝送システム（システムとは、複数の装置が論理的に集合した物をいい、各構成の装置が同一筐体中にあるか否かは、問わない）の一実施の形態の構成例を示す図である。
図７において、伝送システムは、送信装置１１と受信装置１２とから構成される。
送信装置１１は、例えば、テレビジョン放送の番組等の送信（放送）（伝送）を行う。すなわち、送信装置１１は、例えば、番組としての画像データや音声データ等の、送信の対象である対象データをLDPC符号に符号化し、例えば、衛星回線や、地上波、ケーブル（有線回線）等の通信路１３を介して送信する。
受信装置１２は、送信装置１１から通信路１３を介して送信されてくるLDPC符号を受信し、対象データに復号して出力する。
ここで、図７の伝送システムで使用されるLDPC符号は、AWGN(Additive White Gaussian Noise)通信路で極めて高い能力を発揮することが知られている。
一方、通信路１３では、バースト(burst)誤りやイレージャ(erasure)を発生することがある。例えば、特に、通信路１３が地上波である場合、OFDM(Orthogonal Frequency Division Multiplexing)システムでは、D/U(Desired to Undesired Ratio)が0dB(Undesired=echoのパワーがDesired=メインパスのパワーと等しい)のマルチパス環境において、エコー(echo)（メインパス以外のパス）の遅延(delay)に応じて、特定のシンボルのパワーが0になってしまう(erasure)ことがある。
また、フラッタ(flutter)(遅延が0でドップラ(dopper)周波数の掛かったechoが加算される通信路)でも、D/Uが0dBである場合には、ドップラ周波数によって、特定の時刻のOFDMのシンボル全体のパワーが0になる(erasure)場合が生じる。
さらに、受信装置１２側の、送信装置１１からの信号を受信するアンテナ等の受信部（図示せず）から受信装置１２までの配線の状況や、受信装置１２の電源の不安定性により、バースト誤りが発生することがある。
一方、LDPC符号の復号においては、検査行列Hの列、ひいては、LDPC符号の符号ビットに対応するバリアブルノードにおいて、前述の図５に示したように、LDPC符号の符号ビット（の受信値u0i）の加算を伴う式（１）のバリアブルノード演算が行われるため、そのバリアブルノード演算に用いられる符号ビットにエラーが生じると、求められるメッセージの精度が低下する。
そして、LDPC符号の復号では、チェックノードにおいて、そのチェックノードに繋がっているバリアブルノードで求められるメッセージを用いて、式（７）のチェックノード演算が行われるため、繋がっている複数のバリアブルノード（に対応するLDPC符号の符号ビット）が同時にエラー（イレージャを含む）となるチェックノードの数が多くなると、復号の性能が劣化する。
すなわち、例えば、チェックノードは、そのチェックノードに繋がっているバリアブルノードの２個以上が同時にイレージャになると、全バリアブルノードに、値が0である確率と1である確率とが等確率のメッセージを戻す。この場合、等確率のメッセージを戻すチェックノードは、１回の復号処理（１セットのバリアブルノード演算及びチェックノード演算）に寄与しないこととなり、その結果、復号処理の繰り返し回数を多く必要とすることになって、復号の性能が劣化し、さらに、LDPC符号の復号を行う受信装置１２の消費電力が増大する。
そこで、図７の伝送システムでは、AWGN通信路（AWGNチャネル）での性能を維持しつつ、バースト誤りやイレージャへの耐性を向上させることが可能になっている。
＜送信装置１１の構成例＞
図８は、図７の送信装置１１の構成例を示すブロック図である。
送信装置１１では、対象データとしての１以上のインプットストリーム(Input Streams)が、モードアダプテーション／マルチプレクサ(Mode Adaptation/Multiplexer)１１１に供給される。
モードアダプテーション／マルチプレクサ１１１は、モード選択、及び、そこに供給される１以上のインプットストリームの多重化等の処理を必要に応じて行い、その結果得られるデータを、パダー(padder)１１２に供給する。
パダー１１２は、モードアダプテーション／マルチプレクサ１１１からのデータに対して、必要なゼロ詰め（Nullの挿入）を行い、その結果得られるデータを、BBスクランブラ(BB Scrambler)１１３に供給する。
BBスクランブラ１１３は、パダー１１２からのデータに、BBスクランブル(Base-Band Scrambling)を施し、その結果得られるデータを、BCHエンコーダ(BCH encoder)１１４に供給する。
BCHエンコーダ１１４は、BBスクランブラ１１３からのデータをBCH符号化し、その結果得られるデータを、LDPC符号化の対象であるLDPC対象データとして、LDPCエンコーダ(LDPC encoder)１１５に供給する。
LDPCエンコーダ１１５は、BCHエンコーダ１１４からのLDPC対象データについて、LDPC符号のパリティビットに対応する部分であるパリティ行列が階段構造になっている検査行列に従ったLDPC符号化を行い、LDPC対象データを情報ビットとするLDPC符号を出力する。
すなわち、LDPCエンコーダ１１５は、LDPC対象データを、例えば、DVB-S.2や、DVB-T.2，DVB-C.2等の所定の規格に規定されている（検査行列に対応する）LDPC符号や、ATSC3.0で採用予定の（検査行列に対応する）LDPC符号等に符号化するLDPC符号化を行い、その結果得られるLDPC符号を出力する。
ここで、DVB-T.2の規格に規定されているLDPC符号や、ATSC3.0で採用予定のLDPC符号は、IRA(Irregular Repeat Accumulate)符号であり、そのLDPC符号の検査行列におけるパリティ行列は、階段構造になっている。パリティ行列、及び、階段構造については、後述する。また、IRA符号については、例えば、"Irregular Repeat-Accumulate Codes," H. Jin, A. Khandekar, and R. J. McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp. 1-8, Sept. 2000に記載されている。
LDPCエンコーダ１１５が出力するLDPC符号は、ビットインターリーバ(Bit Interleaver)１１６に供給される。
ビットインターリーバ１１６は、LDPCエンコーダ１１５からのLDPC符号について、後述するビットインターリーブを行い、そのビットインターリーブ後のLDPC符号を、マッパ(Mapper)１１７に供給する。
マッパ１１７は、ビットインターリーバ１１６からのLDPC符号を、そのLDPC符号の１ビット以上の符号ビットの単位（シンボル単位）で、直交変調の１つのシンボルを表す信号点にマッピングして直交変調（多値変調）を行う。
すなわち、マッパ１１７は、ビットインターリーバ１１６からのLDPC符号を、搬送波と同相のI成分を表すI軸と、搬送波と直交するQ成分を表すQ軸とで規定されるIQ平面（IQコンスタレーション）上の、LDPC符号の直交変調を行う変調方式で定める信号点にマッピングして直交変調を行う。
マッパ１１７で行われる直交変調の変調方式で定める信号点の数が、2m個である場合、LDPC符号のmビットの符号ビットを、シンボル（1シンボル）として、マッパ１１７では、ビットインターリーバ１１６からのLDPC符号が、シンボル単位で、2m個の信号点のうちの、シンボルを表す信号点にマッピングされる。
ここで、マッパ１１７で行われる直交変調の変調方式としては、例えば、DVB-T.2の規格等に規定されている変調方式や、ATSC3.0で採用予定の変調方式、その他の変調方式、すなわち、例えば、BPSK(Binary Phase Shift Keying)や、QPSK(Quadrature Phase Shift Keying)，8PSK(Phase-Shift Keying)，16APSK(Amplitude Phase-Shift Keying)，32APSK，16QAM(Quadrature Amplitude Modulation)，16QAM，64QAM，256QAM，1024QAM，4096QAM，4PAM(Pulse Amplitude Modulation)等がある。マッパ１１７において、いずれの変調方式による直交変調が行われるかは、例えば、送信装置１１のオペレータの操作等に従って、あらかじめ設定される。
マッパ１１７での処理により得られるデータ（シンボルを信号点にマッピングしたマッピング結果）は、時間インターリーバ(Time Interleaver)１１８に供給される。
時間インターリーバ１１８は、マッパ１１７からのデータについて、シンボル単位での時間インターリーブ（時間方向のインターリーブ）を行い、その結果得られるデータを、SISO/MISOエンコーダ(SISO/MISO(Single Input Single Output／Multiple Input Single Output) encoder)１１９に供給する。
SISO/MISOエンコーダ１１９は、時間インターリーバ１１８からのデータに、時空間符号化を施し、周波数インターリーバ(Frequency Interleaver)１２０に供給する。
周波数インターリーバ１２０は、SISO/MISOエンコーダ１１９からのデータについて、シンボル単位での周波数インターリーブ（周波数方向のインターリーブ）を行い、フレームビルダ／リソースアロケーション部(Frame Builder & Resource Allocation)１３１に供給する。
一方、BCHエンコーダ１２１には、例えば、BBシグナリング(Base Band Signalling)(BB Header)等の伝送制御用の制御データ（signalling)が供給される。
BCHエンコーダ１２１は、そこに供給される制御データを、BCHエンコーダ１１４と同様にBCH符号化し、その結果得られるデータを、LDPCエンコーダ１２２に供給する。
LDPCエンコーダ１２２は、BCHエンコーダ１２１からのデータを、LDPC対象データとして、LDPCエンコーダ１１５と同様にLDPC符号化し、その結果得られるLDPC符号を、マッパ１２３に供給する。
マッパ１２３は、マッパ１１７と同様に、LDPCエンコーダ１２２からのLDPC符号を、そのLDPC符号の１ビット以上の符号ビットの単位（シンボル単位）で、直交変調の１つのシンボルを表す信号点にマッピングして直交変調を行い、その結果得られるデータを、周波数インターリーバ１２４に供給する。
周波数インターリーバ１２４は、周波数インターリーバ１２０と同様に、マッパ１２３からのデータについて、シンボル単位での周波数インターリーブを行い、フレームビルダ／リソースアロケーション部１３１に供給する。
フレームビルダ／リソースアロケーション部１３１は、周波数インターリーバ１２０、及び、１２４からのデータ（シンボル）の必要な位置に、パイロット(Pilot)のシンボルを挿入し、その結果得られるデータ（シンボル）から、所定の数のシンボルで構成されるフレーム（例えば、PL(Physical Layer)フレームや、T2フレーム、C2フレーム等）を構成して、OFDM生成部(OFDM generation)１３２に供給する。
OFDM生成部１３２は、フレームビルダ／リソースアロケーション部１３１からのフレームから、そのフレームに対応するOFDM信号を生成し、通信路１３（図７）を介して送信する。
なお、送信装置１１は、例えば、時間インターリーバ１１８、SISO/MISOエンコーダ１１９、周波数インターリーバ１２０、及び、周波数インターリーバ１２４等の、図８に図示したブロックの一部を設けずに構成することができる。
＜ビットインターリーバ１１６の構成例＞
図９は、図８のビットインターリーバ１１６の構成例を示すブロック図である。
ビットインターリーバ１１６は、データをインターリーブする機能を有し、パリティインターリーバ(Parity Interleaver)２３、グループワイズインターリーバ(Group-Wise Interleaver)２４、及びブロックインターリーバ(Block Interleaver)２５から構成される。
パリティインターリーバ２３は、LDPCエンコーダ１１５からのLDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行い、そのパリティインターリーブ後のLDPC符号を、グループワイズインターリーバ２４に供給する。
グループワイズインターリーバ２４は、パリティインターリーバ２３からのLDPC符号について、グループワイズインターリーブを行い、そのグループワイズインターリーブ後のLDPC符号を、ブロックインターリーバ２５に供給する。
ここで、グループワイズインターリーブでは、1符号分のLDPC符号を、その先頭から、後述する巡回構造の単位の列数Pに等しい360ビット単位に区分した、その1区分の360ビットを、ビットグループとして、パリティインターリーバ２３からのLDPC符号が、ビットグループ単位でインターリーブされる。
グループワイズインターリーブを行う場合には、グループワイズインターリーブを行わない場合に比較して、エラーレートを向上させることができ、その結果、データ伝送において、良好な通信品質を確保することができる。
ブロックインターリーバ２５は、グループワイズインターリーバ２４からのLDPC符号を逆多重化するためのブロックインターリーブを行うことで、1符号分のLDPC符号を、マッピングの単位であるmビットのシンボルにシンボル化し、マッパ１１７（図８）に供給する。
ここで、ブロックインターリーブでは、例えば、カラム(column)（縦）方向に所定のビット数を記憶する記憶領域としてのカラムが、ロウ(row)（横）方向に、シンボルのビット数mに等しい数だけ並んだ記憶領域に対して、グループワイズインターリーバ２４からのLDPC符号が、カラム方向に書き込まれ、ロウ方向に読み出されることで、1符号分のLDPC符号が、mビットのシンボルにされる。
＜LDPC符号の検査行列＞
図１０は、図８のLDPCエンコーダ１１５でLDPC符号化に用いられる検査行列Hを示す図である。
検査行列Hは、LDGM(Low-Density Generation Matrix)構造になっており、LDPC符号の符号ビットのうちの、情報ビットに対応する部分の情報行列HAと、パリティビットに対応するパリティ行列HTとによって、式H＝[HA｜HT］（情報行列HAの要素を左側の要素とし、パリティ行列HTの要素を右側の要素とする行列）で表すことができる。
ここで、１符号のLDPC符号（１符号語）の符号ビットのうちの情報ビットのビット数と、パリティビットのビット数を、それぞれ、情報長Kと、パリティ長Mというとともに、１個のLDPC符号の符号ビットのビット数を、符号長N(=K+M)という。
ある符号長NのLDPC符号についての情報長Kとパリティ長Mは、符号化率によって決まる。また、検査行列Hは、行×列がM×Nの行列となる。そして、情報行列HAは、M×Kの行列となり、パリティ行列HTは、M×Mの行列となる。
図１１は、図８のLDPCエンコーダ１１５でLDPC符号化に用いられる検査行列Hのパリティ行列HTの例を示す図である。
LDPCエンコーダ１１５でLDPC符号化に用いられる検査行列Hのパリティ行列HTは、例えば、DVB-T.2等の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTと同様になっている。
DVB-T.2等の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTは、図１１に示すように、1の要素が、いわば階段状に並ぶ階段構造の行列(lower bidiagonal matrix)になっている。パリティ行列HTの行重みは、１行目については１で、残りの全ての行については２になっている。また、列重みは、最後の１列については１で、残りの全ての列で２になっている。
以上のように、パリティ行列HTが階段構造になっている検査行列HのLDPC符号は、その検査行列Hを用いて、容易に生成することができる。
すなわち、LDPC符号（１符号語）を、行ベクトルcで表すとともに、その行ベクトルを転置して得られる列ベクトルを、cTと表す。また、LDPC符号である行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表すこととする。
この場合、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式c =[A|T]（行ベクトルAの要素を左側の要素とし、行ベクトルTの要素を右側の要素とする行ベクトル）で表すことができる。
検査行列Hと、LDPC符号としての行ベクトルc=[A|T]とは、式HcT=0を満たす必要があり、かかる式HcT=0を満たす行ベクトルc=[A|T]を構成するパリティビットとしての行ベクトルTは、検査行列H=[HA|HT]のパリティ行列HTが、図１１に示した階段構造になっている場合には、式HcT=0における列ベクトルHcTの１行目の要素から順に、各行の要素を０にしていくようにすることで、逐次的（順番）に求めることができる。
図１２は、DVB-T.2等の規格に規定されているLDPC符号の検査行列Hを説明する図である。
DVB-T.2等の規格に規定されているLDPC符号の検査行列Hの１列目からのKX列については、列重みがXに、その後のK3列については、列重みが３に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX+K3+M-1+1は、符号長Nに等しい。
図１３は、DVB-T.2等の規格に規定されているLDPC符号の各符号化率rについての、列数KX，K3、及びM、並びに、列重みXを示す図である。
DVB-T.2等の規格では、64800ビットと16200ビットの符号長NのLDPC符号が規定されている。
そして、符号長Nが64800ビットのLDPC符号については、１１個の符号化率(nominal rate)1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6,8/9、及び9/10が規定されており、符号長Nが16200ビットのLDPC符号については、１０個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6、及び8/9が規定されている。
ここで、以下、64800ビットの符号長Nを、64kビットともいい、16200ビットの符号長Nを、16kビットともいう。
LDPC符号については、検査行列Hの列重みが大の列に対応する符号ビットほど、エラーレートが低い傾向がある。
図１２及び図１３に示した、DVB-T.2等の規格に規定されている検査行列Hでは、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、その検査行列Hに対応するLDPC符号については、先頭の符号ビットほど、エラーに強く（エラーに対する耐性があり）、終わりの符号ビットほど、エラーに弱い傾向がある。
＜パリティインターリーブ＞
図１４ないし図１６を参照して、図９のパリティインターリーバ２３によるパリティインターリーブについて説明する。
図１４は、LDPC符号の検査行列のタナーグラフ（の一部）の例を示す図である。
チェックノードは、図１４に示すように、そのチェックノードに繋がっているバリアブルノード（に対応する符号ビット）の２個等の複数が同時にイレージャ等のエラーになると、そのチェックノードに繋がっている全バリアブルノードに、値が0である確率と1である確率とが等確率のメッセージを戻す。このため、同一のチェックノードに繋がっている複数のバリアブルノードが同時にイレージャ等になると、復号の性能が劣化する。
ところで、図８のLDPCエンコーダ１１５が出力するLDPC符号は、DVB-S.2等の規格に規定されているLDPC符号と同様に、IRA符号であり、検査行列Hのパリティ行列HTは、図１１に示したように、階段構造になっている。
図１５は、図１１に示したように、階段構造になっているパリティ行列HTと、そのパリティ行列HTに対応するタナーグラフの例を示す図である。
図１５のＡは、階段構造になっているパリティ行列HTの例を示しており、図１５のＢは、図１５のＡのパリティ行列HTに対応するタナーグラフを示している。
階段構造になっているパリティ行列HTでは、各行において、１の要素が隣接する（１行目を除く）。このため、パリティ行列HTのタナーグラフにおいて、パリティ行列HTの値が1になっている隣接する２つの要素の列に対応する、隣接する２つのバリアブルノードは、同一のチェックノードに繋がっている。
したがって、バースト誤りやイレージャ等によって、上述の隣接する２つのバリアブルノードに対応するパリティビットが同時にエラーとなると、そのエラーとなった２つのパリティビットに対応する２つのバリアブルノード（パリティビットを用いてメッセージを求めるバリアブルノード）に繋がっているチェックノードは、値が0である確率と1である確率とが等確率のメッセージを、そのチェックノードに繋がっているバリアブルノードに戻すため、復号の性能が劣化する。そして、バースト長（連続してエラーとなるパリティビットのビット数）が大になると、等確率のメッセージを戻すチェックノードが増加し、復号の性能は、さらに劣化する。
そこで、パリティインターリーバ２３（図９）は、上述した復号の性能の劣化を防止するため、LDPCエンコーダ１１５からの、LDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行う。
図１６は、図９のパリティインターリーバ２３が行うパリティインターリーブ後のLDPC符号に対応する検査行列Hのパリティ行列HTを示す図である。
ここで、LDPCエンコーダ１１５が出力するLDPC符号に対応する検査行列Hの情報行列HAは、DVB-T.2等の規格に規定されているLDPC符号に対応する検査行列Hの情報行列と同様に、巡回構造になっている。
巡回構造とは、ある列が、他の列をサイクリックシフトしたものと一致している構造をいい、例えば、P列ごとに、そのP列の各行の1の位置が、そのP列の最初の列を、パリティ長Mを除算して得られる値qに比例する値だけ、列方向にサイクリックシフトした位置になっている構造も含まれる。以下、適宜、巡回構造におけるP列を、巡回構造の単位の列数という。
DVB-T.2等の規格に規定されているLDPC符号としては、図１２及び図１３で説明したように、符号長Nが64800ビットと16200ビットとの、２種類のLDPC符号があり、その２種類のLDPC符号のいずれについても、巡回構造の単位の列数Pが、パリティ長Mの約数のうちの、1とMを除く約数の１つである360に規定されている。
また、パリティ長Mは、符号化率によって異なる値qを用いて、式M=q×P=q×360で表される素数以外の値になっている。したがって、値qも、巡回構造の単位の列数Pと同様に、パリティ長Mの約数のうちの、1とMを除く約数の他の１つであり、パリティ長Mを、巡回構造の単位の列数Pで除算することにより得られる（パリティ長Mの約数であるP及びqの積は、パリティ長Mとなる）。
パリティインターリーバ２３は、上述したように、情報長をKとし、また、0以上P未満の整数をxとするとともに、0以上q未満の整数をyとすると、パリティインターリーブとして、NビットのLDPC符号の符号ビットのうちの、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブする。
K+qx+y+1番目の符号ビット、及び、K+Py+x+1番目の符号ビットは、いずれも、K+1番目以降の符号ビットであるから、パリティビットであり、したがって、パリティインターリーブによれば、LDPC符号のパリティビットの位置が移動される。
このようなパリティインターリーブによれば、同一のチェックノードに繋がれるバリアブルノード（に対応するパリティビット）が、巡回構造の単位の列数P、すなわち、ここでは、360ビットだけ離れるので、バースト長が360ビット未満である場合には、同一のチェックノードに繋がっているバリアブルノードの複数が同時にエラーになる事態を避けることができ、その結果、バースト誤りに対する耐性を改善することができる。
なお、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブするパリティインターリーブ後のLDPC符号は、元の検査行列Hの、K+qx+y+1番目の列を、K+Py+x+1番目の列に置換する列置換を行って得られる検査行列（以下、変換検査行列ともいう）のLDPC符号に一致する。
また、変換検査行列のパリティ行列には、図１６に示すように、P列（図１６では、360列）を単位とする擬似巡回構造が現れる。
ここで、擬似巡回構造とは、一部を除く部分が巡回構造になっている構造を意味する。
DVB-T.2等の規格に規定されているLDPC符号の検査行列に対して、パリティインターリーブに相当する列置換を施して得られる変換検査行列は、変換検査行列の右隅部分の360行×360列の部分（後述するシフト行列）に、1の要素が１つだけ足らず（0の要素になっており）、その点で、（完全な）巡回構造ではなく、いわば、擬似巡回構造になっている。
LDPCエンコーダ１１５が出力するLDPC符号の検査行列に対する変換検査行列は、DVB-T.2等の規格に規定されているLDPC符号の検査行列に対する変換検査行列と同様に、擬似巡回構造になっている。
なお、図１６の変換検査行列は、元の検査行列Hに対して、パリティインターリーブに相当する列置換の他、変換検査行列が、後述する構成行列で構成されるようにするための行の置換（行置換）も施された行列になっている。
図１７は、図８のLDPCエンコーダ１１５、ビットインターリーバ１１６、及び、マッパ１１７で行われる処理を説明するフローチャートである。
LDPCエンコーダ１１５は、BCHエンコーダ１１４から、LDPC対象データが供給されるのを待って、ステップＳ１０１において、LDPC対象データを、LDPC符号に符号化し、そのLDPC符号を、ビットインターリーバ１１６に供給して、処理は、ステップＳ１０２に進む。
ビットインターリーバ１１６は、ステップＳ１０２において、LDPCエンコーダ１１５からのLDPC符号を対象として、ビットインターリーブを行い、そのビットインターリーブによって得られるシンボルを、マッパ１１７に供給して、処理は、ステップＳ１０３に進む。
すなわち、ステップＳ１０２では、ビットインターリーバ１１６（図９）において、パリティインターリーバ２３が、LDPCエンコーダ１１５からのLDPC符号を対象として、パリティインターリーブを行い、そのパリティインターリーブ後のLDPC符号を、グループワイズインターリーバ２４に供給する。
グループワイズインターリーバ２４は、パリティインターリーバ２３からのLDPC符号を対象として、グループワイズインターリーブを行い、ブロックインターリーバ２５に供給する。
ブロックインターリーバ２５は、グループワイズインターリーバ２４によるグループワイズインターリーブ後のLDPC符号を対象として、ブロックインターリーブを行い、その結果得られるmビットのシンボルを、マッパ１１７に供給する。
マッパ１１７は、ステップＳ１０３において、ブロックインターリーバ２５からのシンボルを、マッパ１１７で行われる直交変調の変調方式で定める2m個の信号点のいずれかにマッピングして直交変調し、その結果得られるデータを、時間インターリーバ１１８に供給する。
以上のように、パリティインターリーブや、グループワイズインターリーブを行うことで、LDPC符号の複数の符号ビットを１個のシンボルとして送信する場合のエラーレートを向上（改善）することができる。
ここで、図９では、説明の便宜のため、パリティインターリーブを行うブロックであるパリティインターリーバ２３と、グループワイズインターリーブを行うブロックであるグループワイズインターリーバ２４とを、別個に構成するようにしたが、パリティインターリーバ２３とグループワイズインターリーバ２４とは、一体的に構成することができる。
すなわち、パリティインターリーブと、グループワイズインターリーブとは、いずれも、メモリに対する符号ビットの書き込み、及び読み出しによって行うことができ、符号ビットの書き込みを行うアドレス（書き込みアドレス）を、符号ビットの読み出しを行うアドレス（読み出しアドレス）に変換する行列によって表すことができる。
したがって、パリティインターリーブを表す行列と、グループワイズインターリーブを表す行列とを乗算して得られる行列を求めておけば、それらの行列によって、符号ビットを変換することで、パリティインターリーブを行い、さらに、そのパリティインターリーブ後のLDPC符号をグループワイズインターリーブした結果を得ることができる。
また、パリティインターリーバ２３とグループワイズインターリーバ２４に加えて、ブロックインターリーバ２５も、一体的に構成することが可能である。
すなわち、ブロックインターリーバ２５で行われるブロックインターリーブも、LDPC符号を記憶するメモリの書き込みアドレスを、読み出しアドレスに変換する行列によって表すことができる。
したがって、パリティインターリーブを表す行列、グループワイズインターリーブを表す行列、及び、ブロックインターリーブを表す行列を乗算して得られる行列を求めておけば、それらの行列によって、パリティインターリーブ、グループワイズインターリーブ、及び、ブロックインターリーブを、一括して行うことができる。
＜LDPCエンコーダ１１５の構成例＞
図１８は、図８のLDPCエンコーダ１１５の構成例を示すブロック図である。
なお、図８のLDPCエンコーダ１２２も、同様に構成される。
図１２及び図１３で説明したように、DVB-S.2等の規格では、64800ビットと16200ビットとの２通りの符号長NのLDPC符号が規定されている。
そして、符号長Nが64800ビットのLDPC符号については、１１個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6,8/9、及び9/10が規定されており、符号長Nが16200ビットのLDPC符号については、１０個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6、及び8/9が規定されている（図１２及び図１３）。
LDPCエンコーダ１１５は、例えば、このような、符号長Nが64800ビットや16200ビットの各符号化率のLDPC符号による符号化（誤り訂正符号化）を、符号長Nごと、及び符号化率ごとに用意された検査行列Hに従って行うことができる。
LDPCエンコーダ１１５は、符号化処理部６０１と記憶部６０２とから構成される。
符号化処理部６０１は、符号化率設定部６１１、初期値テーブル読み出し部６１２、検査行列生成部６１３、情報ビット読み出し部６１４、符号化パリティ演算部６１５、及び制御部６１６から構成され、LDPCエンコーダ１１５に供給されるLDPC対象データのLDPC符号化を行い、その結果得られるLDPC符号を、ビットインターリーバ１１６（図８）に供給する。
すなわち、符号化率設定部６１１は、例えば、オペレータの操作等に応じて、LDPC符号の符号長Nと符号化率とを設定する。
初期値テーブル読み出し部６１２は、符号化率設定部６１１が設定した符号長N及び符号化率に対応する、後述する検査行列初期値テーブルを、記憶部６０２から読み出す。
検査行列生成部６１３は、初期値テーブル読み出し部６１２が読み出した検査行列初期値テーブルに基づいて、符号化率設定部６１１が設定した符号長N及び符号化率に応じた情報長K（=符号長N-パリティ長M）に対応する情報行列HAの１の要素を列方向に360列（巡回構造の単位の列数P）ごとの周期で配置して検査行列Hを生成し、記憶部６０２に格納する。
情報ビット読み出し部６１４は、LDPCエンコーダ１１５に供給されるLDPC対象データから、情報長K分の情報ビットを読み出す（抽出する）。
符号化パリティ演算部６１５は、検査行列生成部６１３が生成した検査行列Hを記憶部６０２から読み出し、その検査行列Hを用いて、情報ビット読み出し部６１４が読み出した情報ビットに対するパリティビットを所定の式に基づいて算出することにより、符号語（LDPC符号）を生成する。
制御部６１６は、符号化処理部６０１を構成する各ブロックを制御する。
記憶部６０２には、例えば、64800ビットや16200ビット等の符号長Nそれぞれについての、図１２及び図１３に示した複数の符号化率等それぞれに対応する複数の検査行列初期値テーブル等が格納されている。また、記憶部６０２は、符号化処理部６０１の処理上必要なデータを一時記憶する。
図１９は、図１８のLDPCエンコーダ１１５の処理の例を説明するフローチャートである。
ステップＳ２０１において、符号化率設定部６１１は、LDPC符号化を行う符号長N及び符号化率rを決定（設定）する。
ステップＳ２０２において、初期値テーブル読み出し部６１２は、符号化率設定部６１１により決定された符号長N及び符号化率rに対応する、予め定められた検査行列初期値テーブルを、記憶部６０２から読み出す。
ステップＳ２０３において、検査行列生成部６１３は、初期値テーブル読み出し部６１２が記憶部６０２から読み出した検査行列初期値テーブルを用いて、符号化率設定部６１１により決定された符号長N及び符号化率rのLDPC符号の検査行列Hを求め（生成し）、記憶部６０２に供給して格納する。
ステップＳ２０４において、情報ビット読み出し部６１４は、LDPCエンコーダ１１５に供給されるLDPC対象データから、符号化率設定部６１１により決定された符号長N及び符号化率rに対応する情報長K(=N×r)の情報ビットを読み出すとともに、検査行列生成部６１３が求めた検査行列Hを、記憶部６０２から読み出し、符号化パリティ演算部６１５に供給する。
ステップＳ２０５において、符号化パリティ演算部６１５は、情報ビット読み出し部６１４からの情報ビットと検査行列Hとを用い、式（８）を満たす符号語cのパリティビットを順次演算する。
HcT=0
・・・（８）
式（８）において、cは、符号語（LDPC符号）としての行ベクトルを表し、cTは、行ベクトルcの転置を表す。
ここで、上述したように、LDPC符号（１符号語）としての行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表す場合には、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式c =[A|T]で表すことができる。
検査行列Hと、LDPC符号としての行ベクトルc=[A|T]とは、式HcT=0を満たす必要があり、かかる式HcT=0を満たす行ベクトルc=[A|T]を構成するパリティビットとしての行ベクトルTは、検査行列H=[HA|HT]のパリティ行列HTが、図１１に示した階段構造になっている場合には、式HcT=0における列ベクトルHcTの１行目の要素から順に、各行の要素を０にしていくようにすることで、逐次的に求めることができる。
符号化パリティ演算部６１５は、情報ビット読み出し部６１４からの情報ビットAに対して、パリティビットTを求め、その情報ビットAとパリティビットTとによって表される符号語c ＝［A｜T］を、情報ビットAのLDPC符号化結果として出力する。
その後、ステップＳ２０６において、制御部６１６は、LDPC符号化を終了するかどうかを判定する。ステップＳ２０６において、LDPC符号化を終了しないと判定された場合、すなわち、例えば、LDPC符号化すべきLDPC対象データが、まだある場合、処理は、ステップＳ２０１（又は、ステップＳ２０４）に戻り、以下、ステップＳ２０１（又は、ステップＳ２０４）ないしＳ２０６の処理が繰り返される。
また、ステップＳ２０６において、LDPC符号化を終了すると判定された場合、すなわち、例えば、LDPC符号化すべきLDPC対象データがない場合、LDPCエンコーダ１１５は、処理を終了する。
以上のように、各符号長N、及び、各符号化率rに対応する検査行列初期値テーブルが用意されており、LDPCエンコーダ１１５は、所定の符号長Nの、所定の符号化率rのLDPC符号化を、その所定の符号長N、及び、所定の符号化率rに対応する検査行列初期値テーブルから生成される検査行列Hを用いて行う。
＜検査行列初期値テーブルの例＞
検査行列初期値テーブルは、検査行列Hの、LDPC符号（検査行列Hによって定義されるLDPC符号）の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA（図１０）の１の要素の位置を360列（巡回構造の単位の列数P）ごとに表すテーブルであり、各符号長N及び各符号化率rの検査行列Hごとに、あらかじめ作成される。
図２０は、検査行列初期値テーブルの例を示す図である。
すなわち、図２０は、DVB-T.2の規格に規定されている、符号長Nが16200ビットの、符号化率（DVB-T.2の表記上の符号化率）rが1/4の検査行列Hに対する検査行列初期値テーブルを示している。
検査行列生成部６１３（図１８）は、検査行列初期値テーブルを用いて、以下のように、検査行列Hを求める。
図２１は、検査行列初期値テーブルから検査行列Hを求める方法を説明する図である。
すなわち、図２１は、DVB-T.2の規格に規定されている、符号長Nが16200ビットの、符号化率rが2/3の検査行列Hに対する検査行列初期値テーブルを示している。
検査行列初期値テーブルは、上述したように、LDPC符号の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA（図１０）の１の要素の位置を、360列（巡回構造の単位の列数P）ごとに表すテーブルであり、そのi行目には、検査行列Hの1+360×(i-1)列目の１の要素の行番号（検査行列Hの１行目の行番号を０とする行番号）が、その1+360×(i-1)列目の列が持つ列重みの数だけ並んでいる。
ここで、検査行列Hの、パリティ長Mに対応するパリティ行列HT（図１０）は、図１５に示したように決まっているので、検査行列初期値テーブルによれば、検査行列Hの、情報長Kに対応する情報行列HA（図１０）が求められる。
検査行列初期値テーブルの行数k+1は、情報長Kによって異なる。
情報長Kと、検査行列初期値テーブルの行数k+1との間には、式（９）の関係が成り立つ。
K=(k+1)×360
・・・（９）
ここで、式（９）の360は、図１６で説明した巡回構造の単位の列数Pである。
図２１の検査行列初期値テーブルでは、１行目から３行目までに、１３個の数値が並び、４行目からk+1行目（図２１では、３０行目）までに、３個の数値が並んでいる。
したがって、図２１の検査行列初期値テーブルから求められる検査行列Hの列重みは、１列目から、1+360×(3-1)-1列目までは、１３であり、1+360×(3-1)列目から、K列目までは、３である。
図２１の検査行列初期値テーブルの１行目は、0,2084,1613,1548,1286,1460,3196,4297,2481,3369,3451,4620,2622となっており、これは、検査行列Hの１列目において、行番号が、0,2084,1613,1548,1286,1460,3196,4297,2481,3369,3451,4620,2622の行の要素が１であること（かつ、他の要素が０であること）を示している。
また、図２１の検査行列初期値テーブルの２行目は、1,122,1516,3448,2880,1407,1847,3799,3529,373,971,4358,3108となっており、これは、検査行列Hの３６１（＝１＋360×（２−１））列目において、行番号が、1,122,1516,3448,2880,1407,1847,3799,3529,373,971,4358,3108の行の要素が１であることを示している。
以上のように、検査行列初期値テーブルは、検査行列Hの情報行列HAの１の要素の位置を360列ごとに表す。
検査行列Hの1+360×(i-1)列目以外の列、つまり、2+360×(i-1)列目から、360×i列目までの各列は、検査行列初期値テーブルによって定まる1+360×(i-1)列目の１の要素を、パリティ長Mに従って下方向（列の下方向）に、周期的にサイクリックシフトして配置したものになっている。
すなわち、例えば、2+360×(i-1)列目は、1+360×(i-1)列目を、M/360(=q)だけ下方向にサイクリックシフトしたものとなっており、次の3+360×(i-1)列目は、1+360×(i-1)列目を、2×M/360(=2×q)だけ下方向にサイクリックシフトしたもの（2+360×(i-1)列目を、M/360(=q)だけ下方向にサイクリックシフトしたもの）となっている。
いま、検査行列初期値テーブルのi行目（上からi番目）のj列目（左からj番目）の数値を、hi,jと表すとともに、検査行列Hのw列目の、j個目の１の要素の行番号を、Hw-jと表すこととすると、検査行列Hの1+360×(i-1)列目以外の列であるw列目の、１の要素の行番号Hw-jは、式（１０）で求めることができる。
Hw-j=mod{hi,j＋mod((w-1),P)×q，M)
・・・（１０）
ここで、mod（x，y）はxをyで割った余りを意味する。
また、Pは、上述した巡回構造の単位の列数であり、例えば、DVB-S.2，DVB-T.2、及び、DVB-C.2の規格では、上述のように、360である。さらに、qは、パリティ長Mを、巡回構造の単位の列数P(=360)で除算することにより得られる値M/360である。
検査行列生成部６１３（図１８）は、検査行列初期値テーブルによって、検査行列Hの1+360×(i-1)列目の１の要素の行番号を特定する。
さらに、検査行列生成部６１３（図１８）は、検査行列Hの1+360×(i-1)列目以外の列であるw列目の、１の要素の行番号Hw-jを、式（１０）に従って求め、以上により得られた行番号の要素を１とする検査行列Hを生成する。
＜新LDPC符号＞
ところで、現在、ATSC3.0と呼ばれる、地上波のディジタルテレビジョン放送の規格が策定中である。
そこで、ATSC3.0その他のデータ伝送において用いることができる、新たなLDPC符号（以下、新LDPC符号ともいう）について説明する。
なお、新LDPC符号については、DVB-T.2等との親和性(compatibility)を、なるべく維持する観点から、DVB-T.2等に規定されているLDPC符号と同様に、検査行列Hのパリティ行列HTは、階段構造とする（図１１）。
さらに、新LDPC符号については、DVB-T.2等に規定されているLDPC符号と同様に、検査行列Hの情報行列HAは、巡回構造とし、巡回構造の単位の列数Pは、360とする。
LDPCエンコーダ１１５（図８、図１８）は、以下のような、符号長Nが16kビット又は64kビットで、符号化率rが6,15，7/15，8/15，9/15，10/15，11/15，12/15、若しくは、13/15のうちのいずれかの新LDPC符号の検査行列初期値テーブルから求められる検査行列Hを用いて、新LDPC符号へのLDPC符号化を行うことができる。
この場合、LDPCエンコーダ１１５（図８）の記憶部６０２には、新LDPC符号の検査行列初期値テーブルが記憶される。
図２２、図２３、及び、図２４は、符号長Nが64kビットで、符号化率rが7/15の第１の新LDPC符号（以下、(64k,7/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図２３は、図２２に続く図であり、図２４は、図２３に続く図である。
図２５、図２６、及び、図２７は、符号長Nが64kビットで、符号化率rが9/15の第１の新LDPC符号（以下、(64k,9/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図２６は、図２５に続く図であり、図２７は、図２６に続く図である。
図２８、図２９、及び、図３０は、符号長Nが64kビットで、符号化率rが11/15の第１の新LDPC符号（以下、(64k,11/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図２９は、図２８に続く図であり、図３０は、図２９に続く図である。
図３１、図３２、及び、図３３は、符号長Nが64kビットで、符号化率rが13/15の第１の新LDPC符号（以下、(64k,13/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図３２は、図３１に続く図であり、図３３は、図３２に続く図である。
図３４は、符号長Nが16kビットで、符号化率rが6/15の第１の新LDPC符号（以下、(16k,6/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図３５は、符号長Nが16kビットで、符号化率rが8/15の第１の新LDPC符号（以下、(16k,8/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図３６は、符号長Nが16kビットで、符号化率rが10/15の第１の新LDPC符号（以下、(16k,10/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図３７は、符号長Nが16kビットで、符号化率rが12/15の第１の新LDPC符号（以下、(16k,12/15)の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図３８は、符号長Nが16kビットで、符号化率rが10/15の他の第１の新LDPC符号（以下、(16k,10/15)の他の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図３９は、符号長Nが16kビットで、符号化率rが12/15の他の第１の新LDPC符号（以下、(16k,12/15)の他の第１の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図４０、及び、図４１は、符号長Nが64kビットで、符号化率rが6/15の第２の新LDPC符号（以下、(64k,6/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図４１は、図４０に続く図である。
図４２、図４３、及び、図４４は、符号長Nが64kビットで、符号化率rが8/15の第２の新LDPC符号（以下、(64k,8/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図４３は、図４２に続く図であり、図４４は、図４３に続く図である。
図４５、図４６、及び、図４７は、符号長Nが64kビットで、符号化率rが10/15の第２の新LDPC符号（以下、(64k,10/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図４６は、図４５に続く図であり、図４７は、図４６に続く図である。
図４８、図４９、及び、図５０は、符号長Nが64kビットで、符号化率rが12/15の第２の新LDPC符号（以下、(64k,12/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図４９は、図４８に続く図であり、図５０は、図４９に続く図である。
図５１は、符号長Nが16kビットで、符号化率rが7/15の第２の新LDPC符号（以下、(16k,7/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図５２は、符号長Nが16kビットで、符号化率rが9/15の第２の新LDPC符号（以下、(16k,9/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図５３は、符号長Nが16kビットで、符号化率rが11/15の第２の新LDPC符号（以下、(16k,11/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
図５４は、符号長Nが16kビットで、符号化率rが13/15の第２の新LDPC符号（以下、(16k,13/15)の第２の新LDPC符号ともいう）の検査行列Hに対する検査行列初期値テーブルを示す図である。
なお、図４０ないし図５４の第２のLDPC符号（の検査行列Hに対する検査行列初期値テーブル）は、Samsungより提供されたLDPC符号である。
第１の新LDPC符号、及び、他の第１の新LDPC符号は、性能の良いLDPC符号になっている。
ここで、性能の良いLDPC符号とは、適切な検査行列Hから得られるLDPC符号である。
また、適切な検査行列Hとは、検査行列Hから得られるLDPC符号を、低いEs/N0、又はEb/No（１ビットあたりの信号電力対雑音電力比）で送信したときに、BER（及びFER）をより小にする、所定の条件を満たす検査行列である。
適切な検査行列Hは、例えば、所定の条件を満たす様々な検査行列から得られるLDPC符号を、低いEs/Noで送信したときのBERを計測するシミュレーションを行うことにより求めることができる。
適切な検査行列Hが満たすべき所定の条件としては、例えば、デンシティエボリューション(Density Evolution)と呼ばれる符号の性能の解析法で得られる解析結果が良好であること、サイクル４と呼ばれる、１の要素のループが存在しないこと、等がある。
ここで、情報行列HAにおいて、サイクル４のように、１の要素が密集していると、LDPC符号の復号性能が劣化することが知られており、このため、適切な検査行列Hが満たすべき所定の条件として、サイクル４が存在しないことが要求される。
なお、適切な検査行列Hが満たすべき所定の条件は、LDPC符号の復号性能の向上や、LDPC符号の復号処理の容易化（単純化）等の観点から適宜決定することができる。
図５５及び図５６は、適切な検査行列Hが満たすべき所定の条件としての解析結果が得られるデンシティエボリューションを説明する図である。
デンシティエボリューションとは、後述するデグリーシーケンス（degree sequence)で特徴付けられる符号長Nが∞のLDPC符号全体（アンサンブル(ensemble)）に対して、そのエラー確率の期待値を計算する、符号の解析法である。
例えば、AWGNチャネル上で、ノイズの分散値を0からどんどん大きくしていくと、あるアンサンブルのエラー確率の期待値は、最初は0であるが、ノイズの分散値が、ある閾値(threshold)以上となると、0ではなくなる。
デンシティエボリューションによれば、そのエラー確率の期待値が0ではなくなる、ノイズの分散値の閾値（以下、性能閾値ともいう）を比較することで、アンサンブルの性能（検査行列の適切さ）の良し悪しを決めることができる。
なお、具体的なLDPC符号に対して、そのLDPC符号が属するアンサンブルを決定し、そのアンサンブルに対してデンシティエボリューションを行うと、そのLDPC符号のおおまかな性能を予想することができる。
したがって、性能の良いLDPC符号は、性能の良いアンサンブルを見つければ、そのアンサンブルに属するLDPC符号の中から見つけることができる。
ここで、上述のデグリーシーケンスとは、LDPC符号の符号長Nに対して、各値の重みをもつバリアブルノードやチェックノードがどれくらいの割合だけあるかを表す。
例えば、符号化率が1/2のregular(3,6)LDPC符号は、すべてのバリアブルノードの重み（列重み）が3で、すべてのチェックノードの重み（行重み）が6であるというデグリーシーケンスによって特徴付けられるアンサンブルに属する。
図５５は、そのようなアンサンブルのタナーグラフ(Tanner graph)を示している。
図５５のタナーブラフでは、図中丸印（○印）で示すバリアブルノードが、符号長Nに等しいN個だけ存在し、図中四角形（□印）で示すチェックノードが、符号長Nに符号化率1/2を乗算した乗算値に等しいN/2個だけ存在する。
各バリアブルノードには、列重みに等しい3本の枝(edge)が接続されており、したがって、N個のバリアブルノードに接続している枝は、全部で、3N本だけ存在する。
また、各チェックノードには、行重みに等しい6本の枝が接続されており、したがって、N/2個のチェックノードに接続している枝は、全部で、3N本だけ存在する。
さらに、図５５のタナーグラフでは、１つのインターリーバが存在する。
インターリーバは、N個のバリアブルノードに接続している3N本の枝をランダムに並べ替え、その並べ替え後の各枝を、N/2個のチェックノードに接続している3N本の枝のうちのいずれかに繋げる。
インターリーバでの、N個のバリアブルノードに接続している3N本の枝を並べ替える並べ替えパターンは、(3N)!（=(3N)×(3N-1)×・・・×1）通りだけある。したがって、すべてのバリアブルノードの重みが3で、すべてのチェックノードの重みが6であるというデグリーリーケンスによって特徴付けられるアンサンブルは、(3N)!個のLDPC符号の集合となる。
性能の良いLDPC符号（適切な検査行列）を求めるシミュレーションでは、デンシティエボリューションにおいて、マルチエッジタイプ(multi-edge type)のアンサンブルを用いた。
マルチエッジタイプでは、バリアブルノードに接続している枝と、チェックノードに接続している枝とが経由するインターリーバが、複数(multi edge)に分割され、これにより、アンサンブルの特徴付けが、より厳密に行われる。
図５６は、マルチエッジタイプのアンサンブルのタナーグラフの例を示している。
図５６のタナーグラフでは、第１インターリーバと第２インターリーバとの２つのインターリーバが存在する。
また、図５６のタナーグラフでは、第１インターリーバに繋がる枝が1本で、第２インターリーバに繋がる枝が0本のバリアブルノードがv1個だけ、第１インターリーバに繋がる枝が1本で、第２インターリーバに繋がる枝が2本のバリアブルノードがv2個だけ、第１インターリーバに繋がる枝が0本で、第２インターリーバに繋がる枝が2本のバリアブルノードがv3個だけ、それぞれ存在する。
さらに、図５６のタナーグラフでは、第１インターリーバに繋がる枝が2本で、第２インターリーバに繋がる枝が0本のチェックノードがc1個だけ、第１インターリーバに繋がる枝が2本で、第２インターリーバに繋がる枝が2本のチェックノードがc2個だけ、第１インターリーバに繋がる枝が0本で、第２インターリーバに繋がる枝が3本のチェックノードがc3個だけ、それぞれ存在する。
ここで、デンシティエボリューションと、その実装については、例えば、"On the Design of Low-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit", S.Y.Chung, G.D.Forney, T.J.Richardson,R.Urbanke, IEEE Communications Leggers, VOL.5, NO.2, Feb 2001に記載されている。
第１の新LDPC符号及び、他の第１の新LDPC符号（の検査行列初期値テーブル）を求めるシミュレーションでは、マルチエッジタイプのデンシティエボリューションによって、BERが落ち始める（小さくなっていく）Eb/N0（１ビットあたりの信号電力対雑音電力比）である性能閾値が、所定値以下になるアンサンブルを見つけ、そのアンサンブルに属するLDPC符号の中から、QPSK等の１以上の直交変調を用いた場合のBERを小さくするLDPC符号を、性能の良いLDPC符号として選択した。
上述の第１の新LDPC符号及び、他の第１の新LDPC符号の検査行列初期値テーブルは、以上のようなシミュレーションにより求められた。
したがって、かかる検査行列初期値テーブルから得られる第１の新LDPC符号及び、他の第１の新LDPC符号によれば、データ伝送において、良好な通信品質を確保することができる。
図５７は、図２２ないし図３３の(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の検査行列初期値テーブルから求められる検査行列H（以下、「(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の検査行列H」のようにも記載する）の最小サイクル長と性能閾値とを示す図である。
ここで、最小サイクル長(girth)とは、検査行列Hにおいて、1の要素によって構成されるループの長さ（ループ長）の最小値を意味する。
(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の検査行列初期値テーブルから求められる検査行列Hには、いずれにも、サイクル４（ループ長が４の、１の要素のループ）は、存在しない。
また、(64k,7/15)の第１の新LDPC符号の性能閾値は、-0.093751に、(64k,9/15)の第１の新LDPC符号の性能閾値は、1.658523に、(64k,11/15)の第１の新LDPC符号の性能閾値は、3.351930に、(64k,13/15)の第１の新LDPC符号の性能閾値は、5.301749に、それぞれなっている。
図５８は、図２２ないし図３３の(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の検査行列Hを説明する図である。
(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の検査行列Hの１列目からのKX1列については、列重みがX1に、その後のKX2列については、列重みがX2に、その後のKY1列については、列重みがY1に、その後のKY2列については、列重みがY2に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX1+KX2+KY1+KY2+M-1+1は、(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の符号長N=64800ビットに等しい。
図５９は、(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の検査行列Hの、図５８の列数KX1，KX2，KY1，KY2、及びM、並びに、列重みX1，X2，Y1、及び、Y2を示す図である。
(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号の検査行列Hについては、図１２及び図１３で説明した検査行列と同様に、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、新LDPC符号の先頭の符号ビットほど、エラーに強い（エラーに対する耐性がある）傾向がある。
図６０は、(64k,7/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FER(Bit Error Rate/Frame Error Rate)を計測するシミュレーションのシミュレーション結果を示す図である。
図６１は、(64k,9/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図６２は、(64k,11/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図６３は、(64k,13/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
シミュレーションでは、LDPC符号を復号する際の繰り返し復号回数Cとして、50回を採用するとともに、通信路１３（図７）として、AWGNチャネルを想定した。
図６０ないし図６３において、横軸は、Es/N0を表し、縦軸は、BER/FERを表す。なお、実線がBERを表し、点線がFERを表す。
図６０ないし図６３によれば、(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号について、良好なBER/FERが得られており、したがって、(64k,7/15)，(64k,9/15)，(64k,11/15)、及び、(64k,13/15)の第１の新LDPC符号を用いたデータ伝送において、良好な通信品質が確保されることを確認することができる。
図６４は、図３４ないし図３７の(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号の検査行列Hの最小サイクル長と性能閾値とを示す図である。
(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号の検査行列初期値テーブルから求められる検査行列Hには、いずれにも、サイクル４は、存在しない。
また、(16k,6/15)の第１の新LDPC符号の性能閾値は、0.01に、(16k,8/15)の第１の新LDPC符号の性能閾値は、0.805765に、(16k,10/15)の第１の新LDPC符号の性能閾値は、2.471011に、(16k,12/15)の第１の新LDPC符号の性能閾値は、4.269922に、それぞれなっている。
図６５は、図３４ないし図３７の(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号の検査行列Hを説明する図である。
(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号の検査行列Hの１列目からのKX1列については、列重みがX1に、その後のKX2列については、列重みがX2に、その後のKY1列については、列重みがY1に、その後のKY2列については、列重みがY2に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX1+KX2+KY1+KY2+M-1+1は、(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号の符号長N=16200ビットに等しい。
図６６は、(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号の検査行列Hの、図６５の列数KX1，KX2，KY1，KY2、及びM、並びに、列重みX1，X2，Y1、及び、Y2を示す図である。
(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号の検査行列Hについては、図１２及び図１３で説明した検査行列と同様に、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、新LDPC符号の先頭の符号ビットほど、エラーに強い傾向がある。
図６７は、(16k,6/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FER(Bit Error Rate/Frame Error Rate)を計測するシミュレーションのシミュレーション結果を示す図である。
図６８は、(16k,8/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図６９は、(16k,10/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図７０は、(16k,12/15)の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
シミュレーションでは、LDPC符号を復号する際の繰り返し復号回数Cとして、50回を採用するとともに、通信路１３（図７）として、AWGNチャネルを想定した。
図６７ないし図７０において、横軸は、Es/N0を表し、縦軸は、BER/FERを表す。なお、実線がBERを表し、点線がFERを表す。
図６７ないし図７０によれば、(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号について、良好なBER/FERが得られており、したがって、(16k,6/15)，(16k,8/15)，(16k,10/15)、及び、(16k,12/15)の第１の新LDPC符号を用いたデータ伝送において、良好な通信品質が確保されることを確認することができる。
図７１は、図３８の(16k,10/15)の他の第１の新LDPC符号の検査行列Hの最小サイクル長と性能閾値とを示す図である。
(16k,10/15)の他の第１の新LDPC符号の検査行列初期値テーブルから求められる検査行列Hには、サイクル４は、存在しない。
(16k,10/15)の他の第１の新LDPC符号の性能閾値は、1.35になっている。
図７２は、(16k,10/15)の他の第１の新LDPC符号の検査行列Hを説明する図である。
(16k,10/15)の他の第１の新LDPC符号の検査行列Hの１列目からのKX列については、列重みがXに、その後のKY1列については、列重みがY1に、その後のKY2列については、列重みがY2に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX+KY1+KY2+M-1+1は、(16k,10/15)の他の第１の新LDPC符号の符号長N=16200ビットに等しい。
図７３は、(16k,10/15)の他の第１の新LDPC符号の検査行列Hの、図７２の列数KX，KY1，KY2、及びM、並びに、列重みX，Y1、及び、Y2を示す図である。
(16k,10/15)の他の第１の新LDPC符号の検査行列Hについては、図１２及び図１３で説明した検査行列と同様に、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、新LDPC符号の先頭の符号ビットほど、エラーに強い傾向がある。
図７４は、(16k,10/15)の他の第１の新LDPC符号について、変調方式としてBPSKを採用して行った、BERを計測するシミュレーションのシミュレーション結果を示す図である。
シミュレーションでは、LDPC符号を復号する際の繰り返し復号回数Cとして、50回を採用するとともに、通信路１３（図７）として、AWGNチャネルを想定した。
図７４において、横軸は、Es/N0を表し、縦軸は、BERを表す。
図７４によれば、(16k,10/15)の他の第１の新LDPC符号について、良好なBERが得られており、したがって、(16k,10/15)の他の第１の新LDPC符号を用いたデータ伝送において、良好な通信品質が確保されることを確認することができる。
図７５は、図３９の(16k,12/15)の他の第１の新LDPC符号の検査行列Hの最小サイクル長と性能閾値とを示す図である。
(16k,12/15)の他の第１の新LDPC符号の検査行列初期値テーブルから求められる検査行列Hには、サイクル４は、存在しない。
また、(16k,12/15)の他の第１の新LDPC符号の性能閾値は、4.237556になっている。
図７６は、図３９の(16k,12/15)の他の第１の新LDPC符号の検査行列Hを説明する図である。
(16k,12/15)の他の第１の新LDPC符号の検査行列Hの１列目からのKX1列については、列重みがX1に、その後のKX2列については、列重みがX2に、その後のKY1列については、列重みがY1に、その後のKY2列については、列重みがY2に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX1+KX2+KY1+KY2+M-1+1は、(16k,12/15)の他の第１の新LDPC符号の符号長N=16200ビットに等しい。
図７７は、(16k,12/15)の他の第１の新LDPC符号の検査行列Hの、図７６の列数KX1，KX2，KY1，KY2、及びM、並びに、列重みX1，X2，Y1、及び、Y2を示す図である。
(16k,12/15)の他の第１の新LDPC符号の検査行列Hについては、図１２及び図１３で説明した検査行列と同様に、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、新LDPC符号の先頭の符号ビットほど、エラーに強い傾向がある。
図７８は、(16k,12/15)の他の第１の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FER(Bit Error Rate/Frame Error Rate)を計測するシミュレーションのシミュレーション結果を示す図である。
シミュレーションでは、LDPC符号を復号する際の繰り返し復号回数Cとして、50回を採用するとともに、通信路１３（図７）として、AWGNチャネルを想定した。
図７８において、横軸は、Es/N0を表し、縦軸は、BER/FERを表す。なお、実線がBERを表し、点線がFERを表す。
図７８によれば、(16k,12/15)の他の第１の新LDPC符号について、良好なBER/FERが得られており、したがって、(16k,12/15)の他の第１の新LDPC符号を用いたデータ伝送において、良好な通信品質が確保されることを確認することができる。
図７９は、図４０ないし図５０の(64k,6/15)，(64k,8/15)，(64k,10/15)、及び、(64k,12/15)の第２の新LDPC符号の検査行列Hを説明する図である。
(64k,6/15)，(64k,8/15)，(64k,10/15)、及び、(64k,12/15)の第２の新LDPC符号の検査行列Hの１列目からのKX1列については、列重みがX1に、その後のKX2列については、列重みがX2に、その後のKY1列については、列重みがY1に、その後のKY2列については、列重みがY2に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX1+KX2+KY1+KY2+M-1+1は、(64k,6/15)，(64k,8/15)，(64k,10/15)、及び、(64k,12/15)の第２の新LDPC符号の符号長N=64800ビットに等しい。
図８０は、(64k,6/15)，(64k,8/15)，(64k,10/15)、及び、(64k,12/15)の第２の新LDPC符号の検査行列Hの、図７９の列数KX1，KX2，KY1，KY2、及びM、並びに、列重みX1，X2，Y1、及び、Y2を示す図である。
(64k,6/15)，(64k,8/15)，(64k,10/15)、及び、(64k,12/15)の第２の新LDPC符号の検査行列Hについては、図１２及び図１３で説明した検査行列と同様に、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、新LDPC符号の先頭の符号ビットほど、エラーに強い傾向がある。
図８１は、(64k,6/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図８２は、(64k,8/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図８３は、(64k,10/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図８４は、(64k,12/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
シミュレーションでは、LDPC符号を復号する際の繰り返し復号回数Cとして、50回を採用するとともに、通信路１３（図７）として、AWGNチャネルを想定した。
図８１ないし図８４において、横軸は、Es/N0を表し、縦軸は、BER/FERを表す。なお、実線がBERを表し、点線がFERを表す。
図８１ないし図８４によれば、(64k,6/15)，(64k,8/15)，(64k,10/15)、及び、(64k,12/15)の第２の新LDPC符号について、良好なBER/FERが得られており、したがって、(64k,6/15)，(64k,8/15)，(64k,10/15)、及び、(64k,12/15)の第２の新LDPC符号を用いたデータ伝送において、良好な通信品質が確保されることを確認することができる。
図８５は、図５１ないし図５４の(16k,7/15)，(16k,9/15)，(16k,11/15)、及び、(16k,13/15)の第２の新LDPC符号の検査行列Hを説明する図である。
(16k,7/15)，(16k,9/15)，(16k,11/15)、及び、(16k,13/15)の第２の新LDPC符号の検査行列Hの１列目からのKX1列については、列重みがX1に、その後のKX2列については、列重みがX2に、その後のKY1列については、列重みがY1に、その後のKY2列については、列重みがY2に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX1+KX2+KY1+KY2+M-1+1は、(16k,7/15)，(16k,9/15)，(16k,11/15)、及び、(16k,13/15)の第２の新LDPC符号の符号長N=16200ビットに等しい。
図８６は、(16k,7/15)，(16k,9/15)，(16k,11/15)、及び、(16k,13/15)の第２の新LDPC符号の検査行列Hの、図８５の列数KX1，KX2，KY1，KY2、及びM、並びに、列重みX1，X2，Y1、及び、Y2を示す図である。
(16k,7/15)，(16k,9/15)，(16k,11/15)、及び、(16k,13/15)の第２の新LDPC符号の検査行列Hについては、図１２及び図１３で説明した検査行列と同様に、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、新LDPC符号の先頭の符号ビットほど、エラーに強い傾向がある。
図８７は、(16k,7/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図８８は、(16k,9/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図８９は、(16k,11/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
図９０は、(16k,13/15)の第２の新LDPC符号について、変調方式としてQPSKを採用して行った、BER/FERを計測するシミュレーションのシミュレーション結果を示す図である。
シミュレーションでは、LDPC符号を復号する際の繰り返し復号回数Cとして、50回を採用するとともに、通信路１３（図７）として、AWGNチャネルを想定した。
図８７ないし図９０において、横軸は、Es/N0を表し、縦軸は、BER/FERを表す。なお、実線がBERを表し、点線がFERを表す。
図８７ないし図９０によれば、(16k,7/15)，(16k,9/15)，(16k,11/15)、及び、(16k,13/15)の第２の新LDPC符号について、良好なBER/FERが得られており、したがって、(16k,7/15)，(16k,9/15)，(16k,11/15)、及び、(16k,13/15)の第２の新LDPC符号を用いたデータ伝送において、良好な通信品質が確保されることを確認することができる。
なお、図７９ないし図９０は、Samsungより提供されたデータに基づく。
＜コンスタレーション＞
図９１は、図７の伝送システムで採用するコンスタレーションの種類の例を示す図である。
図７の伝送システムでは、例えば、ATSC3.0で採用予定のコンスタレーションを採用することができる。
図９１は、ATSC3.0で採用予定の(IQ)コンスタレーションの種類を示している。
ATSC3.0では、変調方式とLDPC符号との組み合わせであるMODCODに対して、そのMODCODで使用するコンスタレーションが設定される。
ここで、ATSC3.0では、QPSK，16QAM，64QAM，256QAM、及び、1024QAM(1kQAM)の5種類の変調方式が採用予定である。
また、ATSC3.0では、16kビットと64kビットとの2種類の符号長Nそれぞれについて、6/15，7/15，8/15，9/15，10/15，11/15，12,15、及び、13/15の8種類の符号化率rのLDPC符号、すなわち、16種類のLDPC符号の採用が予定されている。
ATSC3.0では、16種類のLDPC符号を、符号化率rによって、（符号長Nによらない）8種類に分類し、その8種類のLDPC符号（符号化率rが、6/15，7/15，8/15，9/15，10/15，11/15，12,15、及び、13/15のLDPC符号それぞれ）と、5種類の変調方式との40（=8×5）種類の組み合わせを、コンスタレーションの設定が可能なMODCODとして採用することが予定されている。
したがって、ATSC3.0では、MODCODは、LDPC符号の8種類の符号化率rと、5種類の変調方式との組み合わせを表す。
図９１において、"NUC Shape"の欄に記載されている、例えば、"NUC_16_6/15"等が、その"NUC Shape"の欄の行に対応するMODCODに使用するコンスタレーションを表す。
ここで、例えば、"NUC_16_6/15"は、変調方式が16QAMであり、LDPC符号の符号化率rが6/15のMODCODで使用するコンスタレーションを表す。
図９１によれば、変調方式がQPSKである場合には、LDPC符号の8種類の符号化率rについて、同一のコンスタレーションが使用される。
また、図９１によれば、変調方式が、16QAM，64QAM，256QAM、又は、1024QAMである場合には、LDPC符号の8種類の符号化率rそれぞれごとに異なるコンスタレーションが使用される。
したがって、ATSC3.0では、QPSKについては、1種類のコンスタレーションが用意され、16QAM，64QAM，256QAM、及び、1024QAMについては、それぞれ、8種類のコンスタレーションが用意されている。
ここで、コンスタレーションには、信号点の配置が一様になっているUC(Uniform Constellation)と、一様になっていないNUC(Non Uniform Constellation)とがある。
また、NUCには、例えば、1D NUC(1-dimensional M2-QAM non-uniform constellation)と呼ばれるコンスタレーションや、2D NUC(2-dimensional QQAM non-uniform constellation)と呼ばれるコンスタレーション等がある。
QPSKのコンスタレーションとしては、UCが採用される。また、16QAM，64QAM、及び、256QAMのコンスタレーションとしては、例えば、2D NUCが採用され。1024QAMのコンスタレーションとしては、例えば、1D NUCが採用される。
図９２は、変調方式が16QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。
図９３は、変調方式が64QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。
図９４は、変調方式が256QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。
図９５は、変調方式が1024QAMである場合のLDPC符号の8種類の符号化率rそれぞれに対するコンスタレーションの例を示す図である。
図９２ないし図９５において、横軸及び縦軸は、それぞれ、I軸及びQ軸であり、Re{xl}及びIm{xl}は、それぞれ、信号点xlの座標としての、信号点xlのリアルパート及びイマジナリパートを表す。
また、図９２ないし図９５において、"for CR"の後に記載されている数値は、LDPC符号の符号化率rを表す。
なお、LDPC符号の符号化率rが、7/15，9/15，11/15、及び、13/15のコンスタレーションは、Samsungより提供されたデータに基づく。
図９６は、変調方式が16QAMである場合のコンスタレーションとして、UC，1D NUC、及び、2D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。
図９７は、変調方式が64QAMである場合のコンスタレーションとして、UC，1D NUC、及び、2D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。
図９８は、変調方式が256QAMである場合のコンスタレーションとして、UC，1D NUC、及び、2D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。
図９９は、変調方式が1024QAMである場合のコンスタレーションとして、UC、及び、1D NUCのそれぞれを使用した場合のBERを計測するシミュレーションのシミュレーション結果を示す図である。
図９６ないし図９９において、横軸は、SNR(Signal to Noise Ratio)を表し、縦軸は、BERを表す。
変調方式が、16QAM，64QAM、又は、256QAMである場合には、図９６ないし図９８に示すように、UCよりも1D NUCの方が、BERが改善し、さらに、1D NUCよりも2D NUCの方が、BERが改善することを確認することができる。
また、変調方式が、1024QAMである場合には、図９９に示すように、UCよりも1D NUCの方が、BERが改善することを確認することができる。
図１００は、変調方式がQPSKである場合に、LDPC符号の8種類の符号化率r(=6/15，7/15，8/15，9/15，10/15，11/15，12,15、及び、13/15)について共通に使用されるUCの信号点の座標を示す図である。
図１００において、"Input cell word y"は、QPSKのUCにマッピングする2ビットのシンボルを表し、"Constellation point zq"は、信号点zqの座標を表す。なお、信号点zqのインデクスqは、シンボルの離散時間（あるシンボルと次のシンボルとの間の時間間隔）を表す。
図１００では、信号点zqの座標は、複素数の形で表されており、iは、虚数単位（√(-1)）を表す。
図１０１は、変調方式が16QAMである場合に、LDPC符号の8種類の符号化率rについて使用される2D NUCの信号点の座標を示す図である。
図１０２は、変調方式が64QAMである場合に、LDPC符号の8種類の符号化率rについて使用される2D NUCの信号点の座標を示す図である。
図１０３は、変調方式が256QAMである場合に、LDPC符号の8種類の符号化率rについて使用される2D NUCの信号点の座標を示す図である。
図１０１ないし図１０３において、NUC_2m_rは、変調方式が2mQAMで、LDPC符号の符号化率がrである場合に使用される2D NUCの信号点の座標を表す。
図１０１ないし図１０３では、図１００と同様に、信号点zqの座標は、複素数の形で表されており、iは、虚数単位を表す。
図１０１ないし図１０３において、w#kは、コンスタレーションの第１象限の信号点の座標を表す。
2D NUCにおいて、コンスタレーションの第２象限の信号点は、第１象限の信号点を、Q軸に対して対称に移動した位置に配置され、コンスタレーションの第３象限の信号点は、第１象限の信号点を、原点に対して対称に移動した位置に配置される。そして、コンスタレーションの第４象限の信号点は、第１象限の信号点を、I軸に対して対称に移動した位置に配置される。
ここで、変調方式が2mQAMである場合には、mビットを1個のシンボルとして、その1個のシンボルが、そのシンボルに対応する信号点にマッピングされる。
mビットのシンボルは、例えば、0ないし2m-1の整数値で表現されるが、いま、b=2m/4とすると、0ないし2m-1の整数値で表現されるシンボルy(0)，y(1)，・・・，y(2m-1)は、シンボルy(0)ないしy(b-1)，y(b)ないしy(2b-1)，y(2b)ないしy(3b-1)、及び、y(3b)ないしy(4b-1)の４つに分類することができる。
図１０１ないし図１０３において、w#kのサフィックスkは、0ないしb-1の範囲の整数値をとり、w#kは、シンボルy(0)ないしy(b-1)の範囲のシンボルy(k)に対応する信号点の座標を表す。
そして、シンボルy(b)ないしy(2b-1)の範囲のシンボルy(k+b)に対応する信号点の座標は、-conj(w#k)で表され、シンボルy(2b)ないしy(3b-1)の範囲のシンボルy(k+2b)に対応する信号点の座標は、conj(w#k)で表される。また、シンボルy(3b)ないしy(4b-1)の範囲のシンボルy(k+3b)に対応する信号点の座標は、-w#kで表される。
ここで、conj(w#k)は、w#kの複素共役を表す。
例えば、変調方式が16QAMである場合には、m=4ビットのシンボルy(0)，y(1)，・・・，y(15)は、b=24/4=4として、シンボルy(0)ないしy(3)，y(4)ないしy(7)，y(8)ないしy(11)、及び、y(12)ないしy(15)の４つに分類される。
そして、シンボルy(0)ないしy(15)のうちの、例えば、シンボルy(12)は、シンボルy(3b)ないしy(4b-1)の範囲のシンボルy(k+3b)=y(0+3×4)であり、k=0であるから、シンボルy(12)に対応する信号点の座標は、-w#k=-w0となる。
いま、LDPC符号の符号化率rが、例えば、9/15であるとすると、図１０１によれば、変調方式が16QAMで、符号化率rが、9/15である場合(NUC_16_9/15)のw0は、0.4909+1.2007iであるので、シンボルy(12)に対応する信号点の座標-w0は、-(0.4909+1.2007i)となる。
図１０４は、変調方式が1024QAMである場合に、LDPC符号の8種類の符号化率rについて使用される1D NUCの信号点の座標を示す図である。
図１０４において、NUC_1k_rの列は、変調方式が1024QAMで、LDPC符号の符号化率がrである場合に使用される1D NUCの信号点の座標を表すu#kがとる値を表す。
u#kは、1D NUCの信号点zqの座標としての複素数のリアルパートRe(zq)及びイマジナリパートIm(zq)を表す。
図１０５は、シンボルyと、そのシンボルyに対応する1D NUCの信号点zqの座標を表す複素数のリアルパートRe(zq)及びイマジナリパートIm(zq)それぞれとしてのu#kとの関係を示す図である。
いま、1024QAMの10ビットのシンボルyを、その先頭のビット（最上位ビット）から、y0,q，y1,q，y2,q，y3,q，y4,q，y5,q，y6,q，y7,q，y8,q，y9,qと表すこととする。
図１０５のＡは、シンボルyの奇数番目の5ビットy0,q，y2,q，y4,q，y6,q，y8,qと、そのシンボルyに対応する信号点zqの（座標の）リアルパートRe(zq)を表すu#kとの対応関係を表している。
図１０５のＢは、シンボルyの偶数番目の5ビットy1,q，y3,q，y5,q，y7,q，y9,qと、そのシンボルyに対応する信号点zqの（座標の）イマジナリパートIm(zq)を表すu#kとの対応関係を表している。
1024QAMの10ビットのシンボルy=(y0,q，y1,q，y2,q，y3,q，y4,q，y5,q，y6,q，y7,q，y8,q，y9,q)が、例えば、(0,0,1,0,0,1,1,1,0,0)である場合、奇数番目の5ビット(y0,q，y2,q，y4,q，y6,q，y8,q)は、(0,1,0,1,0)であり、偶数番目の5ビット(y1,q，y3,q，y5,q，y7,q，y9,q)は、(0,0,1,1,0)である。
図１０５のＡでは、奇数番目の5ビット(0,1,0,1,0)は、u3に対応付けられており、したがって、シンボルy=(0,0,1,0,0,1,1,1,0,0)に対応する信号点zqのリアルパートRe(zq)は、u3になる。
また、図１０５のＢでは、偶数番目の5ビット(0,0,1,1,0)は、u11に対応付けられており、したがって、シンボルy=(0,0,1,0,0,1,1,1,0,0)に対応する信号点zqのイマジナリパートIm(zq)は、u11になる。
一方、LDPC符号の符号化率rが、例えば、7/15であるとすると、上述の図１０４によれば、変調方式が1024QAMで、LDPC符号の符号化率r7/15である場合に使用される1D NUC(NUC_1k_7/15)については、u3は、1.04であり、u11は、6.28である。
したがって、シンボルy=(0,0,1,0,0,1,1,1,0,0)に対応する信号点zqのリアルパートRe(zq)は、u3=1.04になり、Im(zq)は、u11=6.28になる。その結果、シンボルy=(0,0,1,0,0,1,1,1,0,0)に対応する信号点zqの座標は、1.04+6.28iで表される。
なお、1D NUCの信号点は、I軸に平行な直線上やQ軸に平行な直線上に、格子状に並ぶ。但し、信号点どうしの間隔は、一定にはならない。また、信号点（にマッピングされたデータ）の送信にあたって、コンスタレーション上の信号点の平均電力は正規化される。正規化は、コンスタレーション上の信号点（の座標）のすべてについての絶対値の自乗平均値をPaveと表すこととすると、その自乗平均値Paveの平方根√Paveの逆数1/(√Pave)を、コンスタレーション上の各信号点zqに乗算することによって行われる。
図９２ないし図１０５で説明したコンスタレーションによれば、良好なエラーレートが得られることが確認されている。
＜ブロックインターリーバ２５＞
図１０６は、図９のブロックインターリーバ２５の構成例を示すブロック図である。
ブロックインターリーバ２５は、パート1(part 1)と呼ばれる記憶領域と、パート2(part 2)と呼ばれる記憶領域とを有する。
パート1及び2は、いずれも、ロウ（横）方向に、1ビットを記憶し、カラム（縦）方向に所定のビット数を記憶する記憶領域としてのカラム(column)が、ロウ方向に、シンボルのビット数mに等しい数Cだけ並んで構成される。
パート1のカラムがカラム方向に記憶するビット数（以下、パートカラム長ともいう）を、R1と表すとともに、パート2のカラムのパートカラム長を、R2と表すこととすると、(R1+R2)×Cは、ブロックインターリーブの対象のLDPC符号の符号長N（本実施の形態では、64800ビット、又は、16200ビット）に等しい。
また、パートカラム長R1は、巡回構造の単位の列数Pである360ビットの倍数に等しく、パートカラム長R2は、パート1のパートカラム長R1とパート2のパートカラム長R2との和（以下、カラム長ともいう）R1+R2を、巡回構造の単位の列数Pである360ビットで除算したときの剰余に等しい。
ここで、カラム長R1+R2は、ブロックインターリーブの対象のLDPC符号の符号長Nを、シンボルのビット数mで除算した値に等しい。
例えば、符号長Nが16200ビットのLDPC符号について、変調方式として、16QAMを採用する場合には、シンボルのビット数mは、4ビットであるから、カラム長R1+R2は、4050(=16200/4)ビットになる。
さらに、カラム長R1+R2=4050を、巡回構造の単位の列数Pである360ビットで除算したときの剰余は、90であるから、パート2のパートカラム長R2は、90ビットとなる。
そして、パート1のパートカラム長R1は、R1+R2-R2=4050-90=3960ビットとなる。
図１０７は、符号長Nと変調方式との組み合わせに対するパート1及び2のカラム数C、並びに、パートカラム長（行数）R1及びR2を示す図である。
図１０７には、符号長Nが16200ビット及び64800ビットのLDPC符号のそれぞれと、変調方式が、16QAM，64QAM，256QAM、及び、1024QAMである場合のそれぞれとの組み合わせに対するパート1及び2のカラム数C、並びに、パートカラム長R1及びR2が示されている。
図１０８は、図１０６のブロックインターリーバ２５で行われるブロックインターリーブを説明する図である。
ブロックインターリーバ２５は、パート1及び2に対して、LDPC符号を書き込んで読み出すことにより、ブロックインターリーブを行う。
すなわち、ブロックインターリーブでは、図１０８のＡに示すように、1符号語のLDPC符号の符号ビットを、パート1のカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。
そして、符号ビットの書き込みが、パート1のカラムの最も右のカラム（C番目のカラム）の一番下まで終了すると、残りの符号ビットをパート2のカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。
その後、符号ビットの書き込みが、パート2のカラムの最も右のカラム（C番目のカラム）の一番下まで終了すると、図１０８のＢに示すように、パート1のC個すべてのカラムの１行目から、ロウ方向に、C=mビット単位で、符号ビットが読み出される。
そして、パート1のC個すべてのカラムからの符号ビットの読み出しは、下の行に向かって順次行われ、その読み出しが最後の行であるR1行目まで終了すると、パート2のC個すべてのカラムの１行目から、ロウ方向に、C=mビット単位で、符号ビットが読み出される。
パート2のC個すべてのカラムからの符号ビットの読み出しは、下の行に向かって順次行われ、最後の行であるR2行目まで行われる。
以上のようにして、パート1及び2からmビット単位で読み出される符号ビットは、シンボルとして、マッパ１１７（図８）に供給される。
＜グループワイズインターリーブ＞
図１０９は、図９のグループワイズインターリーバ２４で行われるグループワイズインターリーブを説明する図である。
グループワイズインターリーブでは、1符号語のLDPC符号を、その先頭から、巡回構造の単位の列数Pに等しい360ビット単位に区分した、その1区分の360ビットを、ビットグループとして、1符号語のLDPC符号が、ビットグループ単位で、所定のパターン（以下、GWパターンともいう）に従ってインターリーブされる。
ここで、1符号語のLDPC符号をビットグループに区分したときの先頭からi+1番目のビットグループを、以下、ビットグループiとも記載する。
例えば、符号長Nが1800ビットのLDPC符号は、ビットグループ0,1,2,3,4の5(=1800/360)個のビットグループに区分される。さらに、例えば、符号長Nが16200ビットのLDPC符号は、ビットグループ0,1,・・・,44の45(=16200/360)個のビットグループに区分され、符号長Nが64800ビットのLDPC符号は、ビットグループ0,1,・・・,179の180(=64800/360)個のビットグループに区分される。
また、以下では、GWパターンを、ビットグループを表す数字の並びで表すこととする。例えば、符号長Nが1800ビットのLDPC符号について、例えば、GWパターン4,2,0,3,1は、ビットグループ0,1,2,3,4の並びを、ビットグループ4,2,0,3,1の並びにインターリーブする（並び替える）ことを表す。
GWパターンは、少なくとも、LDPC符号の符号長Nごとに設定することができる。
図１１０は、符号長Nが64kビットのLDPC符号に対するGWパターンの第１の例を示す図である。
図１１０のGWパターンによれば、64kビットのLDPC符号のビットグループ0ないし179の並びが、ビットグループ
178，140，44，100，107，89，169，166，36，52，33，160，14，165，109，35，74，136，99，97，28，59，7，29，164，119，41，55，17，115，138，93，96，24，31，179，120，91，98，43，6，56，148，68，45，103，5，4，10，58，1，76，112，124，110，66，0，85，64，163，75，105，117，87，159，146，34，57，145，143，101，53，123，48，79，13，134，71，135，81，125，30，131，139，46，12，157，23，127，61，82，84，32，22，94，170，167，126，176，51，102，171，18，104，73，152，72，25，83，80，149，142，77，137，177，19，20，173，153，54，69，49，11，156，133，162，63，122，106，42，174，88，62，78，86，116，155，129，3，9，47，50，144，114，154，121，161，92，37，38，39，108，95，70，113，141，15，147，151，111，2，118，158，60，132，168，150，21，16，175，27，90，128，130，67，172，65，26，40，8
の並びにインターリーブされる。
図１１１は、符号長Nが64kビットのLDPC符号に対するGWパターンの第２の例を示す図である。
図１１１のGWパターンによれば、64kビットのLDPC符号のビットグループ0ないし179の並びが、ビットグループ
32，84，49，56，54，99，76，178，65，48，87，125，121，51，130，70，90，2，73，123，174，20，46，31，3，89，16，66，30，158，19，137，0，12，153，147，91，33，122，57，36，129，135，24，168，141，52，71，80，96，50，44，10，93，81，22，152，29，41，95，172，107，173，42，144，63，163，43，150，60，69，58，101，68，62，9，166，78，177，146，118，82，6，21，161，4，169，18，106，176，162，175，117，8，128，97，100，111，23，114，45，34，165，28，59，131，143，83，25，61，105，35，104，156，38，102，85，142，164，26，17，160，109，40，11，47，72，124，79，7，136，159，67，1，5，14，94，110，98，145，75，149，119，74，55，155，115，113，53，151，39，92，171，154，179，139，148，103，86，37，27，77，157，108，167，13，127，126，120，133，138，134，140，116，64，88，170，132，15，112
の並びにインターリーブされる。
図１１２は、符号長Nが64kビットのLDPC符号に対するGWパターンの第３の例を示す図である。
図１１２のGWパターンによれば、64kビットのLDPC符号のビットグループ0ないし179の並びが、ビットグループ
90，64，100，166，105，61，29，56，66，40，52，21，23，69，31，34，10，136，94，4，123，39，72，129，106，16，14，134，152，142，164，37，67，17，48，99，135，54，2，0，146，115，20，76，111，83，145，177，156，174，28，25，139，33，128，1，179，45，153，38，62，110，151，32，70，101，143，77，130，50，84，127，103，109，5，63，92，124，87，160，108，26，60，98，172，102，88，170，6，13，171，97，95，91，81，137，119，148，86，35，30，140，65，82，49，46，133，71，42，43，175，141，55，93，79，107，173，78，176，96，73，57，36，44，154，19，11，165，58，18，53，126，138，117，51，113，114，162，178，3，150，8，22，131，157，118，116，85，41，27，80，12，112，144，68，167，59，75，122，132，149，24，120，47，104，147，121，74，155，125，15，7，89，161，163，9，159，168，169，158
の並びにインターリーブされる。
図１１３は、符号長Nが64kビットのLDPC符号に対するGWパターンの第４の例を示す図である。
図１１３のGWパターンによれば、64kビットのLDPC符号のビットグループ0ないし179の並びが、ビットグループ
0，154，6，53，30，97，105，121，12，156，94，77，47，78，13，19，82，60，85，162，62，58，116，127，48，177，80，138，8，145，132，134，90，28，83，170，87，59，49，11，39，101，31，139，148，22，37，15，166，1，42，120，106，119，35，70，122，56，24，140，136，126，144，167，29，163，112，175，10，73，41，99，98，107，117，66，17，57，7，151，51，33，158，141，150，110，137，123，9，18，14，71，147，52，164，45，111，108，21，91，109，160，74，169，88，63，174，89，2，130，124，146，84，176，149，159，155，44，43，173，179，86，168，165，95，135，27，69，23，65，125，104，178，171，46，55，26，75，129，54，153，114，152，61，68，103，16，40，128，3，38，72，92，81，93，100，34，79，115，133，102，76，131，36，32，5，64，143，20，172，50，157，25，113，118，161，142，96，4，67
の並びにインターリーブされる。
図１１４は、符号長Nが16kビットのLDPC符号に対するGWパターンの第１の例を示す図である。
図１１４のGWパターンによれば、16kビットのLDPC符号のビットグループ0ないし44の並びが、ビットグループ
15，23，9，19，5，29，4，25，8，41，13，2，22，12，26，6，37，17，38，7，20，1，39，34，18，31，10，44，32，24，14，42，11，30，27，3，36，40，33，21，28，43，0，16，35
の並びにインターリーブされる。
図１１５は、符号長Nが16kビットのLDPC符号に対するGWパターンの第２の例を示す図である。
図１１５のGWパターンによれば、16kビットのLDPC符号のビットグループ0ないし44の並びが、ビットグループ
6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
の並びにインターリーブされる。
図１１６は、符号長Nが16kビットのLDPC符号に対するGWパターンの第３の例を示す図である。
図１１６のGWパターンによれば、16kビットのLDPC符号のビットグループ0ないし44の並びが、ビットグループ
21，0，34，5，16，7，1，25，9，24，19，11，6，15，39，38，42，30，18，14，13，23，20，33，3，10，4，8，26，27，41，40，31，2，35，37，43，22，17，12，29，36，28，32，44
の並びにインターリーブされる。
図１１７は、符号長Nが16kビットのLDPC符号に対するGWパターンの第４の例を示す図である。
図１１７のGWパターンによれば、16kビットのLDPC符号のビットグループ0ないし44の並びが、ビットグループ
15，25，9，27，5，38，13，10，19，16，28，1，36，0，11，17，32，35，7，26，14，21，6，4，23，22，3，18，20，24，30，12，37，2，40，8，33，29，31，34，41，42，43，44，39
の並びにインターリーブされる。
ところで、グループワイズインターリーブについては、GWパターンを、LDPC符号の符号長Nの他、LDPC符号の符号化率rや変調方式との組み合わせごとに設定することで、各組み合わせについて、エラーレートをより向上させることができる。
しかしながら、GWパターンを、LDPC符号の符号長Nと、符号化率rと、変調方式との全通り組み合わせそれぞれに対して、別個に設定したのでは、送信装置１１で採用するLDPC符号や変調方式を変更するごとに、GWパターンも変更しなければならず、処理が煩雑になる。
そこで、グループワイズインターリーブについては、例えば、LDPC符号の符号化率rを、低レート（例えば、6/15，7/15/，8/15，9/15）と、高レート（例えば、10/15，11/15/，12/15，13/15）とに分け、LDPC符号の符号長Nが、16kビット及び64kビットのうちのいずれであるかと、LDPC符号の符号化率rが、低レート及び高レートのうちのいずれであるかと、変調方式が、16QAM，64QAM，256QAM、及び、1024QAMのうちのいずれであるかとの組み合わせごとに、GWパターンを設定することができる。
いま、上述の符号長N、符号化率r、及び、変調方式の組み合わせを、（符号長N、符号化率r、変調方式）で表すこととすると、符号長N、符号化率r、及び、変調方式の組み合わせとしては、例えば、（16k、低レート、16QAM）、（16k、低レート、64QAM）、（16k、低レート、256QAM）、（16k、低レート、1024QAM）、（16k、高レート、16QAM）、（16k、高レート、64QAM）、（16k、高レート、256QAM）、（16k、高レート、1024QAM）、（64k、低レート、16QAM）、（64k、低レート、64QAM）、（64k、低レート、256QAM）、（64k、低レート、1024QAM）、（64k、高レート、16QAM）、（64k、高レート、64QAM）、（64k、高レート、256QAM）、及び、（64k、高レート、1024QAM）の16通りの組み合わせを想定することができる。
LDPC符号の符号長Nが64kになっている組み合わせ（64k、低レート、16QAM）、（64k、低レート、64QAM）、（64k、低レート、256QAM）、（64k、低レート、1024QAM）、（64k、高レート、16QAM）、（64k、高レート、64QAM）、（64k、高レート、256QAM）、及び、（64k、高レート、1024QAM）に対しては、それぞれ、図１１０ないし図１１３の4パターンのGWパターンのうちの、エラーレートを最も向上させるGWパターンを適用することができる。
例えば、図１１０のGWパターンは、組み合わせ（64k、高レート、16QAM）に、図１１１のGWパターンは、組み合わせ（64k、低レート、64QAM）に、図１１２のGWパターンは、組み合わせ（64k、高レート、256QAM）に、図１１３のGWパターンは、組み合わせ（64k、低レート、1024QAM）に、それぞれ適用することができる。
LDPC符号の符号長Nが16kになっている組み合わせ（16k、低レート、16QAM）、（16k、低レート、64QAM）、（16k、低レート、256QAM）、（16k、低レート、1024QAM）、（16k、高レート、16QAM）、（16k、高レート、64QAM）、（16k、高レート、256QAM）、及び、（16k、高レート、1024QAM）に対しては、それぞれ、図１１４ないし図１１７の4パターンのGWパターンのうちの、エラーレートを最も向上させるGWパターンを適用することができる。
例えば、図１１４のGWパターンは、組み合わせ（16k、低レート、16QAM）に、図１１５のGWパターンは、組み合わせ（16k、高レート、64QAM）に、図１１６のGWパターンは、組み合わせ（16k、低レート、256QAM）に、図１１７のGWパターンは、組み合わせ（16k、高レート、1024QAM）に、それぞれ適用することができる。
本件発明者が行ったシミュレーションによれば、図１１０のGWパターンについては、(64k,10/15)の第２の新LDPC符号、(64k,11/15)の第１の新LDPC符号、(64k,12/15)の第２の新LDPC符号、及び、(64k,13/15)の第１の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの16QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
図１１１のGWパターンについては、(64k,6/15)の第２の新LDPC符号、(64k,7/15)の第１の新LDPC符号、(64k,8/15)の第２の新LDPC符号、及び、(64k,9/15)の第１の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの64QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
図１１２のGWパターンについては、(64k,10/15)の第２の新LDPC符号、(64k,11/15)の第１の新LDPC符号、(64k,12/15)の第２の新LDPC符号、及び、(64k,13/15)の第１の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの256QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
図１１３のGWパターンについては、(64k,6/15)の第２の新LDPC符号、(64k,7/15)の第１の新LDPC符号、(64k,8/15)の第２の新LDPC符号、及び、(64k,9/15)の第１の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの1024QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
図１１４のGWパターンについては、(16k,6/15)の第１の新LDPC符号、(16k,7/15)の第２の新LDPC符号、(16k,8/15)の第１の新LDPC符号、及び、(16k,9/15)の第２の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの16QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
図１１５のGWパターンについては、(16k,10/15)の第１の新LDPC符号、(16k,11/15)の第２の新LDPC符号、(16k,12/15)の第１の新LDPC符号、及び、(16k,13/15)の第２の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの64QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
図１１６のGWパターンについては、(16k,6/15)の第１の新LDPC符号、(16k,7/15)の第２の新LDPC符号、(16k,8/15)の第１の新LDPC符号、及び、(16k,9/15)の第２の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの256QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
図１１７のGWパターンについては、(16k,10/15)の第１の新LDPC符号、(16k,11/15)の第２の新LDPC符号、(16k,12/15)の第１の新LDPC符号、及び、(16k,13/15)の第２の新LDPC符号それぞれと、図９２ないし図１０５でコンスタレーションを説明した変調方式のうちの1024QAMとの組み合わせに対して、特に、良好なエラーレートを達成することができることが確認された。
＜受信装置１２の構成例＞
図１１８は、図７の受信装置１２の構成例を示すブロック図である。
OFDM処理部(OFDM operation)１５１は、送信装置１１（図７）からのOFDM信号を受信し、そのOFDM信号の信号処理を行う。OFDM処理部１５１が信号処理を行うことにより得られるデータは、フレーム管理部(Frame Management)１５２に供給される。
フレーム管理部１５２は、OFDM処理部１５１から供給されるデータで構成されるフレームの処理（フレーム解釈）を行い、その結果得られる対象データの信号と、制御データの信号とを、周波数デインターリーバ(Frequency Deinterleaver)１６１と１５３とに、それぞれ供給する。
周波数デインターリーバ１５３は、フレーム管理部１５２からのデータについて、シンボル単位での周波数デインターリーブを行い、デマッパ(Demapper)１５４に供給する。
デマッパ１５４は、周波数デインターリーバ１５３からのデータ（コンスタレーション上のデータ）を、送信装置１１側で行われる直交変調で定められる信号点の配置（コンスタレーション）に基づいてデマッピング（信号点配置復号）して直交復調し、その結果得られるデータ（LDPC符号（の尤度））を、LDPCデコーダ(LDPC decoder)１５５に供給する。
LDPCデコーダ１５５は、デマッパ１５４からのLDPC符号のLDPC復号を行い、その結果得られるLDPC対象データ（ここでは、BCH符号）を、BCHデコーダ(BCH decoder)１５６に供給する。
BCHデコーダ１５６は、LDPCデコーダ１５５からのLDPC対象データのBCH復号を行い、その結果得られる制御データ（シグナリング）を出力する。
一方、周波数デインターリーバ１６１は、フレーム管理部１５２からのデータについて、シンボル単位での周波数デインターリーブを行い、SISO/MISOデコーダ(SISO/MISO decoder)１６２に供給する。
SISO/MISOデコーダ１６２は、周波数デインターリーバ１６１からのデータの時空間復号を行い、時間デインターリーバ(Time Deinterleaver)１６３に供給する。
時間デインターリーバ１６３は、SISO/MISOデコーダ１６２からのデータについて、シンボル単位での時間デインターリーブを行い、デマッパ(Demapper)１６４に供給する。
デマッパ１６４は、時間デインターリーバ１６３からのデータ（コンスタレーション上のデータ）を、送信装置１１側で行われる直交変調で定められる信号点の配置（コンスタレーション）に基づいてデマッピング（信号点配置復号）して直交復調し、その結果得られるデータを、ビットデインターリーバ(Bit Deinterleaver)１６５に供給する。
ビットデインターリーバ１６５は、デマッパ１６４からのデータのビットデインターリーブを行い、そのビットデインターリーブ後のデータであるLDPC符号（の尤度）を、LDPCデコーダ１６６に供給する。
LDPCデコーダ１６６は、ビットデインターリーバ１６５からのLDPC符号のLDPC復号を行い、その結果得られるLDPC対象データ（ここでは、BCH符号）を、BCHデコーダ１６７に供給する。
BCHデコーダ１６７は、LDPCデコーダ１５５からのLDPC対象データのBCH復号を行い、その結果得られるデータを、BBデスクランブラ(BB DeScrambler)１６８に供給する。
BBデスクランブラ１６８は、BCHデコーダ１６７からのデータに、BBデスクランブルを施し、その結果得られるデータを、ヌル削除部(Null Deletion)１６９に供給する。
ヌル削除部１６９は、BBデスクランブラ１６８からのデータから、図８のパダー１１２で挿入されたNullを削除し、デマルチプレクサ(Demultiplexer)１７０に供給する。
デマルチプレクサ１７０は、ヌル削除部１６９からのデータに多重化されている１以上のストリーム（対象データ）それぞれを分離し、必要な処理を施して、アウトプットストリーム(Output stream)として出力する。
なお、受信装置１２は、図１１８に図示したブロックの一部を設けずに構成することができる。すなわち、例えば、送信装置１１（図８）を、時間インターリーバ１１８、SISO/MISOエンコーダ１１９、周波数インターリーバ１２０、及び、周波数インターリーバ１２４を設けずに構成する場合には、受信装置１２は、送信装置１１の時間インターリーバ１１８、SISO/MISOエンコーダ１１９、周波数インターリーバ１２０、及び、周波数インターリーバ１２４にそれぞれ対応するブロックである時間デインターリーバ１６３、SISO/MISOデコーダ１６２、周波数デインターリーバ１６１、及び、周波数デインターリーバ１５３を設けずに構成することができる。
＜ビットデインターリーバ１６５の構成例＞
図１１９は、図１１８のビットデインターリーバ１６５の構成例を示すブロック図である。
ビットデインターリーバ１６５は、ブロックデインターリーバ５４、及びグループワイズデインターリーバ５５から構成され、デマッパ１６４（図１１８）からのデータであるシンボルのシンボルビットの（ビット）デインターリーブを行う。
すなわち、ブロックデインターリーバ５４は、デマッパ１６４からのシンボルのシンボルビットを対象として、図９のブロックインターリーバ２５が行うブロックインターリーブに対応するブロックデインターリーブ（ブロックインターリーブの逆の処理）、すなわち、ブロックインターリーブによって並び替えられたLDPC符号の符号ビット（の尤度）の位置を元の位置に戻すブロックデインターリーブを行い、その結果得られるLDPC符号を、グループワイズデインターリーバ５５に供給する。
グループワイズデインターリーバ５５は、ブロックデインターリーバ５４からのLDPC符号を対象として、図９のグループワイズインターリーバ２４が行うグループワイズインターリーブに対応するグループワイズデインターリーブ（グループワイズインターリーブの逆の処理）、すなわち、例えば、図１１０ないし図１１７で説明したグループワイズインターリーブによってビットグループ単位で並びが変更されたLDPC符号の符号ビットを、ビットグループ単位で並び替えることにより、元の並びに戻すグループワイズデインターリーブを行う。
ここで、デマッパ１６４から、ビットデインターリーバ１６５に供給されるLDPC符号に、パリティインターリーブ、グループワイズインターリーブ、及びブロックインターリーブが施されている場合、ビットデインターリーバ１６５では、パリティインターリーブに対応するパリティデインターリーブ（パリティインターリーブの逆の処理、すなわち、パリティインターリーブによって並びが変更されたLDPC符号の符号ビットを、元の並びに戻すパリティデインターリーブ）、ブロックインターリーブに対応するブロックデインターリーブ、及び、グループワイズインターリーブに対応するグループワイズデインターリーブのすべてを行うことができる。
但し、図１１９のビットデインターリーバ１６５では、ブロックインターリーブに対応するブロックデインターリーブを行うブロックデインターリーバ５４、及び、グループワイズインターリーブに対応するグループワイズデインターリーブを行うグループワイズデインターリーバ５５は、設けられているが、パリティインターリーブに対応するパリティデインターリーブを行うブロックは、設けられておらず、パリティデインターリーブは、行われない。
したがって、ビットデインターリーバ１６５（のグループワイズデインターリーバ５５）から、LDPCデコーダ１６６には、ブロックデインターリーブ、及び、グループワイズデインターリーブが行われ、かつ、パリティデインターリーブが行われていないLDPC符号が供給される。
LDPCデコーダ１６６は、ビットデインターリーバ１６５からのLDPC符号のLDPC復号を、図８のLDPCエンコーダ１１５がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行い、その結果得られるデータを、LDPC対象データの復号結果として出力する。
図１２０は、図１１９のデマッパ１６４、ビットデインターリーバ１６５、及び、LDPCデコーダ１６６が行う処理を説明するフローチャートである。
ステップＳ１１１において、デマッパ１６４は、時間デインターリーバ１６３からのデータ（信号点にマッピングされたコンスタレーション上のデータ）をデマッピングして直交復調し、ビットデインターリーバ１６５に供給して、処理は、ステップＳ１１２に進む。
ステップＳ１１２では、ビットデインターリーバ１６５は、デマッパ１６４からのデータのデインターリーブ（ビットデインターリーブ）を行って、処理は、ステップＳ１１３に進む。
すなわち、ステップＳ１１２では、ビットデインターリーバ１６５において、ブロックデインターリーバ５４が、デマッパ１６４からのデータ（シンボル）を対象として、ブロックデインターリーブを行い、その結果得られるLDPC符号の符号ビットを、グループワイズデインターリーバ５５に供給する。
グループワイズデインターリーバ５５は、ブロックデインターリーバ５４からのLDPC符号を対象として、グループワイズデインターリーブを行い、その結果得られるLDPC符号（の尤度）を、LDPCデコーダ１６６に供給する。
ステップＳ１１３では、LDPCデコーダ１６６が、グループワイズデインターリーバ５５からのLDPC符号のLDPC復号を、図８のLDPCエンコーダ１１５がLDPC符号化に用いた検査行列Hを用いて行い、すなわち、検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行い、その結果得られるデータを、LDPC対象データの復号結果として、BCHデコーダ１６７に出力する。
なお、図１１９でも、図９の場合と同様に、説明の便宜のため、ブロックデインターリーブを行うブロックデインターリーバ５４と、グループワイズデインターリーブを行うグループワイズデインターリーバ５５とを、別個に構成するようにしたが、ブロックデインターリーバ５４とグループワイズデインターリーバ５５とは、一体的に構成することができる。
＜LDPC復号＞
図１１８のLDPCデコーダ１６６で行われるLDPC復号について、さらに説明する。
図１１８のLDPCデコーダ１６６では、上述したように、グループワイズデインターリーバ５５からの、ブロックデインターリーブ、及び、グループワイズデインターリーブが行われ、かつ、パリティデインターリーブが行われていないLDPC符号のLDPC復号が、図８のLDPCエンコーダ１１５がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行われる。
ここで、LDPC復号を、変換検査行列を用いて行うことで、回路規模を抑制しつつ、動作周波数を十分実現可能な範囲に抑えることが可能となるLDPC復号が先に提案されている（例えば、特許第4224777号を参照）。
そこで、まず、図１２１ないし図１２４を参照して、先に提案されている、変換検査行列を用いたLDPC復号について説明する。
図１２１は、符号長Nが90で、符号化率が2/3のLDPC符号の検査行列Hの例を示す図である。
なお、図１２１では（後述する図１２２及び図１２３においても同様）、0を、ピリオド(.)で表現している。
図１２１の検査行列Hでは、パリティ行列が階段構造になっている。
図１２２は、図１２１の検査行列Hに、式（１１）の行置換と、式（１２）の列置換を施して得られる検査行列H'を示す図である。
行置換:6s+t+1行目→5t+s+1行目
・・・（１１）
列置換:6x+y+61列目→5y+x+61列目
・・・（１２）
但し、式（１１）及び（１２）において、s，t，x，yは、それぞれ、０≦s＜５，０≦t＜６，０≦x＜５，０≦t＜６の範囲の整数である。
式（１１）の行置換によれば、６で割って余りが１になる１，７，１３，１９，２５行目を、それぞれ、１，２，３，４，５行目に、６で割って余りが２になる２，８，１４，２０，２６行目を、それぞれ、６，７，８，９，１０行目に、という具合に置換が行われる。
また、式（１２）の列置換によれば、６１列目以降（パリティ行列）に対して、６で割って余りが１になる６１，６７，７３，７９，８５列目を、それぞれ、６１，６２，６３，６４，６５列目に、６で割って余りが２になる６２，６８，７４，８０，８６列目を、それぞれ、６６，６７，６８，６９，７０列目に、という具合に置換が行われる。
このようにして、図１２１の検査行列Hに対して、行と列の置換を行って得られた行列(matrix)が、図１２２の検査行列H'である。
ここで、検査行列Hの行置換を行っても、LDPC符号の符号ビットの並びには影響しない。
また、式（１２）の列置換は、上述の、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブするパリティインターリーブの、情報長Kを60と、巡回構造の単位の列数Pを5と、パリティ長M（ここでは、30）の約数q(=M/P)を６と、それぞれしたときのパリティインターリーブに相当する。
したがって、図１２２の検査行列H'は、図１２１の検査行列（以下、適宜、元の検査行列という）Hの、K+qx+y+1番目の列を、K+Py+x+1番目の列に置換する列置換を、少なくとも行って得られる変換検査行列である。
図１２２の変換検査行列H'に対して、図１２１の元の検査行列HのLDPC符号に、式（１２）と同一の置換を行ったものを乗じると、０ベクトルが出力される。すなわち、元の検査行列HのLDPC符号（１符号語）としての行ベクトルcに、式（１２）の列置換を施して得られる行ベクトルをc'と表すこととすると、検査行列の性質から、HcTは、０ベクトルとなるから、H'c'Tも、当然、０ベクトルとなる。
以上から、図１２２の変換検査行列H'は、元の検査行列HのLDPC符号cに、式（１２）の列置換を行って得られるLDPC符号c'の検査行列になっている。
したがって、元の検査行列HのLDPC符号cに、式（１２）の列置換を行い、その列置換後のLDPC符号c'を、図１２２の変換検査行列H'を用いて復号（LDPC復号）し、その復号結果に、式（１２）の列置換の逆置換を施すことで、元の検査行列HのLDPC符号を、その検査行列Hを用いて復号する場合と同様の復号結果を得ることができる。
図１２３は、５×５の行列の単位に間隔を空けた、図１２２の変換検査行列H'を示す図である。
図１２３においては、変換検査行列H'は、５×５（＝P×P）の単位行列、その単位行列の１のうち１個以上が０になった行列（以下、適宜、準単位行列という）、単位行列または準単位行列をサイクリックシフト(cyclic shift)した行列（以下、適宜、シフト行列という）、単位行列、準単位行列、またはシフト行列のうちの２以上の和（以下、適宜、和行列という）、５×５の０行列の組合わせで表されている。
図１２３の変換検査行列H'は、５×５の単位行列、準単位行列、シフト行列、和行列、０行列で構成されているということができる。そこで、変換検査行列H'を構成する、これらの５×５の行列（単位行列、準単位行列、シフト行列、和行列、０行列）を、以下、適宜、構成行列という。
P×Pの構成行列で表される検査行列のLDPC符号の復号には、チェックノード演算、及びバリアブルノード演算を、P個同時に行うアーキテクチャ(architecture)を用いることができる。
図１２４は、そのような復号を行う復号装置の構成例を示すブロック図である。
すなわち、図１２４は、図１２１の元の検査行列Hに対して、少なくとも、式（１２）の列置換を行って得られる図１２３の変換検査行列H'を用いて、LDPC符号の復号を行う復号装置の構成例を示している。
図１２４の復号装置は、６つのFIFO３００1ないし３００6からなる枝データ格納用メモリ３００、FIFO３００1ないし３００6を選択するセレクタ３０１、チェックノード計算部３０２、２つのサイクリックシフト回路３０３及び３０８、１８個のFIFO３０４1ないし３０４18からなる枝データ格納用メモリ３０４、FIFO３０４1ないし３０４18を選択するセレクタ３０５、受信データを格納する受信データ用メモリ３０６、バリアブルノード計算部３０７、復号語計算部３０９、受信データ並べ替え部３１０、復号データ並べ替え部３１１からなる。
まず、枝データ格納用メモリ３００と３０４へのデータの格納方法について説明する。
枝データ格納用メモリ３００は、図１２３の変換検査行列H'の行数３０を構成行列の行数（巡回構造の単位の列数P）５で除算した数である６つのFIFO３００1ないし３００6から構成されている。FIFO３００y（ｙ＝１，２，・・・，６）は、複数の段数の記憶領域からなり、各段の記憶領域については、構成行列の行数及び列数（巡回構造の単位の列数P）である５つの枝に対応するメッセージを同時に読み出すこと、及び、書き込むことができるようになっている。また、FIFO３００yの記憶領域の段数は、図１２３の変換検査行列の行方向の１の数（ハミング重み）の最大数である９になっている。
FIFO３００1には、図１２３の変換検査行列H'の第１行目から第５行目までの１の位置に対応するデータ（バリアブルノードからのメッセージvi）が、各行共に横方向に詰めた形に（０を無視した形で）格納される。すなわち、第ｊ行第ｉ列を、(j,i)と表すこととすると、FIFO３００1の第１段の記憶領域には、変換検査行列H'の(1,1)から(5,5)の５×５の単位行列の１の位置に対応するデータが格納される。第２段の記憶領域には、変換検査行列H'の(1,21)から(5,25)のシフト行列（５×５の単位行列を右方向に３つだけサイクリックシフトしたシフト行列）の１の位置に対応するデータが格納される。第３から第８段の記憶領域も同様に、変換検査行列H'と対応付けてデータが格納される。そして、第９段の記憶領域には、変換検査行列H'の(1,86)から(5,90)のシフト行列（５×５の単位行列のうちの１行目の１を０に置き換えて１つだけ左にサイクリックシフトしたシフト行列）の１の位置に対応するデータが格納される。
FIFO３００2には、図１２３の変換検査行列H'の第６行目から第１０行目までの１の位置に対応するデータが格納される。すなわち、FIFO３００2の第１段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列（５×５の単位行列を右に１つだけサイクリックシフトした第１のシフト行列と、右に２つだけサイクリックシフトした第２のシフト行列の和である和行列）を構成する第１のシフト行列の１の位置に対応するデータが格納される。また、第２段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列を構成する第２のシフト行列の１の位置に対応するデータが格納される。
すなわち、重みが２以上の構成行列については、その構成行列を、重みが１であるP×Pの単位行列、単位行列の要素の１のうち１個以上が０になった準単位行列、又は単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが１の単位行列、準単位行列、又はシフト行列の１の位置に対応するデータ（単位行列、準単位行列、又はシフト行列に属する枝に対応するメッセージ）は、同一アドレス（FIFO３００1ないし３００6のうちの同一のFIFO）に格納される。
以下、第３から第９段の記憶領域についても、変換検査行列H'に対応付けてデータが格納される。
FIFO３００3ないし３００6も同様に変換検査行列H'に対応付けてデータを格納する。
枝データ格納用メモリ３０４は、変換検査行列H'の列数９０を、構成行列の列数（巡回構造の単位の列数P）である５で割った１８個のFIFO３０４1ないし３０４18から構成されている。FIFO３０４x（ｘ＝１，２，・・・，１８）は、複数の段数の記憶領域からなり、各段の記憶領域については、構成行列の行数及び列数（巡回構造の単位の列数P）である５つの枝に対応するメッセージを同時に読み出すこと、及び、書き込むことができるようになっている。
FIFO３０４1には、図１２３の変換検査行列H'の第１列目から第５列目までの１の位置に対応するデータ（チェックノードからのメッセージuj）が、各列共に縦方向に詰めた形に（０を無視した形で）格納される。すなわち、FIFO３０４1の第１段の記憶領域には、変換検査行列H'の(1,1)から(5,5)の５×５の単位行列の１の位置に対応するデータが格納される。第２段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列（５×５の単位行列を右に１つだけサイクリックシフトした第１のシフト行列と、右に２つだけサイクリックシフトした第２のシフト行列との和である和行列）を構成する第１のシフト行列の１の位置に対応するデータが格納される。また、第３段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列を構成する第２のシフト行列の１の位置に対応するデータが格納される。
すなわち、重みが２以上の構成行列については、その構成行列を、重みが１であるP×Pの単位行列、単位行列の要素の１のうち１個以上が０になった準単位行列、又は単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが１の単位行列、準単位行列、又はシフト行列の１の位置に対応するデータ（単位行列、準単位行列、又はシフト行列に属する枝に対応するメッセージ）は、同一アドレス（FIFO３０４1ないし３０４18のうちの同一のFIFO）に格納される。
以下、第４及び第５段の記憶領域についても、変換検査行列H'に対応付けて、データが格納される。このFIFO３０４1の記憶領域の段数は、変換検査行列H'の第１列から第５列における行方向の１の数（ハミング重み）の最大数である５になっている。
FIFO３０４2と３０４3も同様に変換検査行列H'に対応付けてデータを格納し、それぞれの長さ（段数）は、５である。FIFO３０４4ないし３０４12も同様に、変換検査行列H'に対応付けてデータを格納し、それぞれの長さは３である。FIFO３０４13ないし３０４18も同様に、変換検査行列H'に対応付けてデータを格納し、それぞれの長さは２である。
次に、図１２４の復号装置の動作について説明する。
枝データ格納用メモリ３００は、６つのFIFO３００1ないし３００6からなり、前段のサイクリックシフト回路３０８から供給される５つのメッセージD311が、図１２３の変換検査行列H'のどの行に属するかの情報（Matrixデータ）D312に従って、データを格納するFIFOを、FIFO３００1ないし３００6の中から選び、選んだFIFOに５つのメッセージD311をまとめて順番に格納していく。また、枝データ格納用メモリ３００は、データを読み出す際には、FIFO３００1から５つのメッセージD3001を順番に読み出し、次段のセレクタ３０１に供給する。枝データ格納用メモリ３００は、FIFO３００1からのメッセージの読み出しの終了後、FIFO３００2ないし３００6からも、順番に、メッセージを読み出し、セレクタ３０１に供給する。
セレクタ３０１は、セレクト信号D301に従って、FIFO３００1ないし３００6のうちの、現在データが読み出されているFIFOからの５つのメッセージを選択し、メッセージD302として、チェックノード計算部３０２に供給する。
チェックノード計算部３０２は、５つのチェックノード計算器３０２1ないし３０２5からなり、セレクタ３０１を通して供給されるメッセージD302(D3021ないしD3025)（式（７）のメッセージvi）を用いて、式（７）に従ってチェックノード演算を行い、そのチェックノード演算の結果得られる５つのメッセージD303(D3031ないしD3035)（式（７）のメッセージuj)をサイクリックシフト回路３０３に供給する。
サイクリックシフト回路３０３は、チェックノード計算部３０２で求められた５つのメッセージD3031ないしD3035を、対応する枝が変換検査行列H'において元となる単位行列（又は準単位行列）を幾つサイクリックシフトしたものであるかの情報（Matrixデータ）D305を元にサイクリックシフトし、その結果をメッセージD304として、枝データ格納用メモリ３０４に供給する。
枝データ格納用メモリ３０４は、１８個のFIFO３０４1ないし３０４18からなり、前段のサイクリックシフト回路３０３から供給される５つのメッセージD304が変換検査行列H'のどの行に属するかの情報D305に従って、データを格納するFIFOを、FIFO３０４1ないし３０４18の中から選び、選んだFIFOに５つのメッセージD304をまとめて順番に格納していく。また、枝データ格納用メモリ３０４は、データを読み出す際には、FIFO３０４1から５つのメッセージD3061を順番に読み出し、次段のセレクタ３０５に供給する。枝データ格納用メモリ３０４は、FIFO３０４1からのデータの読み出しの終了後、FIFO３０４2ないし３０４18からも、順番に、メッセージを読み出し、セレクタ３０５に供給する。
セレクタ３０５は、セレクト信号D307に従って、FIFO３０４1ないし３０４18のうちの、現在データが読み出されているFIFOからの５つのメッセージを選択し、メッセージD308として、バリアブルノード計算部３０７と復号語計算部３０９に供給する。
一方、受信データ並べ替え部３１０は、通信路１３を通して受信した、図１２１の検査行列Hに対応するLDPC符号D313を、式（１２）の列置換を行うことにより並べ替え、受信データD314として、受信データ用メモリ３０６に供給する。受信データ用メモリ３０６は、受信データ並べ替え部３１０から供給される受信データD314から、受信LLR（対数尤度比）を計算して記憶し、その受信LLRを５個ずつまとめて受信値D309として、バリアブルノード計算部３０７と復号語計算部３０９に供給する。
バリアブルノード計算部３０７は、５つのバリアブルノード計算器３０７1ないし３０７5からなり、セレクタ３０５を通して供給されるメッセージD308(D3081ないしD3085)（式（１）のメッセージuj）と、受信データ用メモリ３０６から供給される５つの受信値D309（式（１）の受信値u0i）を用いて、式（１）に従ってバリアブルノード演算を行い、その演算の結果得られるメッセージD310(D3101ないしD3105)（式（１）のメッセージvi）を、サイクリックシフト回路３０８に供給する。
サイクリックシフト回路３０８は、バリアブルノード計算部３０７で計算されたメッセージD3101ないしD3105を、対応する枝が変換検査行列H'において元となる単位行列（又は準単位行列）を幾つサイクリックシフトしたものであるかの情報を元にサイクリックシフトし、その結果をメッセージD311として、枝データ格納用メモリ３００に供給する。
以上の動作を１巡することで、LDPC符号の１回の復号（バリアブルノード演算及びチェックノード演算）を行うことができる。図１２４の復号装置は、所定の回数だけLDPC符号を復号した後、復号語計算部３０９及び復号データ並べ替え部３１１において、最終的な復号結果を求めて出力する。
すなわち、復号語計算部３０９は、５つの復号語計算器３０９1ないし３０９5からなり、セレクタ３０５が出力する５つのメッセージD308(D3081ないしD3085)（式（５）のメッセージuj）と、受信データ用メモリ３０６から供給される５つの受信値D309（式（５）の受信値u0i）を用い、複数回の復号の最終段として、式（５）に基づいて、復号結果（復号語）を計算して、その結果得られる復号データD315を、復号データ並べ替え部３１１に供給する。
復号データ並べ替え部３１１は、復号語計算部３０９から供給される復号データD315を対象に、式（１２）の列置換の逆置換を行うことにより、その順序を並べ替え、最終的な復号結果D316として出力する。
以上のように、検査行列（元の検査行列）に対して、行置換と列置換のうちの一方又は両方を施し、P×Pの単位行列、その要素の１のうち１個以上が０になった準単位行列、単位行列もしくは準単位行列をサイクリックシフトしたシフト行列、単位行列、準単位行列、もしくはシフト行列の複数の和である和行列、P×Pの０行列の組合せ、つまり、構成行列の組み合わせで表すことができる検査行列（変換検査行列）に変換することで、LDPC符号の復号を、チェックノード演算とバリアブルノード演算を、検査行列の行数や列数より小さい数のP個同時に行うアーキテクチャ(architecture)を採用することが可能となる。ノード演算（チェックノード演算とバリアブルノード演算）を、検査行列の行数や列数より小さい数のP個同時に行うアーキテクチャを採用する場合、ノード演算を、検査行列の行数や列数に等しい数だけ同時に行う場合に比較して、動作周波数を実現可能な範囲に抑えて、多数の繰り返し復号を行うことができる。
図１１８の受信装置１２を構成するLDPCデコーダ１６６は、例えば、図１２４の復号装置と同様に、チェックノード演算とバリアブルノード演算をP個同時に行うことで、LDPC復号を行うようになっている。
すなわち、いま、説明を簡単にするために、図８の送信装置１１を構成するLDPCエンコーダ１１５が出力するLDPC符号の検査行列が、例えば、図１２１に示した、パリティ行列が階段構造になっている検査行列Hであるとすると、送信装置１１のパリティインターリーバ２３では、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブするパリティインターリーブが、情報長Kを60に、巡回構造の単位の列数Pを5に、パリティ長Mの約数q(=M/P)を６に、それぞれして行われる。
このパリティインターリーブは、上述したように、式（１２）の列置換に相当するから、LDPCデコーダ１６６では、式（１２）の列置換を行う必要がない。
このため、図１１８の受信装置１２では、上述したように、グループワイズデインターリーバ５５から、LDPCデコーダ１６６に対して、パリティデインターリーブが行われていないLDPC符号、つまり、式（１２）の列置換が行われた状態のLDPC符号が供給され、LDPCデコーダ１６６では、式（１２）の列置換を行わないことを除けば、図１２４の復号装置と同様の処理が行われる。
すなわち、図１２５は、図１１８のLDPCデコーダ１６６の構成例を示す図である。
図１２５において、LDPCデコーダ１６６は、図１２４の受信データ並べ替え部３１０が設けられていないことを除けば、図１２４の復号装置と同様に構成されており、式（１２）の列置換が行われないことを除いて、図１２４の復号装置と同様の処理を行うため、その説明は省略する。
以上のように、LDPCデコーダ１６６は、受信データ並べ替え部３１０を設けずに構成することができるので、図１２４の復号装置よりも、規模を削減することができる。
なお、図１２１ないし図１２５では、説明を簡単にするために、LDPC符号の符号長Nを90と、情報長Kを60と、巡回構造の単位の列数（構成行列の行数及び列数）Pを5と、パリティ長Mの約数q(=M/P)を６と、それぞれしたが、符号長N、情報長K、巡回構造の単位の列数P、及び約数q(=M/P)のそれぞれは、上述した値に限定されるものではない。
すなわち、図８の送信装置１１において、LDPCエンコーダ１１５が出力するのは、例えば、符号長Nを64800や16200等と、情報長KをN-Pq(=N-M)と、巡回構造の単位の列数Pを360と、約数qをM/Pと、それぞれするLDPC符号であるが、図１２５のLDPCデコーダ１６６は、そのようなLDPC符号を対象として、チェックノード演算とバリアブルノード演算をP個同時に行うことで、LDPC復号を行う場合に適用可能である。
＜ブロックデインターリーバ５４の構成例＞
図１２６は、図１１９のブロックデインターリーバ５４の構成例を示すブロック図である。
ブロックデインターリーバ５４は、図１０６で説明したブロックインターリーバ２５と同様に構成される。
したがって、ブロックデインターリーバ５４は、パート1(part 1)と呼ばれる記憶領域と、パート2(part 2)と呼ばれる記憶領域とを有し、パート1及び2は、いずれも、ロウ方向に、1ビットを記憶し、カラム方向に所定のビット数を記憶する記憶領域としてのカラムが、ロウ方向に、シンボルのビット数mに等しい数Cだけ並んで構成される。
ブロックデインターリーバ５４は、パート1及び2に対して、LDPC符号を書き込んで読み出すことにより、ブロックデインターリーブを行う。
但し、ブロックデインターリーブでは、（シンボルとなっている）LDPC符号の書き込みは、図１０６のブロックインターリーバ２５がLDPC符号を読み出す順に行われる。
さらに、ブロックデインターリーブでは、LDPC符号の読み出しは、図１０６のブロックインターリーバ２５がLDPC符号を書き込む順に行われる。
すなわち、図１０６のブロックインターリーバ２５によるブロックインターリーブでは、LDPC符号が、パート1及び2に対して、カラム方向に書き込まれ、ロウ方向に読み出されるが、図１２６のブロックデインターリーバ５４によるブロックデインターリーブでは、LDPC符号が、パート1及び2に対して、ロウ方向に書き込まれ、カラム方向に読み出される。
＜ビットデインターリーバ１６５の他の構成例＞
図１２７は、図１１８のビットデインターリーバ１６５の他の構成例を示すブロック図である。
なお、図中、図１１９の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
すなわち、図１２７のビットデインターリーバ１６５は、パリティデインターリーバ１０１１が新たに設けられている他は、図１１９の場合と同様に構成されている。
図１２７では、ビットデインターリーバ１６５は、ブロックデインターリーバ５４、グループワイズデインターリーバ５５、及び、パリティデインターリーバ１０１１から構成され、デマッパ１６４からのLDPC符号の符号ビットのビットデインターリーブを行う。
すなわち、ブロックデインターリーバ５４は、デマッパ１６４からのLDPC符号を対象として、送信装置１１のブロックインターリーバ２５が行うブロックインターリーブに対応するブロックデインターリーブ（ブロックインターリーブの逆の処理）、すなわち、ブロックインターリーブによって入れ替えられた符号ビットの位置を元の位置に戻すブロックデインターリーブを行い、その結果得られるLDPC符号を、グループワイズデインターリーバ５５に供給する。
グループワイズデインターリーバ５５は、ブロックデインターリーバ５４からのLDPC符号を対象として、送信装置１１のグループワイズインターリーバ２４が行う並び替え処理としてのグループワイズインターリーブに対応するグループワイズデインターリーブを行う。
グループワイズデインターリーブの結果得られるLDPC符号は、グループワイズデインターリーバ５５からパリティデインターリーバ１０１１に供給される。
パリティデインターリーバ１０１１は、グループワイズデインターリーバ５５でのグループワイズデインターリーブ後の符号ビットを対象として、送信装置１１のパリティインターリーバ２３が行うパリティインターリーブに対応するパリティデインターリーブ（パリティインターリーブの逆の処理）、すなわち、パリティインターリーブによって並びが変更されたLDPC符号の符号ビットを、元の並びに戻すパリティデインターリーブを行う。
パリティデインターリーブの結果得られるLDPC符号は、パリティデインターリーバ１０１１からLDPCデコーダ１６６に供給される。
したがって、図１２７のビットデインターリーバ１６５では、LDPCデコーダ１６６には、ブロックデインターリーブ、グループワイズデインターリーブ、及び、パリティデインターリーブが行われたLDPC符号、すなわち、検査行列Hに従ったLDPC符号化によって得られるLDPC符号が供給される。
LDPCデコーダ１６６は、ビットデインターリーバ１６５からのLDPC符号のLDPC復号を、送信装置１１のLDPCエンコーダ１１５がLDPC符号化に用いた検査行列Hを用いて行う。すなわち、LDPCデコーダ１６６は、ビットデインターリーバ１６５からのLDPC符号のLDPC復号を、送信装置１１のLDPCエンコーダ１１５がLDPC符号化に用いた検査行列Hそのものを用いて、又は、その検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行う。
ここで、図１２７では、ビットデインターリーバ１６５（のパリティデインターリーバ１０１１）からLDPCデコーダ１６６に対して、検査行列Hに従ったLDPC符号化によって得られるLDPC符号が供給されるため、そのLDPC符号のLDPC復号を、送信装置１１のLDPCエンコーダ１１５がLDPC符号化に用いた検査行列Hそのものを用いて行う場合には、LDPCデコーダ１６６は、例えば、メッセージ（チェックノードメッセージ、バリバブルノードメッセージ）の演算を１個のノードずつ順次行うフルシリアルデコーディング(full serial decoding)方式によるLDPC復号を行う復号装置や、メッセージの演算をすべてのノードについて同時（並列）に行うフルパラレルデコーディング(full parallel decoding)方式によるLDPC復号を行う復号装置で構成することができる。
また、LDPCデコーダ１６６において、LDPC符号のLDPC復号を、送信装置１１のLDPCエンコーダ１１５がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行う場合には、LDPCデコーダ１６６は、チェックノード演算、及びバリアブルノード演算を、P（又はPの1以外の約数）個同時に行うアーキテクチャ(architecture)の復号装置であって、変換検査行列を得るための列置換と同様の列置換を、LDPC符号に施すことにより、そのLDPC符号の符号ビットを並び替える受信データ並べ替え部３１０を有する復号装置（図１２４）で構成することができる。
なお、図１２７では、説明の便宜のため、ブロックデインターリーブを行うブロックデインターリーバ５４、グループワイズデインターリーブを行うグループワイズデインターリーバ５５、及び、パリティデインターリーブを行うパリティデインターリーバ１０１１それぞれを、別個に構成するようにしたが、ブロックデインターリーバ５４、グループワイズデインターリーバ５５、及び、パリティデインターリーバ１０１１の２以上は、送信装置１１のパリティインターリーバ２３、グループワイズインターリーバ２４、及び、ブロックインターリーバ２５と同様に、一体的に構成することができる。
＜受信システムの構成例＞
図１２８は、受信装置１２を適用可能な受信システムの第１の構成例を示すブロック図である。
図１２８において、受信システムは、取得部１１０１、伝送路復号処理部１１０２、及び、情報源復号処理部１１０３から構成される。
取得部１１０１は、番組の画像データや音声データ等のLDPC対象データを、少なくともLDPC符号化することで得られるLDPC符号を含む信号を、例えば、地上ディジタル放送、衛星ディジタル放送、CATV網、インターネットその他のネットワーク等の、図示せぬ伝送路（通信路）を介して取得し、伝送路復号処理部１１０２に供給する。
ここで、取得部１１０１が取得する信号が、例えば、放送局から、地上波や、衛星波、CATV(Cable Television)網等を介して放送されてくる場合には、取得部１１０１は、チューナやSTB(Set Top Box)等で構成される。また、取得部１１０１が取得する信号が、例えば、webサーバから、IPTV(Internet Protocol Television)のようにマルチキャストで送信されてくる場合には、取得部１１０１は、例えば、NIC(Network Interface Card)等のネットワークI/F(Inter face)で構成される。
伝送路復号処理部１１０２は、受信装置１２に相当する。伝送路復号処理部１１０２は、取得部１１０１が伝送路を介して取得した信号に対して、伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を、情報源復号処理部１１０３に供給する。
すなわち、取得部１１０１が伝送路を介して取得した信号は、伝送路で生じる誤りを訂正するための誤り訂正符号化を、少なくとも行うことで得られた信号であり、伝送路復号処理部１１０２は、そのような信号に対して、例えば、誤り訂正処理等の伝送路復号処理を施す。
ここで、誤り訂正符号化としては、例えば、LDPC符号化や、BCH符号化等がある。ここでは、誤り訂正符号化として、少なくとも、LDPC符号化が行われている。
また、伝送路復号処理には、変調信号の復調等が含まれることがある。
情報源復号処理部１１０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理を少なくとも含む情報源復号処理を施す。
すなわち、取得部１１０１が伝送路を介して取得した信号には、情報としての画像や音声等のデータ量を少なくするために、情報を圧縮する圧縮符号化が施されていることがあり、その場合、情報源復号処理部１１０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理(伸張処理）等の情報源復号処理を施す。
なお、取得部１１０１が伝送路を介して取得した信号に、圧縮符号化が施されていない場合には、情報源復号処理部１１０３では、圧縮された情報を元の情報に伸張する処理は行われない。
ここで、伸張処理としては、例えば、MPEGデコード等がある。また、伝送路復号処理には、伸張処理の他、デスクランブル等が含まれることがある。
以上のように構成される受信システムでは、取得部１１０１において、例えば、画像や音声等のデータに対して、MPEG符号化等の圧縮符号化が施され、さらに、LDPC符号化等の誤り訂正符号化が施された信号が、伝送路を介して取得され、伝送路復号処理部１１０２に供給される。
伝送路復号処理部１１０２では、取得部１１０１からの信号に対して、例えば、受信装置１２が行うのと同様の処理等が、伝送路復号処理として施され、その結果得られる信号が、情報源復号処理部１１０３に供給される。
情報源復号処理部１１０３では、伝送路復号処理部１１０２からの信号に対して、MPEGデコード等の情報源復号処理が施され、その結果得られる画像、又は音声が出力される。
以上のような図１２８の受信システムは、例えば、ディジタル放送としてのテレビジョン放送を受信するテレビチューナ等に適用することができる。
なお、取得部１１０１、伝送路復号処理部１１０２、及び、情報源復号処理部１１０３は、それぞれ、１つの独立した装置（ハードウェア（IC(Integrated Circuit)等）、又はソフトウエアモジュール）として構成することが可能である。
また、取得部１１０１、伝送路復号処理部１１０２、及び、情報源復号処理部１１０３については、取得部１１０１と伝送路復号処理部１１０２とのセットや、伝送路復号処理部１１０２と情報源復号処理部１１０３とのセット、取得部１１０１、伝送路復号処理部１１０２、及び、情報源復号処理部１１０３のセットを、１つの独立した装置として構成することが可能である。
図１２９は、受信装置１２を適用可能な受信システムの第２の構成例を示すブロック図である。
なお、図中、図１２８の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１２９の受信システムは、取得部１１０１、伝送路復号処理部１１０２、及び、情報源復号処理部１１０３を有する点で、図１２８の場合と共通し、出力部１１１１が新たに設けられている点で、図１２８の場合と相違する。
出力部１１１１は、例えば、画像を表示する表示装置や、音声を出力するスピーカであり、情報源復号処理部１１０３から出力される信号としての画像や音声等を出力する。すなわち、出力部１１１１は、画像を表示し、あるいは、音声を出力する。
以上のような図１２９の受信システムは、例えば、ディジタル放送としてのテレビジョン放送を受信するTV（テレビジョン受像機）や、ラジオ放送を受信するラジオ受信機等に適用することができる。
なお、取得部１１０１において取得された信号に、圧縮符号化が施されていない場合には、伝送路復号処理部１１０２が出力する信号が、出力部１１１１に供給される。
図１３０は、受信装置１２を適用可能な受信システムの第３の構成例を示すブロック図である。
なお、図中、図１２８の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１３０の受信システムは、取得部１１０１、及び、伝送路復号処理部１１０２を有する点で、図１２８の場合と共通する。
但し、図１３０の受信システムは、情報源復号処理部１１０３が設けられておらず、記録部１１２１が新たに設けられている点で、図１２８の場合と相違する。
記録部１１２１は、伝送路復号処理部１１０２が出力する信号（例えば、MPEGのTSのTSパケット）を、光ディスクや、ハードディスク（磁気ディスク）、フラッシュメモリ等の記録（記憶）媒体に記録する（記憶させる）。
以上のような図１３０の受信システムは、テレビジョン放送を録画するレコーダ等に適用することができる。
なお、図１３０において、受信システムは、情報源復号処理部１１０３を設けて構成し、情報源復号処理部１１０３で、情報源復号処理が施された後の信号、すなわち、デコードによって得られる画像や音声を、記録部１１２１で記録することができる。
＜コンピュータの一実施の形態＞
次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
そこで、図１３１は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク７０５やＲＯＭ７０３に予め記録しておくことができる。
あるいはまた、プログラムは、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体７１１に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体７１１は、いわゆるパッケージソフトウエアとして提供することができる。
なお、プログラムは、上述したようなリムーバブル記録媒体７１１からコンピュータにインストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを、通信部７０８で受信し、内蔵するハードディスク７０５にインストールすることができる。
コンピュータは、CPU(Central Processing Unit)７０２を内蔵している。CPU７０２には、バス７０１を介して、入出力インタフェース７１０が接続されており、CPU７０２は、入出力インタフェース７１０を介して、ユーザによって、キーボードや、マウス、マイク等で構成される入力部７０７が操作等されることにより指令が入力されると、それに従って、ROM(Read Only Memory)７０３に格納されているプログラムを実行する。あるいは、また、CPU７０２は、ハードディスク７０５に格納されているプログラム、衛星若しくはネットワークから転送され、通信部７０８で受信されてハードディスク７０５にインストールされたプログラム、又はドライブ７０９に装着されたリムーバブル記録媒体７１１から読み出されてハードディスク７０５にインストールされたプログラムを、RAM(Random Access Memory)７０４にロードして実行する。これにより、CPU７０２は、上述したフローチャートに従った処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU７０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース７１０を介して、LCD(Liquid Crystal Display)やスピーカ等で構成される出力部７０６から出力、あるいは、通信部７０８から送信、さらには、ハードディスク７０５に記録等させる。
ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
また、プログラムは、１つのコンピュータにより処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
すなわち、例えば、上述した新LDPC符号（の検査行列初期値テーブル）は、通信路１３（図７）は、衛星回線や、地上波、ケーブル（有線回線）、その他のいずれであっても用いることが可能である。さらに、新LDPC符号は、ディジタル放送以外のデータ伝送にも用いることができる。
また、上述のGWパターンは、新LDPC符号以外にも適用することができる。さらに、上述のGWパターンを適用する変調方式は、16QAMや、64QAM，256QAM，1024QAMに限定されるものではない。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
１１ 送信装置， １２ 受信装置， ２３ パリティインターリーバ， ２４ グループワイズインターリーバ， ２５ ブロックインターリーバ， ３１ メモリ， ３２ 入れ替え部， ５４ ブロックデインターリーバ， ５５ グループワイズデインターリーバ， １１１ モードアダプテーション／マルチプレクサ， １１２ パダー， １１３ BBスクランブラ， １１４ BCHエンコーダ， １１５ LDPCエンコーダ， １１６ ビットインターリーバ， １１７ マッパ， １１８ 時間インターリーバ， １１９ SISO/MISOエンコーダ， １２０ 周波数インターリーバ， １２１ BCHエンコーダ， １２２ LDPCエンコーダ， １２３ マッパ， １２４ 周波数インターリーバ， １３１ フレームビルダ／リソースアロケーション部 １３２ OFDM生成部， １５１ OFDM処理部， １５２ フレーム管理部， １５３ 周波数デインターリーバ， １５４ デマッパ， １５５ LDPCデコーダ， １５６ BCHデコーダ， １６１ 周波数デインターリーバ， １６２ SISO/MISOデコーダ， １６３ 時間デインターリーバ， １６４ デマッパ， １６５ ビットデインターリーバ， １６６ LDPCデコーダ， １６７ BCHデコーダ， １６８ BBデスクランブラ， １６９ ヌル削除部， １７０ デマルチプレクサ， ３００ 枝データ格納用メモリ， ３０１ セレクタ， ３０２ チェックノード計算部， ３０３ サイクリックシフト回路， ３０４ 枝データ格納用メモリ， ３０５ セレクタ， ３０６ 受信データ用メモリ， ３０７ バリアブルノード計算部， ３０８ サイクリックシフト回路， ３０９ 復号語計算部， ３１０ 受信データ並べ替え部， ３１１ 復号データ並べ替え部， ６０１ 符号化処理部， ６０２ 記憶部， ６１１ 符号化率設定部， ６１２ 初期値テーブル読み出し部， ６１３ 検査行列生成部， ６１４ 情報ビット読み出し部， ６１５ 符号化パリティ演算部， ６１６ 制御部， ７０１ バス， ７０２ CPU， ７０３ ROM， ７０４ RAM， ７０５ ハードディスク， ７０６ 出力部， ７０７ 入力部， ７０８ 通信部， ７０９ ドライブ， ７１０ 入出力インタフェース， ７１１， リムーバブル記録媒体， １００１ 逆入れ替え部， １００２ メモリ， １０１１ パリティデインターリーバ， １１０１ 取得部， １１０１ 伝送路復号処理部， １１０３ 情報源復号処理部， １１１１ 出力部， １１２１ 記録部

Claims (14)

  1. 符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブを行うグループワイズインターリーブ部を備え、
    前記16200ビットのLDPC符号の先頭からi+1番目のビットグループを、ビットグループiとして、
    前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びを、ビットグループ
    6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
    の並びにインターリーブする
    データ処理装置。
  2. 前記LDPC符号を、6ビット単位で、変調方式で定める64個の信号点のうちのいずれかにマッピングするマッピング部をさらに備える
    請求項１に記載のデータ処理装置。
  3. 符号長が16200ビットであり符号化率が10/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 3770 3821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
    505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 3007 3254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
    268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
    220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
    381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
    88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
    749 1502 2201 3189
    2873 3245 3427
    2158 2605 3165
    1 3438 3606
    10 3019 5221
    371 2901 2923
    9 3935 4683
    1937 3502 3735
    507 3128 4994
    25 3854 4550
    1178 4737 5366
    2 223 5304
    1146 5175 5197
    1816 2313 3649
    740 1951 3844
    1320 3703 4791
    1754 2905 4058
    7 917 5277
    3048 3954 5396
    4804 4824 5105
    2812 3895 5226
    0 5318 5358
    1483 2324 4826
    2266 4752 5387
    である
    請求項１に記載のデータ処理装置。
  4. 符号長が16200ビットであり符号化率が11/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    108 297 703 742 1345 1443 1495 1628 1812 2341 2559 2669 2810 2877 3442 3690 3755 3904 4264
    180 211 477 788 824 1090 1272 1578 1685 1948 2050 2195 2233 2546 2757 2946 3147 3299 3544
    627 741 1135 1157 1226 1333 1378 1427 1454 1696 1757 1772 2099 2208 2592 3354 3580 4066 4242
    9 795 959 989 1006 1032 1135 1209 1382 1484 1703 1855 1985 2043 2629 2845 3136 3450 3742
    230 413 801 829 1108 1170 1291 1759 1793 1827 1976 2000 2423 2466 2917 3010 3600 3782 4143
    56 142 236 381 1050 1141 1372 1627 1985 2247 2340 3023 3434 3519 3957 4013 4142 4164 4279
    298 1211 2548 3643
    73 1070 1614 1748
    1439 2141 3614
    284 1564 2629
    607 660 855
    1195 2037 2753
    49 1198 2562
    296 1145 3540
    1516 2315 2382
    154 722 4016
    759 2375 3825
    162 194 1749
    2335 2422 2632
    6 1172 2583
    726 1325 1428
    985 2708 2769
    255 2801 3181
    2979 3720 4090
    208 1428 4094
    199 3743 3757
    1229 2059 4282
    458 1100 1387
    1199 2481 3284
    1161 1467 4060
    959 3014 4144
    2666 3960 4125
    2809 3834 4318
    である
    請求項１に記載のデータ処理装置。
  5. 符号長が16200ビットであり符号化率が12/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
    59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
    155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
    79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
    4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
    175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
    1388 2241 3118 3148
    143 506 2067 3148
    1594 2217 2705
    398 988 2551
    1149 2588 2654
    678 2844 3115
    1508 1547 1954
    1199 1267 1710
    2589 3163 3207
    1 2583 2974
    2766 2897 3166
    929 1823 2742
    1113 3007 3239
    1753 2478 3127
    0 509 1811
    1672 2646 2984
    965 1462 3230
    3 1077 2917
    1183 1316 1662
    968 1593 3239
    64 1996 2226
    1442 2058 3181
    513 973 1058
    1263 3185 3229
    681 1394 3017
    419 2853 3217
    3 2404 3175
    2417 2792 2854
    1879 2940 3235
    647 1704 3060
    である
    請求項１に記載のデータ処理装置。
  6. 符号長が16200ビットであり符号化率が13/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    37 144 161 199 220 496 510 589 731 808 834 965 1249 1264 1311 1377 1460 1520 1598 1707 1958 2055 2099 2154
    20 27 165 462 546 583 742 796 1095 1110 1129 1145 1169 1190 1254 1363 1383 1463 1718 1835 1870 1879 2108 2128
    288 362 463 505 638 691 745 861 1006 1083 1124 1175 1247 1275 1337 1353 1378 1506 1588 1632 1720 1868 1980 2135
    405 464 478 511 566 574 641 766 785 802 836 996 1128 1239 1247 1449 1491 1537 1616 1643 1668 1950 1975 2149
    86 192 245 357 363 374 700 713 852 903 992 1174 1245 1277 1342 1369 1381 1417 1463 1712 1900 1962 2053 2118
    101 327 378 550
    186 723 1318 1550
    118 277 504 1835
    199 407 1776 1965
    387 1253 1328 1975
    62 144 1163 2017
    100 475 572 2136
    431 865 1568 2055
    283 640 981 1172
    220 1038 1903 2147
    483 1318 1358 2118
    92 961 1709 1810
    112 403 1485 2042
    431 1110 1130 1365
    587 1005 1206 1588
    704 1113 1943
    375 1487 2100
    1507 1950 2110
    962 1613 2038
    554 1295 1501
    488 784 1446
    871 1935 1964
    54 1475 1504
    1579 1617 2074
    1856 1967 2131
    330 1582 2107
    40 1056 1809
    1310 1353 1410
    232 554 1939
    168 641 1099
    333 437 1556
    153 622 745
    719 931 1188
    237 638 1607
    である
    請求項１に記載のデータ処理装置。
  7. 符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブを行うグループワイズインターリーブステップを備え、
    前記16200ビットのLDPC符号の先頭からi+1番目のビットグループを、ビットグループiとして、
    前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びを、ビットグループ
    6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
    の並びにインターリーブする
    データ処理方法。
  8. 符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブを行うグループワイズインターリーブ部を備え、
    前記16200ビットのLDPC符号の先頭からi+1番目のビットグループを、ビットグループiとして、
    前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びを、ビットグループ
    6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
    の並びにインターリーブする
    送信装置
    から送信されてくるデータから得られる、グループワイズインターリーブ後の前記LDPC符号の並びを元の並びに戻すグループワイズデインターリーブ部を備える
    データ処理装置。
  9. 前記LDPC符号を、6ビット単位で、変調方式で定める64個の信号点のうちのいずれかにマッピングするマッピング部をさらに備える
    前記送信装置
    から送信されてくるデータから得られる前記マッピングされたデータをデマッピングするデマッピング部をさらに備える
    請求項８に記載のデータ処理装置。
  10. 符号長が16200ビットであり符号化率が10/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 3770 3821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
    505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 3007 3254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
    268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
    220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
    381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
    88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
    749 1502 2201 3189
    2873 3245 3427
    2158 2605 3165
    1 3438 3606
    10 3019 5221
    371 2901 2923
    9 3935 4683
    1937 3502 3735
    507 3128 4994
    25 3854 4550
    1178 4737 5366
    2 223 5304
    1146 5175 5197
    1816 2313 3649
    740 1951 3844
    1320 3703 4791
    1754 2905 4058
    7 917 5277
    3048 3954 5396
    4804 4824 5105
    2812 3895 5226
    0 5318 5358
    1483 2324 4826
    2266 4752 5387
    である
    前記送信装置
    から送信されてくるデータから得られる前記LDPC符号を復号する復号部をさらに備える
    請求項８に記載のデータ処理装置。
  11. 符号長が16200ビットであり符号化率が11/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    108 297 703 742 1345 1443 1495 1628 1812 2341 2559 2669 2810 2877 3442 3690 3755 3904 4264
    180 211 477 788 824 1090 1272 1578 1685 1948 2050 2195 2233 2546 2757 2946 3147 3299 3544
    627 741 1135 1157 1226 1333 1378 1427 1454 1696 1757 1772 2099 2208 2592 3354 3580 4066 4242
    9 795 959 989 1006 1032 1135 1209 1382 1484 1703 1855 1985 2043 2629 2845 3136 3450 3742
    230 413 801 829 1108 1170 1291 1759 1793 1827 1976 2000 2423 2466 2917 3010 3600 3782 4143
    56 142 236 381 1050 1141 1372 1627 1985 2247 2340 3023 3434 3519 3957 4013 4142 4164 4279
    298 1211 2548 3643
    73 1070 1614 1748
    1439 2141 3614
    284 1564 2629
    607 660 855
    1195 2037 2753
    49 1198 2562
    296 1145 3540
    1516 2315 2382
    154 722 4016
    759 2375 3825
    162 194 1749
    2335 2422 2632
    6 1172 2583
    726 1325 1428
    985 2708 2769
    255 2801 3181
    2979 3720 4090
    208 1428 4094
    199 3743 3757
    1229 2059 4282
    458 1100 1387
    1199 2481 3284
    1161 1467 4060
    959 3014 4144
    2666 3960 4125
    2809 3834 4318
    である
    前記送信装置
    から送信されてくるデータから得られる前記LDPC符号を復号する復号部をさらに備える
    請求項８に記載のデータ処理装置。
  12. 符号長が16200ビットであり符号化率が12/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
    59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
    155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
    79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
    4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
    175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
    1388 2241 3118 3148
    143 506 2067 3148
    1594 2217 2705
    398 988 2551
    1149 2588 2654
    678 2844 3115
    1508 1547 1954
    1199 1267 1710
    2589 3163 3207
    1 2583 2974
    2766 2897 3166
    929 1823 2742
    1113 3007 3239
    1753 2478 3127
    0 509 1811
    1672 2646 2984
    965 1462 3230
    3 1077 2917
    1183 1316 1662
    968 1593 3239
    64 1996 2226
    1442 2058 3181
    513 973 1058
    1263 3185 3229
    681 1394 3017
    419 2853 3217
    3 2404 3175
    2417 2792 2854
    1879 2940 3235
    647 1704 3060
    である
    前記送信装置
    から送信されてくるデータから得られる前記LDPC符号を復号する復号部をさらに備える
    請求項８に記載のデータ処理装置。
  13. 符号長が16200ビットであり符号化率が13/15のLDPC符号の検査行列に基づき、LDPC符号化を行う符号化部をさらに備え、
    前記LDPC符号は、情報ビットとパリティビットを含み、
    前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部とを含み、
    前記情報行列部は、検査行列初期値テーブルによって表され、
    前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を360列ごとに表すテーブルであって、
    37 144 161 199 220 496 510 589 731 808 834 965 1249 1264 1311 1377 1460 1520 1598 1707 1958 2055 2099 2154
    20 27 165 462 546 583 742 796 1095 1110 1129 1145 1169 1190 1254 1363 1383 1463 1718 1835 1870 1879 2108 2128
    288 362 463 505 638 691 745 861 1006 1083 1124 1175 1247 1275 1337 1353 1378 1506 1588 1632 1720 1868 1980 2135
    405 464 478 511 566 574 641 766 785 802 836 996 1128 1239 1247 1449 1491 1537 1616 1643 1668 1950 1975 2149
    86 192 245 357 363 374 700 713 852 903 992 1174 1245 1277 1342 1369 1381 1417 1463 1712 1900 1962 2053 2118
    101 327 378 550
    186 723 1318 1550
    118 277 504 1835
    199 407 1776 1965
    387 1253 1328 1975
    62 144 1163 2017
    100 475 572 2136
    431 865 1568 2055
    283 640 981 1172
    220 1038 1903 2147
    483 1318 1358 2118
    92 961 1709 1810
    112 403 1485 2042
    431 1110 1130 1365
    587 1005 1206 1588
    704 1113 1943
    375 1487 2100
    1507 1950 2110
    962 1613 2038
    554 1295 1501
    488 784 1446
    871 1935 1964
    54 1475 1504
    1579 1617 2074
    1856 1967 2131
    330 1582 2107
    40 1056 1809
    1310 1353 1410
    232 554 1939
    168 641 1099
    333 437 1556
    153 622 745
    719 931 1188
    237 638 1607
    である
    前記送信装置
    から送信されてくるデータから得られる前記LDPC符号を復号する復号部をさらに備える
    請求項８に記載のデータ処理装置。
  14. 符号長が16200ビットであり符号化率が10/15，11/15，12/15、又は、13/15のLDPC符号を、360ビットのビットグループ単位でインターリーブするグループワイズインターリーブを行うグループワイズインターリーブ部を備え、
    前記16200ビットのLDPC符号の先頭からi+1番目のビットグループを、ビットグループiとして、
    前記グループワイズインターリーブでは、前記16200ビットのLDPC符号のビットグループ0ないし44の並びを、ビットグループ
    6，14，24，36，30，12，33，16，37，20，21，3，11，26，34，5，7，0，1，18，2，22，19，9，32，28，27，23，42，15，13，17，35，25，8，29，38，40，10，44，31，4，43，39，41
    の並びにインターリーブする
    送信装置
    から送信されてくるデータから得られる、グループワイズインターリーブ後の前記LDPC符号の並びを元の並びに戻すグループワイズデインターリーブステップを備える
    データ処理方法。
JP2015539103A 2013-09-26 2014-09-12 データ処理装置、及びデータ処理方法 Abandoned JPWO2015045899A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013199087 2013-09-26
JP2013199087 2013-09-26
PCT/JP2014/074198 WO2015045899A1 (ja) 2013-09-26 2014-09-12 データ処理装置、及びデータ処理方法

Publications (1)

Publication Number Publication Date
JPWO2015045899A1 true JPWO2015045899A1 (ja) 2017-03-09

Family

ID=52743041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015539103A Abandoned JPWO2015045899A1 (ja) 2013-09-26 2014-09-12 データ処理装置、及びデータ処理方法

Country Status (8)

Country Link
US (1) US20160197625A1 (ja)
EP (1) EP3051707A4 (ja)
JP (1) JPWO2015045899A1 (ja)
KR (1) KR20160061329A (ja)
CN (1) CN105556854A (ja)
CA (1) CA2924780A1 (ja)
MX (1) MX2016003576A (ja)
WO (1) WO2015045899A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318868A1 (en) 2013-06-12 2015-11-05 Sony Coporation Data processing apparatus and data processing method
KR102113943B1 (ko) * 2013-09-20 2020-05-21 새턴 라이센싱 엘엘씨 데이터 처리 장치 및 데이터 처리 방법
CN105556858A (zh) * 2013-09-24 2016-05-04 索尼公司 数据处理装置和数据处理方法
CA2918520C (en) 2014-05-21 2023-10-10 Sony Corporation Data processing device and data processing method
EP3148085B1 (en) * 2014-05-21 2021-02-24 Sony Corporation Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 10/15 ldpc code of length 16200
WO2018053854A1 (en) * 2016-09-26 2018-03-29 Nokia Technologies Oy Error detection and channel coding of transport blocks
WO2019136741A1 (en) * 2018-01-15 2019-07-18 Zte Corporation Methods and computing device for facilitating multiple access in a wireless communication network

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020078416A1 (en) * 2000-12-01 2002-06-20 Hitachi, Ltd. Method of recording/reproducing digital data and apparatus for same
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
DE602006011240D1 (de) * 2005-06-21 2010-02-04 Samsung Electronics Co Ltd Vorrichtung und Methode zum Übermitteln/Empfangen von Daten in einem Mehrantennenkommunikationssystem unter Verwendung eines strukturierten Low Density Parity Check (LDPC) Codes
KR101481854B1 (ko) * 2007-11-26 2015-01-12 소니 주식회사 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법
CN101488819B (zh) * 2008-01-15 2013-02-27 华为技术有限公司 一种低密度奇偶校验码编码调制方法及装置
EP2134051A1 (en) * 2008-06-13 2009-12-16 THOMSON Licensing An adaptive QAM transmission scheme for improving performance on an AWGN channel
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
KR20150005853A (ko) * 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR20160064085A (ko) * 2013-09-26 2016-06-07 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
US9735809B2 (en) * 2013-09-26 2017-08-15 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof

Also Published As

Publication number Publication date
CA2924780A1 (en) 2015-04-02
EP3051707A1 (en) 2016-08-03
KR20160061329A (ko) 2016-05-31
CN105556854A (zh) 2016-05-04
US20160197625A1 (en) 2016-07-07
EP3051707A4 (en) 2017-06-21
WO2015045899A1 (ja) 2015-04-02
MX2016003576A (es) 2016-06-02

Similar Documents

Publication Publication Date Title
JP6428650B2 (ja) データ処理装置、及び、データ処理方法
WO2015045901A1 (ja) データ処理装置、及びデータ処理方法
WO2015133321A1 (ja) データ処理装置、及び、データ処理方法
WO2015045897A1 (ja) データ処理装置、及びデータ処理方法
WO2015045896A1 (ja) データ処理装置、及びデータ処理方法
WO2015045898A1 (ja) データ処理装置、及びデータ処理方法
JP2015156530A (ja) データ処理装置、及び、データ処理方法
JP2015156534A (ja) データ処理装置、及び、データ処理方法
JP2018082368A (ja) 送信装置、送信方法、受信装置、及び、受信方法
WO2015125614A1 (ja) データ処理装置、及び、データ処理方法
JP6428649B2 (ja) データ処理装置、及び、データ処理方法
WO2015045900A1 (ja) データ処理装置、及びデータ処理方法
JPWO2015178215A1 (ja) データ処理装置、及び、データ処理方法
JPWO2015178213A1 (ja) データ処理装置、及び、データ処理方法
JP2015170912A (ja) データ処理装置、及び、データ処理方法
JP2018082367A (ja) 送信装置、送信方法、受信装置、及び、受信方法
WO2015045899A1 (ja) データ処理装置、及びデータ処理方法
JP2018082364A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JPWO2015178212A1 (ja) データ処理装置、及び、データ処理方法
JP2015156533A (ja) データ処理装置、及び、データ処理方法
JP2018082369A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2018082365A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2018129565A (ja) 送信方法、及び、受信装置
WO2015141489A1 (ja) データ処理装置、及び、データ処理方法
JPWO2015178211A1 (ja) データ処理装置、及び、データ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170908

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20170915