JPWO2013114613A1 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JPWO2013114613A1
JPWO2013114613A1 JP2013556164A JP2013556164A JPWO2013114613A1 JP WO2013114613 A1 JPWO2013114613 A1 JP WO2013114613A1 JP 2013556164 A JP2013556164 A JP 2013556164A JP 2013556164 A JP2013556164 A JP 2013556164A JP WO2013114613 A1 JPWO2013114613 A1 JP WO2013114613A1
Authority
JP
Japan
Prior art keywords
diode
power
conversion device
diodes
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013556164A
Other languages
Japanese (ja)
Inventor
雅博 木下
雅博 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2013556164A priority Critical patent/JPWO2013114613A1/en
Publication of JPWO2013114613A1 publication Critical patent/JPWO2013114613A1/en
Pending legal-status Critical Current

Links

Images

Abstract

電力変換装置は、第1のダイオード(D1)と、第2のダイオード(D2)と、第1のコンデンサ(C1)と、第2のコンデンサ(C2)と、交流スイッチ(SW1,SW2)とを備える。第1のダイオード(D1)は、直流正母線(11)に接続されたカソード端子を有する。第2のダイオード(D2)は、第1のダイオード(D1)のアノード端子に接続されたカソード端子と、直流負母線(12)に接続されたアノード端子とを有する。第1のコンデンサ(C1)は、直流正母線(11)と中性点(N1)との間に接続される。第2のコンデンサ(C2)は、直流負母線(12)と中性点(N1)との間に接続される。交流スイッチ(SW1,SW2)は、第1および第2のダイオード(D1,D2)の接続点と、中性点(N1)との間に接続される。The power conversion device includes a first diode (D1), a second diode (D2), a first capacitor (C1), a second capacitor (C2), and AC switches (SW1, SW2). Prepare. The first diode (D1) has a cathode terminal connected to the DC positive bus (11). The second diode (D2) has a cathode terminal connected to the anode terminal of the first diode (D1) and an anode terminal connected to the DC negative bus (12). The first capacitor (C1) is connected between the DC positive bus (11) and the neutral point (N1). The second capacitor (C2) is connected between the DC negative bus (12) and the neutral point (N1). The AC switches (SW1, SW2) are connected between the connection point of the first and second diodes (D1, D2) and the neutral point (N1).

Description

本発明は電力変換装置に関する。  The present invention relates to a power converter.

整流回路は、一種の電力変換装置である。様々な整流回路がこれまでに提案されている。たとえば特開2006−211867号公報(特許文献1)に開示された整流回路は、複数のダイオードブリッジと、コンデンサと、スイッチング素子とを備える。各ダイオードブリッジの直流正端子および直流負端子は、複数のダイオードブリッジの間で共通に接続される。コンデンサとスイッチング素子とは、ダイオードブリッジの直流正端子および直流負端子の間に並列に接続される。  A rectifier circuit is a kind of power converter. Various rectifier circuits have been proposed so far. For example, a rectifier circuit disclosed in Japanese Patent Application Laid-Open No. 2006-21867 (Patent Document 1) includes a plurality of diode bridges, a capacitor, and a switching element. The direct current positive terminal and the direct current negative terminal of each diode bridge are connected in common between the plurality of diode bridges. The capacitor and the switching element are connected in parallel between the DC positive terminal and the DC negative terminal of the diode bridge.

たとえば特開2007−329980号公報(特許文献2)および特開2002−142458号公報(特許第4051875号公報(特許文献3))は、双方向スイッチを備えた整流回路を開示する。たとえば国際公開公報WO2010/021052A1(特許文献4)は、電力変換装置を小型化および軽量化するために、3レベル回路を電力変換装置に適用することを開示する。  For example, Japanese Unexamined Patent Application Publication No. 2007-329980 (Patent Document 2) and Japanese Unexamined Patent Application Publication No. 2002-142458 (Japanese Patent No. 4051875 (Patent Document 3)) disclose a rectifier circuit including a bidirectional switch. For example, International Publication No. WO2010 / 021052A1 (Patent Document 4) discloses that a three-level circuit is applied to a power conversion device in order to reduce the size and weight of the power conversion device.

特開2006−211867号公報JP 2006-2111867 A 特開2007−329980号公報JP 2007-329980 A 特開2002−142458号公報(特許第4051875号公報)JP 2002-142458 A (Patent No. 4051875) 国際公開公報WO2010/021052A1International Publication WO2010 / 021052A1

電力変換装置に含まれる半導体スイッチング素子は、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)あるいはIGBT(Insulated Gate Bipolar Transistor)である。同じ定格を有するMOSFETとIGBTとで損失を比較した場合には、一般に、MOSFETの損失がIGBTの損失よりも少ない。  The semiconductor switching element included in the power converter is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor). When the loss is compared between the MOSFET having the same rating and the IGBT, the loss of the MOSFET is generally smaller than that of the IGBT.

MOSFETは、その構造に起因して、寄生ダイオードを有する。MOSFETを含む電力変換装置の場合、リカバリモードにおいて、そのMOSFETの寄生ダイオードにリカバリ電流が流れる。リカバリ電流が大きい場合には、MOSFETが損傷する可能性がある。このような理由により、電力変換装置の信頼性を確保するために、多くの電力変換装置にはIGBTが使用される。しかしながらIGBTを含む電力変換装置の場合、効率が課題となる。  A MOSFET has a parasitic diode due to its structure. In the case of a power conversion device including a MOSFET, a recovery current flows through a parasitic diode of the MOSFET in the recovery mode. If the recovery current is large, the MOSFET may be damaged. For these reasons, IGBTs are used in many power conversion devices in order to ensure the reliability of the power conversion devices. However, in the case of a power conversion device including an IGBT, efficiency becomes a problem.

本発明の1つの目的は、高い効率を有する電力変換装置を提供することである。  One object of the present invention is to provide a power converter having high efficiency.

本発明のある局面において、電力変換装置は、第1のダイオードと、第2のダイオードと、第1のコンデンサと、第2のコンデンサと、交流スイッチとを備える。第1のダイオードは、直流正母線に接続されたカソード端子を有する。第2のダイオードは、第1のダイオードのアノード端子に接続されたカソード端子と、直流負母線に接続されたアノード端子とを有する。第1のコンデンサは、直流正母線と中性点との間に接続される。第2のコンデンサは、直流負母線と中性点との間に接続される。交流スイッチは、第1および第2のダイオードの接続点と、中性点との間に接続される。  In one aspect of the present invention, a power conversion device includes a first diode, a second diode, a first capacitor, a second capacitor, and an AC switch. The first diode has a cathode terminal connected to the DC positive bus. The second diode has a cathode terminal connected to the anode terminal of the first diode and an anode terminal connected to the DC negative bus. The first capacitor is connected between the DC positive bus and the neutral point. The second capacitor is connected between the DC negative bus and the neutral point. The AC switch is connected between a connection point of the first and second diodes and a neutral point.

本発明によれば、高い効率を有する電力変換装置を実現することができる。  According to the present invention, a power conversion device having high efficiency can be realized.

本発明の第1の実施の形能に係る電力変換装置の基本的な構成を示す図である。It is a figure which shows the basic composition of the power converter device which concerns on the 1st implementation form of this invention. 本発明の第1の実施の形能に係る電力変換装置を示す図である。It is a figure which shows the power converter device which concerns on the 1st implementation form of this invention. リカバリ電流の発生を説明するための第1の図である。It is a 1st figure for demonstrating generation | occurrence | production of a recovery current. リカバリ電流の発生を説明するための第2の図である。It is a 2nd figure for demonstrating generation | occurrence | production of a recovery current. リカバリ電流の発生を説明するための第3の図である。It is a 3rd figure for demonstrating generation | occurrence | production of a recovery current. 図3〜図5に示した交流スイッチS1,S2の各々の電圧および電流を示した波形図である。6 is a waveform diagram showing voltages and currents of AC switches S1 and S2 shown in FIGS. 図1に示した整流回路1のトランジスタQ3の動作を説明するための第1の図である。FIG. 2 is a first diagram for explaining an operation of a transistor Q3 of the rectifier circuit 1 shown in FIG. 図1に示した整流回路1のトランジスタQ3の動作を説明するための第2の図である。FIG. 6 is a second diagram for explaining the operation of the transistor Q3 of the rectifier circuit 1 shown in FIG. 図1に示した整流回路1のトランジスタQ3の動作を説明するための第3の図である。FIG. 6 is a third diagram for explaining the operation of the transistor Q3 of the rectifier circuit 1 shown in FIG. 図1に示した整流回路1のトランジスタQ4の動作を説明するための第1の図である。FIG. 2 is a first diagram for explaining an operation of a transistor Q4 of the rectifier circuit 1 shown in FIG. 図1に示した整流回路1のトランジスタQ4の動作を説明するための第2の図である。FIG. 6 is a second diagram for explaining the operation of the transistor Q4 of the rectifier circuit 1 shown in FIG. 図1に示した整流回路1のトランジスタQ4の動作を説明するための第3の図である。FIG. 6 is a third diagram for explaining the operation of the transistor Q4 of the rectifier circuit 1 shown in FIG. 図2に示された電力変換装置4の制御を説明するための図である。It is a figure for demonstrating control of the power converter device 4 shown by FIG. 図13に示した各モードに対応する整流回路の動作を説明する図である。It is a figure explaining operation | movement of the rectifier circuit corresponding to each mode shown in FIG. 本発明の第2の実施の形能に係る電力変換装置を示す図である。It is a figure which shows the power converter device which concerns on the 2nd implementation form of this invention. 本発明の第3の実施の形態に係る電源装置の第1の構成例を示した図である。It is the figure which showed the 1st structural example of the power supply device which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る電源装置の第2の構成例を示した図である。It is the figure which showed the 2nd structural example of the power supply device which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る電源装置の第3の構成例を示した図である。It is the figure which showed the 3rd structural example of the power supply device which concerns on the 3rd Embodiment of this invention.

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。  Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

[実施の形態1]
図1は、本発明の第1の実施の形能に係る電力変換装置の基本的な構成を示す図である。図1を参照して、電力変換装置は、整流回路1と制御回路5とを含む。整流回路1は、ダイオードD1,D2と、交流スイッチSW1,SW2と、コンデンサC1,C2とを備える。
[Embodiment 1]
FIG. 1 is a diagram showing a basic configuration of a power conversion device according to the first embodiment of the present invention. Referring to FIG. 1, the power conversion device includes a rectifier circuit 1 and a control circuit 5. The rectifier circuit 1 includes diodes D1 and D2, AC switches SW1 and SW2, and capacitors C1 and C2.

ダイオードD1は、直流正母線11に接続されるカソード端子と、交流ライン2に接続されるアノード端子とを有する。ダイオードD2は、直流負母線12に接続されるカソード端子と、交流ライン2に接続されるアノード端子とを有する。言い換えると、ダイオードD1,D2は、直流正母線11と直流負母線12との間に、逆方向に直列に接続される。交流ライン2は、ダイオードD1,D2の接続点に接続される。  Diode D1 has a cathode terminal connected to DC positive bus 11 and an anode terminal connected to AC line 2. Diode D <b> 2 has a cathode terminal connected to DC negative bus 12 and an anode terminal connected to AC line 2. In other words, the diodes D1 and D2 are connected in series in the opposite direction between the DC positive bus 11 and the DC negative bus 12. The AC line 2 is connected to a connection point between the diodes D1 and D2.

コンデンサC1は直流正母線11と中性点N1との間に接続される。コンデンサC2は直流負母線12と中性点N1との間に接続される。すなわち中性点N1は、コンデンサC1,C2の接続点である。中性点N1には、ライン3が接続される。ライン3は中性線である。  Capacitor C1 is connected between DC positive bus 11 and neutral point N1. Capacitor C2 is connected between DC negative bus 12 and neutral point N1. That is, the neutral point N1 is a connection point between the capacitors C1 and C2. The line 3 is connected to the neutral point N1. Line 3 is a neutral line.

交流スイッチSW1,SW2は、ダイオードD1,D2の接続点と中性点N1との間に直列に接続される。交流スイッチSW1は、トランジスタQ3と、ダイオードD3とを含む。交流スイッチSW2は、トランジスタQ4と、ダイオードD4とを含む。トランジスタQ3,Q4の各々は、MOSFETである。ライン3から交流ライン2への向きに電流が流れるようにトランジスタQ3が配置される。一方、交流ライン2からライン3への向きに電流が流れるようにトランジスタQ4が配置される。  AC switches SW1 and SW2 are connected in series between the connection point of diodes D1 and D2 and neutral point N1. AC switch SW1 includes a transistor Q3 and a diode D3. AC switch SW2 includes a transistor Q4 and a diode D4. Each of transistors Q3 and Q4 is a MOSFET. Transistor Q3 is arranged so that a current flows in the direction from line 3 to AC line 2. On the other hand, transistor Q4 is arranged so that a current flows in the direction from AC line 2 to line 3.

ダイオードD3,D4は、トランジスタQ3,Q4にそれぞれ逆並列接続される。トランジスタQ3,Q4の各々は寄生ダイオード(図示せず)を有する。トランジスタQ3の寄生ダイオードは、ダイオードD3と同じ向きに電流を流すように形成される。トランジスタQ4の寄生ダイオードは、ダイオードD4と同じ向きに電流を流すように形成される。  Diodes D3 and D4 are connected in antiparallel to transistors Q3 and Q4, respectively. Each of transistors Q3 and Q4 has a parasitic diode (not shown). The parasitic diode of the transistor Q3 is formed so that a current flows in the same direction as the diode D3. The parasitic diode of the transistor Q4 is formed so that a current flows in the same direction as the diode D4.

制御回路5は、トランジスタQ3,Q4の各々のスイッチングを制御する。この実施の形態では、PWM(Pulse Width Modulation)方式がトランジスタQ3,Q4のスイッチング方式として採用される。交流ライン2に交流電圧が供給される。トランジスタQ3,Q4のスイッチングによって、直流正母線11と直流負母線12との間には直流電圧が発生する。直流正母線11の電圧は、直流負母線12の電圧よりも高い。  Control circuit 5 controls switching of each of transistors Q3 and Q4. In this embodiment, a PWM (Pulse Width Modulation) method is adopted as a switching method for the transistors Q3 and Q4. An AC voltage is supplied to the AC line 2. A DC voltage is generated between the DC positive bus 11 and the DC negative bus 12 by the switching of the transistors Q3 and Q4. The voltage of DC positive bus 11 is higher than the voltage of DC negative bus 12.

図2は、本発明の第1の実施の形能に係る電力変換装置を示す図である。図2を参照して、電力変換装置4は3レベルPWMコンバータとして機能する。電力変換装置4は、整流回路1A,1B,1Cと、制御回路5とを備える。  FIG. 2 is a diagram showing a power conversion apparatus according to the first embodiment of the present invention. Referring to FIG. 2, power conversion device 4 functions as a three-level PWM converter. The power conversion device 4 includes rectifier circuits 1A, 1B, and 1C and a control circuit 5.

整流回路1A,1B,1Cの各々は、図1に示した整流回路1と同様の構成を有する。したがって、整流回路1A,1B,1Cの各々は、直流正母線11と直流負母線12との間に、逆方向に直列に接続された2つのダイオード(D1AおよびD2A、D1BおよびD2B、またはD1CおよびD2C)と、直流正母線11と直流負母線12との間に直列に接続された2つのコンデンサ(C1AおよびC2A、C1BおよびC2B、またはC1CおよびC2C)とを有する。中性点NA,NB,NCの各々は、対応する2つのコンデンサの接続点である。  Each of rectifier circuits 1A, 1B, and 1C has the same configuration as rectifier circuit 1 shown in FIG. Therefore, each of the rectifier circuits 1A, 1B, and 1C includes two diodes (D1A and D2A, D1B and D2B, or D1C and D1C connected in series in the opposite direction between the DC positive bus 11 and the DC negative bus 12. D2C) and two capacitors (C1A and C2A, C1B and C2B, or C1C and C2C) connected in series between the DC positive bus 11 and the DC negative bus 12. Each of the neutral points NA, NB, and NC is a connection point between two corresponding capacitors.

整流回路1Aは、さらに、交流ライン2Aとライン3Aとの間に直列に接続される交流スイッチSW1A,SW2Aを有する。整流回路1Bは、さらに、交流ライン2Bとライン3Bとの間に直列に接続される交流スイッチSW1B,SW2Bを有する。整流回路1Cは、さらに、交流ライン2Cとライン3Cとの間に直列に接続される交流スイッチSW1C,SW2Cを有する。それらの交流スイッチの各々は、トランジスタ(MOSFET)と、そのトランジスタに逆並列接続されるダイオードとを有する。  The rectifier circuit 1A further includes AC switches SW1A and SW2A connected in series between the AC line 2A and the line 3A. The rectifier circuit 1B further includes AC switches SW1B and SW2B connected in series between the AC line 2B and the line 3B. The rectifier circuit 1C further includes AC switches SW1C and SW2C connected in series between the AC line 2C and the line 3C. Each of these AC switches has a transistor (MOSFET) and a diode connected in reverse parallel to the transistor.

交流ライン2A,2B,2Cは、たとえば三相交流電源(図示せず)に電気的に接続される。ライン3A,3B,3Cはライン3に接続される。  AC lines 2A, 2B, 2C are electrically connected to, for example, a three-phase AC power source (not shown). Lines 3A, 3B, 3C are connected to line 3.

制御回路5は、各交流スイッチのトランジスタのスイッチングを制御する。上記の通り、PWM方式が各トランジスタのスイッチング方式として採用される。  The control circuit 5 controls the switching of the transistors of each AC switch. As described above, the PWM method is adopted as the switching method of each transistor.

図3は、リカバリ電流の発生を説明するための第1の図である。図4は、リカバリ電流の発生を説明するための第2の図である。図5は、リカバリ電流の発生を説明するための第3の図である。  FIG. 3 is a first diagram for explaining generation of a recovery current. FIG. 4 is a second diagram for explaining the generation of the recovery current. FIG. 5 is a third diagram for explaining the generation of the recovery current.

図3〜図5を参照して、交流スイッチS1,S2は、コンデンサCの2つの端子の間に直列に接続される。交流スイッチS1は、トランジスタQ1と、ダイオードDa,D1とを含む。交流スイッチS2は、トランジスタQ2と、ダイオードDb,D2とを含む。トランジスタQ1,Q2はMOSFETである。ダイオードDa,Dbは、MOSFETの寄生ダイオードである。ダイオードD1,D2は、トランジスタQ1,Q2にそれぞれ逆並列接続される。ダイオードDaの順方向はダイオードD1の順方向と同じである。ダイオードDbの順方向はダイオードD2の順方向と同じである。  Referring to FIGS. 3 to 5, AC switches S <b> 1 and S <b> 2 are connected in series between two terminals of capacitor C. AC switch S1 includes a transistor Q1 and diodes Da and D1. AC switch S2 includes a transistor Q2 and diodes Db and D2. Transistors Q1 and Q2 are MOSFETs. The diodes Da and Db are MOSFET parasitic diodes. Diodes D1 and D2 are connected in antiparallel to transistors Q1 and Q2, respectively. The forward direction of the diode Da is the same as the forward direction of the diode D1. The forward direction of the diode Db is the same as the forward direction of the diode D2.

交流スイッチS1がオンであり、交流スイッチS2がオフであるときには、電流Iは、交流スイッチS1(トランジスタQ1)およびリアクトルL1を通る。これによりリアクトルL1にエネルギーが蓄積される(図3)。次に、交流スイッチS1がオフすると、リアクトルL1に蓄電されたエネルギーは電流IとしてリアクトルL1から放出される。このときには、電流Iは、交流スイッチS2のダイオードDbおよびD2に流れる(図4)。続いて、交流スイッチS1がオフ状態からオン状態へと変化する。このときには、電流Iは、交流スイッチS1(トランジスタQ1)を通り、リアクトルL1に流れるとともに、ダイオードDb,D2に流れる(図5)。図5に示された状態において、交流スイッチS2に流れる電流がリカバリ電流である。  When AC switch S1 is on and AC switch S2 is off, current I passes through AC switch S1 (transistor Q1) and reactor L1. Thereby, energy is accumulated in the reactor L1 (FIG. 3). Next, when AC switch S1 is turned off, the energy stored in reactor L1 is discharged from reactor L1 as current I. At this time, the current I flows through the diodes Db and D2 of the AC switch S2 (FIG. 4). Subsequently, the AC switch S1 changes from the off state to the on state. At this time, the current I passes through the AC switch S1 (transistor Q1), flows to the reactor L1, and flows to the diodes Db and D2 (FIG. 5). In the state shown in FIG. 5, the current flowing through the AC switch S2 is the recovery current.

図6は、図3〜図5に示した交流スイッチS1,S2の各々の電圧および電流を示した波形図である。図6を参照して、交流スイッチS1がオン状態であり、交流スイッチS2がオフ状態であるときには、交流スイッチS1に印加される電圧が0であるとともに交流スイッチS1に電流が流れる。このときには交流スイッチS2に流れる電流は0である。  FIG. 6 is a waveform diagram showing the voltage and current of each of the AC switches S1 and S2 shown in FIGS. Referring to FIG. 6, when AC switch S1 is in the on state and AC switch S2 is in the off state, the voltage applied to AC switch S1 is 0 and a current flows through AC switch S1. At this time, the current flowing through the AC switch S2 is zero.

交流スイッチS1がオン状態からオフ状態に変化すると、交流スイッチS1に印加される電圧が上昇するとともに、交流スイッチS1に流れる電流が0へと低下する。一方、リアクトルL1に蓄積されたエネルギーが放出されることによって、交流スイッチS2のダイオードDb,D2に電流が流れる。このため、交流スイッチS2の電流は0から負方向へと変化する。  When the AC switch S1 changes from the ON state to the OFF state, the voltage applied to the AC switch S1 increases and the current flowing through the AC switch S1 decreases to zero. On the other hand, when the energy accumulated in the reactor L1 is released, a current flows through the diodes Db and D2 of the AC switch S2. For this reason, the current of the AC switch S2 changes from 0 to the negative direction.

続いて、交流スイッチS1がオフ状態からオン状態へと変化する。この場合には、交流スイッチS1に印加される電圧が0へと低下するとともに、交流スイッチS1に流れる電流が上昇する。一方、交流スイッチS2では、ダイオードDb,D2に流れる電流が、零軸を一旦超えて正になり、その後0へと低下する。破線で囲まれた正方向の電流がリカバリ電流である。交流スイッチS2の電圧は、リカバリ電流の発生中に上昇を開始する。  Subsequently, the AC switch S1 changes from the off state to the on state. In this case, the voltage applied to the AC switch S1 decreases to 0, and the current flowing through the AC switch S1 increases. On the other hand, in the AC switch S2, the current flowing through the diodes Db and D2 once exceeds the zero axis and becomes positive, and then decreases to zero. The current in the positive direction surrounded by the broken line is the recovery current. The voltage of the AC switch S2 starts to rise during the generation of the recovery current.

図3〜5に示されるように、MOSFET(Q1,Q2)は、寄生ダイオード(Da,Db)を有する。ダイオードDbに流れるリカバリ電流によって、MOSFET(Q2)が意図せずにターンオンする可能性がある。この場合には、MOSFET(Q2)が損傷する可能性がある。  As shown in FIGS. 3 to 5, the MOSFETs (Q1, Q2) have parasitic diodes (Da, Db). The recovery current flowing through the diode Db may cause the MOSFET (Q2) to turn on unintentionally. In this case, the MOSFET (Q2) may be damaged.

一般には、このような問題を防ぐために、スナバ回路が用いられる。あるいは、広い幅を有する配線が使用される。この実施の形態では、リカバリ電流が交流スイッチに流れることを回避する。  In general, a snubber circuit is used to prevent such a problem. Alternatively, a wiring having a wide width is used. In this embodiment, the recovery current is prevented from flowing through the AC switch.

図7は、図1に示した整流回路1のトランジスタQ3の動作を説明するための第1の図である。図8は、図1に示した整流回路1のトランジスタQ3の動作を説明するための第2の図である。図9は、図1に示した整流回路1のトランジスタQ3の動作を説明するための第3の図である。  FIG. 7 is a first diagram for explaining the operation of the transistor Q3 of the rectifier circuit 1 shown in FIG. FIG. 8 is a second diagram for explaining the operation of the transistor Q3 of the rectifier circuit 1 shown in FIG. FIG. 9 is a third diagram for explaining the operation of the transistor Q3 of the rectifier circuit 1 shown in FIG.

図7〜図9を参照して、トランジスタQ3,Q4の各々がオン状態である場合には、電流I1は、電源E1から流れ出てリアクトルL1およびトランジスタQ3,Q4を通り、電源E1に戻る(図7)。  7 to 9, when each of transistors Q3 and Q4 is in the on state, current I1 flows out of power supply E1, passes through reactor L1 and transistors Q3 and Q4, and returns to power supply E1 (FIG. 7). 7).

次にトランジスタQ3がオフする。トランジスタQ4はオン状態のままである。この場合には、電流I2は、電源E1から流れ出て、ダイオードD1を通る。電流I2は、コンデンサC1,C2を経由して電源E1に戻る(図8)。  Next, the transistor Q3 is turned off. Transistor Q4 remains on. In this case, the current I2 flows out of the power supply E1 and passes through the diode D1. The current I2 returns to the power source E1 via the capacitors C1 and C2 (FIG. 8).

続いて、トランジスタQ3がオフ状態からオン状態へと変化する。トランジスタQ4はオン状態のままである。この場合、リカバリ電流Irは、ダイオードD1を逆方向に流れる。トランジスタQ3,Q4の寄生ダイオードにはリカバリ電流は流れない。図4に示されたトランジスタQ1,Q2の動作の場合、ダイオードDbに順方向電流が流れる。このために、図5に示されるように、リカバリモードでは、ダイオードDbにリカバリ電流が流れる。一方、図7および図8に示されたトランジスタQ3,Q4の動作において、トランジスタQ3,Q4の寄生ダイオードを流れる順方向電流が発生しない。したがって、図9に示されるリカバリモードにおいて、寄生ダイオードにリカバリ電流が流れない。  Subsequently, the transistor Q3 changes from the off state to the on state. Transistor Q4 remains on. In this case, the recovery current Ir flows through the diode D1 in the reverse direction. No recovery current flows through the parasitic diodes of the transistors Q3 and Q4. In the case of the operation of the transistors Q1 and Q2 shown in FIG. 4, a forward current flows through the diode Db. For this reason, as shown in FIG. 5, in the recovery mode, a recovery current flows through the diode Db. On the other hand, in the operation of transistors Q3 and Q4 shown in FIGS. 7 and 8, no forward current flowing through the parasitic diodes of transistors Q3 and Q4 is generated. Therefore, no recovery current flows through the parasitic diode in the recovery mode shown in FIG.

図10は、図1に示した整流回路1のトランジスタQ4の動作を説明するための第1の図である。図11は、図1に示した整流回路1のトランジスタQ4の動作を説明するための第2の図である。図12は、図1に示した整流回路1のトランジスタQ4の動作を説明するための第3の図である。  FIG. 10 is a first diagram for explaining the operation of transistor Q4 of rectifier circuit 1 shown in FIG. FIG. 11 is a second diagram for explaining the operation of the transistor Q4 of the rectifier circuit 1 shown in FIG. FIG. 12 is a third diagram for explaining the operation of transistor Q4 of rectifier circuit 1 shown in FIG.

図10〜図12を参照して、トランジスタQ3,Q4の各々がオン状態である場合には、電流I3は、電源E2から流れ出てリアクトルL2を通る。電流I3は、さらに、コンデンサC1を経由してトランジスタQ3,Q4を通り、電源E2に戻る(図10)。  10 to 12, when each of transistors Q3 and Q4 is in the on state, current I3 flows out of power supply E2 and passes through reactor L2. The current I3 further passes through the transistors Q3 and Q4 via the capacitor C1 and returns to the power supply E2 (FIG. 10).

次にトランジスタQ4がオフする。トランジスタQ3はオン状態のままである。この場合には、電流I4は、電源E2から流れ出てリアクトルL2を通る。電流I4は、さらに、コンデンサC1,C2を経由してダイオードD2を通り、電源E2に戻る(図11)。  Next, the transistor Q4 is turned off. Transistor Q3 remains on. In this case, the current I4 flows out of the power source E2 and passes through the reactor L2. The current I4 further passes through the diode D2 via the capacitors C1 and C2, and returns to the power supply E2 (FIG. 11).

続いて、トランジスタQ4がオフ状態からオン状態へと変化する。トランジスタQ3はオン状態のままである。この場合、リカバリ電流Irは、ダイオードD2を逆方向に流れる。さらに、電流I5が電源E2から流れ出て、リアクトルL2およびトランジスタQ3,Q4を通り、電源E2に戻る(図12)。トランジスタQ3,Q4の寄生ダイオードにはリカバリ電流は流れない。この理由は、図10および図11に示された状態において、トランジスタQ3,Q4の寄生ダイオードを流れる順方向電流が発生しないためである。  Subsequently, the transistor Q4 changes from the off state to the on state. Transistor Q3 remains on. In this case, the recovery current Ir flows in the reverse direction through the diode D2. Further, current I5 flows out from power supply E2, passes through reactor L2 and transistors Q3 and Q4, and returns to power supply E2 (FIG. 12). No recovery current flows through the parasitic diodes of the transistors Q3 and Q4. This is because the forward current flowing through the parasitic diodes of the transistors Q3 and Q4 is not generated in the state shown in FIGS.

図7〜図9に示されるように、トランジスタQ3の状態が変化したにもかかわらず、リカバリ電流は交流スイッチSW1,SW2に流れない。同じく、図10〜図12に示されるように、トランジスタQ4の状態が変化したにもかかわらず、リカバリ電流が交流スイッチSW1,SW2には流れない。  As shown in FIGS. 7 to 9, the recovery current does not flow through the AC switches SW1 and SW2 even though the state of the transistor Q3 has changed. Similarly, as illustrated in FIGS. 10 to 12, the recovery current does not flow through the AC switches SW <b> 1 and SW <b> 2 even though the state of the transistor Q <b> 4 has changed.

図13は、図2に示された電力変換装置4の制御を説明するための図である。図13を参照して、整流回路1A,1B,1Cの制御は互いに同じである。したがって、図13では、整流回路1A,1B,1Cのうちの任意の1つの制御が示される。制御回路5は、電圧指令信号103を参照信号101,102と比較する。参照信号101,102および電圧指令信号103は、制御回路5により生成される。電圧指令信号103は正弦波信号である。電圧指令信号103の周波数は、交流電力の周波数に等しい(たとえば50Hzあるいは60Hz)。一方、参照信号101,102の各々は三角波信号である。参照信号101,102の各々の周波数は、たとえば約1kHz〜約10kHzである。  FIG. 13 is a diagram for describing control of the power conversion device 4 illustrated in FIG. 2. Referring to FIG. 13, the control of rectifier circuits 1A, 1B, and 1C is the same as each other. Therefore, in FIG. 13, control of any one of the rectifier circuits 1A, 1B, and 1C is shown. The control circuit 5 compares the voltage command signal 103 with the reference signals 101 and 102. The reference signals 101 and 102 and the voltage command signal 103 are generated by the control circuit 5. The voltage command signal 103 is a sine wave signal. The frequency of voltage command signal 103 is equal to the frequency of AC power (for example, 50 Hz or 60 Hz). On the other hand, each of the reference signals 101 and 102 is a triangular wave signal. The frequency of each of the reference signals 101 and 102 is, for example, about 1 kHz to about 10 kHz.

モード(1)は、電圧指令信号103が参照信号101よりも大きい状態に対応する。モード(2)は、電圧指令信号103が参照信号102よりも大きく、かつ参照信号101よりも小さい状態に対応する。モード(3)は、電圧指令信号103が参照信号102よりも小さい状態に対応する。  Mode (1) corresponds to a state in which the voltage command signal 103 is larger than the reference signal 101. Mode (2) corresponds to a state where the voltage command signal 103 is larger than the reference signal 102 and smaller than the reference signal 101. Mode (3) corresponds to a state in which the voltage command signal 103 is smaller than the reference signal 102.

図14は、図13に示した各モードに対応する整流回路の動作を説明する図である。上記の通り、整流回路1A,1B,1Cの制御は互いに同じである。したがって、図14では、整流回路1が整流回路1A,1B,1Cのうちの任意の1つとして示される。図14を参照して、モード(1)では、トランジスタQ3,Q4がともにオフする。この場合には、電流は、交流電源10からリアクトルL1およびダイオードD1を通り、コンデンサC1へと流れる。  FIG. 14 is a diagram for explaining the operation of the rectifier circuit corresponding to each mode shown in FIG. As described above, the rectifier circuits 1A, 1B, and 1C are controlled in the same manner. Therefore, in FIG. 14, the rectifier circuit 1 is shown as any one of the rectifier circuits 1A, 1B, and 1C. Referring to FIG. 14, in mode (1), both transistors Q3 and Q4 are turned off. In this case, current flows from AC power supply 10 through reactor L1 and diode D1 to capacitor C1.

モード(2)では、トランジスタQ3,Q4がともにオンする。この場合には、電流は、中性点N1からダイオードD1,D2の接続点の向きに流れる。あるいは、電流は、ダイオードD1,D2の接続点から中性点N1への向きに流れる。  In mode (2), transistors Q3 and Q4 are both turned on. In this case, the current flows from the neutral point N1 to the connection point of the diodes D1 and D2. Alternatively, the current flows in the direction from the connection point of the diodes D1 and D2 to the neutral point N1.

モード(3)では、トランジスタQ3,Q4がともにオフする。この場合には、電流は、コンデンサC2からダイオードD2を通り、交流電源10へと流れ込む。  In mode (3), the transistors Q3 and Q4 are both turned off. In this case, the current flows from the capacitor C2 through the diode D2 and into the AC power supply 10.

モード(1)〜モード(3)のいずれのモードにおいても、リカバリ電流が交流スイッチSW1,SW2に流れることを防ぐことができる。  In any of the modes (1) to (3), the recovery current can be prevented from flowing into the AC switches SW1 and SW2.

図2に示された電力変換装置4(PWMコンバータ)は、3レベル回路である。したがって、電力変換装置4は、3つの値を有する交流電圧を直流電圧へと変換可能である。PWMコンバータに3レベル回路を適用することによって、リアクトル(たとえば図14のリアクトルL1)に発生するリプル成分を小さくすることができる。リプル成分が小さいため、リアクトルのインダクタンスは小さくてもよい。したがってリアクトルを小型化できる。リアクトルを小型化することが可能であるので、電力変換装置の小型化および軽量化を図ることができる。  The power converter 4 (PWM converter) shown in FIG. 2 is a three-level circuit. Therefore, the power conversion device 4 can convert an AC voltage having three values into a DC voltage. By applying a three-level circuit to the PWM converter, the ripple component generated in the reactor (for example, the reactor L1 in FIG. 14) can be reduced. Since the ripple component is small, the inductance of the reactor may be small. Therefore, the reactor can be reduced in size. Since the reactor can be reduced in size, the power conversion device can be reduced in size and weight.

一般に、3レベル回路を実現するためには、直流正母線と直流負母線との間に直列接続された4つのスイッチング素子が必要である(たとえば国際公開公報WO2010/021052A1を参照)。この実施の形態によれば、2つのスイッチング素子によって3レベル回路を実現できる。このような理由によって、電力変換装置の小型化および軽量化を図ることができる。  In general, in order to realize a three-level circuit, four switching elements connected in series between a DC positive bus and a DC negative bus are required (see, for example, International Publication WO2010 / 021052A1). According to this embodiment, a three-level circuit can be realized by two switching elements. For these reasons, the power converter can be reduced in size and weight.

さらに、この実施の形態によれば、リカバリ電流が交流スイッチを流れない。交流スイッチがMOSFETである場合には、リカバリ電流に起因してMOSFETが損傷することを防ぐことができる。したがって交流スイッチにMOSFETを使用することができる。一般に、同じ定格のMOSFETとIGBTとを比較すると、MOSFETのスイッチング損失は、IGBTのスイッチング損失よりも小さい。交流スイッチにMOSFETを適用することによって、損失を低減することができる。これにより高い効率を有する電力変換装置を実現することができる。  Furthermore, according to this embodiment, the recovery current does not flow through the AC switch. When the AC switch is a MOSFET, it is possible to prevent the MOSFET from being damaged due to the recovery current. Therefore, MOSFET can be used for the AC switch. In general, when a MOSFET having the same rating is compared with an IGBT, the switching loss of the MOSFET is smaller than the switching loss of the IGBT. By applying a MOSFET to the AC switch, loss can be reduced. Thereby, the power converter device having high efficiency can be realized.

[実施の形態2]
図15は、本発明の第2の実施の形能に係る電力変換装置を示す図である。図15を参照して、電力変換装置4Aは、整流回路1A,1B,1Cに加えて、トランジスタQ1A,Q2A,Q1B,Q2B,Q1C,Q2Cを備える。整流回路1A,1B,1Cの各々の構成は、図2に示された構成と同様である。
[Embodiment 2]
FIG. 15 is a diagram illustrating a power conversion device according to the second embodiment of the present invention. Referring to FIG. 15, power conversion device 4A includes transistors Q1A, Q2A, Q1B, Q2B, Q1C, and Q2C in addition to rectifier circuits 1A, 1B, and 1C. The configuration of each of the rectifier circuits 1A, 1B, and 1C is the same as that shown in FIG.

トランジスタQ1A,Q2A,Q1B,Q2B,Q1C,Q2Cの各々は、IGBTである。トランジスタQ1A,Q2Aは直流正母線11と直流負母線12との間に直列に接続される。トランジスタQ1B,Q2Bは直流正母線11と直流負母線12との間に直列に接続される。トランジスタQ1C,Q2Cは直流正母線11と直流負母線12との間に直列に接続される。制御回路5は、トランジスタQ1A,Q2A,Q1B,Q2B,Q1C,Q2Cのスイッチングを制御する。  Each of transistors Q1A, Q2A, Q1B, Q2B, Q1C, and Q2C is an IGBT. Transistors Q1A and Q2A are connected in series between DC positive bus 11 and DC negative bus 12. Transistors Q1B and Q2B are connected in series between DC positive bus 11 and DC negative bus 12. Transistors Q1C and Q2C are connected in series between DC positive bus 11 and DC negative bus 12. The control circuit 5 controls switching of the transistors Q1A, Q2A, Q1B, Q2B, Q1C, and Q2C.

図15に示された構成では、ダイオードD1A,D2Aは、トランジスタQ1A,Q2Aにそれぞれ逆並列接続される。ダイオードD1B,D2Bは、トランジスタQ1B,Q2Bにそれぞれ逆並列接続される。ダイオードD1C,D2Cは、トランジスタQ1C,Q2Cにそれぞれ逆並列接続される。  In the configuration shown in FIG. 15, the diodes D1A and D2A are connected in antiparallel to the transistors Q1A and Q2A, respectively. Diodes D1B and D2B are connected in antiparallel to transistors Q1B and Q2B, respectively. Diodes D1C and D2C are connected in antiparallel to transistors Q1C and Q2C, respectively.

一般にPWMコンバータの力率は1.0に近い。このため、トランジスタQ1A,Q2A,Q1B,Q2B,Q1C,Q2Cには、電流がほとんど流れない。このような理由により、図2に示した電力変換装置4(PWMコンバータ)では、図15に示された構成からトランジスタQ1A,Q2A,Q1B,Q2B,Q1C,Q2Cが省略されている。  In general, the power factor of a PWM converter is close to 1.0. Therefore, almost no current flows through the transistors Q1A, Q2A, Q1B, Q2B, Q1C, and Q2C. For this reason, in the power conversion device 4 (PWM converter) shown in FIG. 2, the transistors Q1A, Q2A, Q1B, Q2B, Q1C, and Q2C are omitted from the configuration shown in FIG.

電力変換装置4Aは、実施の形態1に係る整流回路1A,1B,1Cを有する。したがって、この実施の形態によれば、実施の形態1に係る電力変換装置と同じ効果を得ることができる。  The power conversion device 4A includes rectifier circuits 1A, 1B, and 1C according to the first embodiment. Therefore, according to this embodiment, the same effect as the power conversion device according to Embodiment 1 can be obtained.

さらに、この実施の形態では、直流正母線11と直流負母線12との間に直列に接続された2つのトランジスタによってアームが構成される。たとえば交流ライン2A,2B,2Cに三相交流モータが接続された場合に、その三相交流モータを回生運転させることができる。すなわち、電力変換装置4Aは、三相交流モータの回生運転により発生した交流電力を直流電力に変換することができる。  Furthermore, in this embodiment, an arm is constituted by two transistors connected in series between the DC positive bus 11 and the DC negative bus 12. For example, when a three-phase AC motor is connected to the AC lines 2A, 2B, 2C, the three-phase AC motor can be regenerated. That is, the power conversion device 4A can convert AC power generated by the regenerative operation of the three-phase AC motor into DC power.

[実施の形態3]
実施の形態3に係る電源装置は、実施の形態1または2に係る電力変換装置によって実現される。
[Embodiment 3]
The power supply device according to the third embodiment is realized by the power conversion device according to the first or second embodiment.

図16は、本発明の第3の実施の形態に係る電源装置の第1の構成例を示した図である。図16を参照して、電力変換装置4(または4A)は、交流電源10からの三相交流電力を直流電力に変換する。電力変換装置4(または4A)は、その直流電力を、直流正母線11および直流負母線12を介して直流負荷6に供給する。ライン3は、交流電源10および直流負荷6に接続される。  FIG. 16 is a diagram illustrating a first configuration example of the power supply device according to the third embodiment of the present invention. Referring to FIG. 16, power conversion device 4 (or 4A) converts three-phase AC power from AC power supply 10 into DC power. Power converter 4 (or 4A) supplies the DC power to DC load 6 via DC positive bus 11 and DC negative bus 12. Line 3 is connected to AC power supply 10 and DC load 6.

図17は、本発明の第3の実施の形態に係る電源装置の第2の構成例を示した図である。図17を参照して、電力変換装置4(または4A)は、直流電源Eからの直流電力を三相交流電力に変換する。直流正母線11および直流負母線12は直流電源Eに接続される。電力変換装置4(または4A)は、その三相交流電力を、交流ライン2A,2B,2Cを介して交流負荷7に供給する。交流負荷7は、三相4線式の負荷である。ライン3は、交流負荷7に接続される。図17に示されるように、電力変換装置4(または4A)は、コンバータとしてだけでなくインバータ(3レベルPWMインバータ)としても利用可能である。交流負荷7が三相交流モータである場合には、電力変換装置4Aが用いられることが好ましい。電力変換装置4Aは、三相交流モータの回生運転によって発生した交流電力を直流電力に変換して、その直流電力を直流電源Eに供給することができる。  FIG. 17 is a diagram illustrating a second configuration example of the power supply device according to the third embodiment of the present invention. Referring to FIG. 17, power conversion device 4 (or 4A) converts DC power from DC power supply E into three-phase AC power. DC positive bus 11 and DC negative bus 12 are connected to DC power source E. The power converter 4 (or 4A) supplies the three-phase AC power to the AC load 7 via the AC lines 2A, 2B, and 2C. The AC load 7 is a three-phase four-wire load. Line 3 is connected to AC load 7. As shown in FIG. 17, the power conversion device 4 (or 4A) can be used not only as a converter but also as an inverter (3-level PWM inverter). When the AC load 7 is a three-phase AC motor, it is preferable to use the power conversion device 4A. The power converter 4A can convert the AC power generated by the regenerative operation of the three-phase AC motor into DC power, and supply the DC power to the DC power source E.

図18は、本発明の第3の実施の形態に係る電源装置の第3の構成例を示した図である。図17を参照して、電源装置20は、電力変換装置4と電力変換装置4Bとを含む。電力変換装置4Bの構成は電力変換装置4の構成と同じである。電力変換装置4は、交流電源10からの三相交流電力を直流電力に変換する。電力変換装置4Bは、電力変換装置4からの直流電力を三相交流電力に変換して、その三相交流電力を交流ライン22A,22B,22Cを介して交流負荷7に供給する。交流負荷7は、三相4線式の負荷である。ライン3は、交流電源10および交流負荷7に接続される。  FIG. 18 is a diagram illustrating a third configuration example of the power supply device according to the third embodiment of the present invention. Referring to FIG. 17, power supply device 20 includes a power conversion device 4 and a power conversion device 4B. The configuration of the power conversion device 4B is the same as the configuration of the power conversion device 4. The power conversion device 4 converts the three-phase AC power from the AC power supply 10 into DC power. The power conversion device 4B converts the DC power from the power conversion device 4 into three-phase AC power, and supplies the three-phase AC power to the AC load 7 via the AC lines 22A, 22B, and 22C. The AC load 7 is a three-phase four-wire load. Line 3 is connected to AC power supply 10 and AC load 7.

図18の構成において、電力変換装置4に代えて電力変換装置4Aが用いることができる。この場合、電力変換装置4Bの構成は、たとえば電力変換装置4Aの構成と同じである。  In the configuration of FIG. 18, the power conversion device 4 </ b> A can be used instead of the power conversion device 4. In this case, the configuration of power conversion device 4B is, for example, the same as the configuration of power conversion device 4A.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。  The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1,1A〜1C 整流回路、2,2A〜2C,22A〜22C 交流ライン、3,3A〜3C ライン(中性線)、4,4A,4B 電力変換装置、5 制御回路、6 直流負荷、7 交流負荷、10 交流電源、11 直流正母線、12 直流負母線、20 電源装置、101,102 参照信号、103 電圧指令信号、C,C1,C2 コンデンサ、D1〜D4,D1A,D2A,D1B,D2B,D1C,D2C,Da,Db ダイオード、E 直流電源、E1,E2 電源、I,I1〜I5 電流、Ir リカバリ電流、L1,L2 リアクトル、N1,NA〜NC 中性点、Q1〜Q4,Q1A,Q2A,Q1B,Q2B,Q1C,Q2C トランジスタ、S1,S2,SW1,SW2,SW1A,SW2A,SW1B,SW2B,SW1C,SW2C 交流スイッチ。  1, 1A-1C rectifier circuit, 2, 2A-2C, 22A-22C AC line, 3, 3A-3C line (neutral wire), 4, 4A, 4B power converter, 5 control circuit, 6 DC load, 7 AC load, 10 AC power supply, 11 DC positive bus, 12 DC negative bus, 20 power supply, 101, 102 reference signal, 103 voltage command signal, C, C1, C2 capacitor, D1-D4, D1A, D2A, D1B, D2B , D1C, D2C, Da, Db diode, E DC power supply, E1, E2 power supply, I, I1 to I5 current, Ir recovery current, L1, L2 reactor, N1, NA to NC neutral point, Q1 to Q4, Q1A, Q2A, Q1B, Q2B, Q1C, Q2C transistors, S1, S2, SW1, SW2, SW1A, SW2A, SW1B, SW2B, SW1C, W2C AC switch.

Claims (5)

直流正母線(11)に接続されたカソード端子を有する第1のダイオード(D1)と、
前記第1のダイオード(D1)のアノード端子に接続されたカソード端子と、直流負母線(12)に接続されたアノード端子とを有する第2のダイオード(D2)と、
前記直流正母線(11)と中性点(N1)との間に接続された第1のコンデンサ(C1)と、
前記直流負母線(12)と前記中性点(N1)との間に接続された第2のコンデンサ(C2)と、
前記第1および第2のダイオードの接続点と、前記中性点(N1)との間に接続された交流スイッチ(SW1,SW2)とを備える、電力変換装置。
A first diode (D1) having a cathode terminal connected to the DC positive bus (11);
A second diode (D2) having a cathode terminal connected to the anode terminal of the first diode (D1) and an anode terminal connected to the DC negative bus (12);
A first capacitor (C1) connected between the DC positive bus (11) and the neutral point (N1);
A second capacitor (C2) connected between the DC negative bus (12) and the neutral point (N1);
A power converter comprising: an AC switch (SW1, SW2) connected between a connection point of the first and second diodes and the neutral point (N1).
前記交流スイッチ(SW1,SW2)は、
前記第1および第2のダイオード(D1,D2)の前記接続点と前記中性点(N)との間に直列に接続された第1および第2のMOSFET(Q3,Q4)と、
前記第1のMOSFETに逆並列接続された第3のダイオード(D3)と、
前記第2のMOSFETに逆並列接続された第4のダイオード(D4)とを含む、請求項1に記載の電力変換装置。
The AC switches (SW1, SW2)
First and second MOSFETs (Q3, Q4) connected in series between the connection point of the first and second diodes (D1, D2) and the neutral point (N);
A third diode (D3) antiparallel connected to the first MOSFET;
The power conversion device according to claim 1, further comprising a fourth diode (D4) connected in antiparallel to the second MOSFET.
前記電力変換装置は、
前記直流正母線(11)と前記直流負母線(12)との間に直列に接続された第1および第2の半導体スイッチング素子(Q1,Q2)をさらに備え、
前記第1のダイオード(D1)は、前記第1の半導体スイッチング素子(Q1)に逆並列接続され、
前記第2のダイオード(D2)は、前記第2の半導体スイッチング素子(Q2)に逆並列接続される、請求項2に記載の電力変換装置。
The power converter is
First and second semiconductor switching elements (Q1, Q2) connected in series between the DC positive bus (11) and the DC negative bus (12),
The first diode (D1) is connected in antiparallel to the first semiconductor switching element (Q1),
The power conversion device according to claim 2, wherein the second diode (D2) is connected in antiparallel to the second semiconductor switching element (Q2).
前記第1および第2のダイオード(D1,D2)の前記接続点は交流ライン(2)に接続され、
前記電力変換装置は、前記交流ライン(2)を介して供給された交流電圧が直流電圧に変換されるように前記第1および第2のMOSFET(Q3,Q4)を制御するための制御回路(5)をさらに備える、請求項2に記載の電力変換装置。
The connection point of the first and second diodes (D1, D2) is connected to an AC line (2);
The power converter includes a control circuit for controlling the first and second MOSFETs (Q3, Q4) so that an AC voltage supplied via the AC line (2) is converted into a DC voltage. The power converter according to claim 2, further comprising 5).
前記第1および第2のダイオード(D1,D2)の前記接続点は交流ライン(2)に接続され、
前記電力変換装置は、前記直流正母線(11)および前記直流負母線(12)を介して供給された直流電圧が交流電圧に変換されるように前記第1および第2のMOSFET(Q3,Q4)を制御するための制御回路(5)をさらに備える、請求項2に記載の電力変換装置。
The connection point of the first and second diodes (D1, D2) is connected to an AC line (2);
The power converter includes the first and second MOSFETs (Q3, Q4) so that a DC voltage supplied via the DC positive bus (11) and the DC negative bus (12) is converted into an AC voltage. The power conversion device according to claim 2, further comprising a control circuit (5) for controlling the).
JP2013556164A 2012-02-03 2012-02-03 Power converter Pending JPWO2013114613A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013556164A JPWO2013114613A1 (en) 2012-02-03 2012-02-03 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013556164A JPWO2013114613A1 (en) 2012-02-03 2012-02-03 Power converter

Publications (1)

Publication Number Publication Date
JPWO2013114613A1 true JPWO2013114613A1 (en) 2015-05-11

Family

ID=53194767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013556164A Pending JPWO2013114613A1 (en) 2012-02-03 2012-02-03 Power converter

Country Status (1)

Country Link
JP (1) JPWO2013114613A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011078271A (en) * 2009-10-01 2011-04-14 Mitsubishi Electric Corp Power converter
WO2011102082A1 (en) * 2010-02-17 2011-08-25 富士電機システムズ株式会社 Power conversion apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011078271A (en) * 2009-10-01 2011-04-14 Mitsubishi Electric Corp Power converter
WO2011102082A1 (en) * 2010-02-17 2011-08-25 富士電機システムズ株式会社 Power conversion apparatus

Similar Documents

Publication Publication Date Title
JP5457449B2 (en) Power converter
JP5369922B2 (en) 3-level power converter
JP5450635B2 (en) Power converter
EP2251969B1 (en) Five-level inverter
WO2013114613A1 (en) Power conversion device
US20120201066A1 (en) Dual switching frequency hybrid power converter
JP5515386B2 (en) Snubber circuit for three-level power converter
JP2009022062A (en) Wiring structure of 3-level power conversion circuit
WO2017038022A1 (en) Power conversion device
JP6168155B2 (en) Power conversion device and power conversion method
US20130241290A1 (en) Filter circuit and bidirectional power conversion apparatus including thereof
JP2014135799A (en) Power conversion device
US9350266B2 (en) Power supply circuit for gate driving circuit of a power converter
US20210384817A1 (en) Method for switching off power semiconductor switches in a bridge circuit, bridge circuit, and inverter comprising a bridge circuit
JP7008222B2 (en) Power conversion system
JP2009095083A (en) Power converter
JP2011061883A (en) Power conversion apparatus
JP4661256B2 (en) Power converter
JP6647471B1 (en) 3-level power converter
JP2019058019A (en) Electric power converter
JP2010119169A (en) Power conversion apparatus
JPWO2018127945A1 (en) Power converter
JPWO2013114613A1 (en) Power converter
JP6191542B2 (en) Power converter
JP2017169250A (en) Multilevel power conversion device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151013