JPWO2009113571A1 - 複数の基盤ソフトウェアを動作可能な情報処理装置および方法 - Google Patents
複数の基盤ソフトウェアを動作可能な情報処理装置および方法 Download PDFInfo
- Publication number
- JPWO2009113571A1 JPWO2009113571A1 JP2010502849A JP2010502849A JPWO2009113571A1 JP WO2009113571 A1 JPWO2009113571 A1 JP WO2009113571A1 JP 2010502849 A JP2010502849 A JP 2010502849A JP 2010502849 A JP2010502849 A JP 2010502849A JP WO2009113571 A1 JPWO2009113571 A1 JP WO2009113571A1
- Authority
- JP
- Japan
- Prior art keywords
- execution environment
- semiconductor integrated
- integrated circuit
- division control
- environment division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
- G06F21/53—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本発明の目的は、複数の実行環境を有する情報処理装置において、高信頼な情報処理装置を低コストで実現可能とする装置、方法を提供することにある。複数の演算回路10P1−1、10P1−mと、前記複数の演算回路で実行され、同一の信頼度を有する複数の基盤ソフトウェア70P1〜70Pkと、前記複数の演算回路からのアクセスを制限するフィルタ手段1010を有する相互結合網1000と、前記複数の基盤ソフトウェアをそれぞれ実行する演算回路とは独立の演算装置11と、演算回路11で実行さえる実行環境分割制御手段200と、を備え、前記前記実行環境分割制御手段は、前記複数の基盤ソフトウェアで共有され、前記基盤ソフトウェアの信頼度よりも高い信頼度を有し、前記基盤ソフトウェアと協調して、前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する(図2)。
Description
(関連出願についての記載)
本願は、先の日本特許出願2008−061588号(2008年3月11日出願)の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、相互結合網で接続された複数のCPUを有する半導体集積回路に関し、特に、信頼性と汎用性を考慮して、基盤ソフトウェアを安全に動作可能とする情報処理装置及び方法に関する。
本願は、先の日本特許出願2008−061588号(2008年3月11日出願)の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、相互結合網で接続された複数のCPUを有する半導体集積回路に関し、特に、信頼性と汎用性を考慮して、基盤ソフトウェアを安全に動作可能とする情報処理装置及び方法に関する。
データセンター等の情報処理装置において、今後は複数の基盤ソフトウェアを動作させることが予想される。しかしながら、基盤ソフトウェアの信頼性によって、システム動作の信頼性が左右されることになる。
図15は、基盤ソフトウェアが実行される情報処理装置の典型的な構成の一例を模式的に示す図である。図15において、基盤ソフトウェア70P1は、演算回路10P1−1〜10P1−mを管理し、基盤ソフトウェア70P1の上でアプリケーション群50P1−1〜50P1−j、及びOS60P1−1〜60P1−jを実行する。これにより、複数の演算回路10P1−1〜10P1−mにおいて、複数の基盤ソフトウェアを独立に動作させることが可能となる。
図15に示した情報処理装置は、基盤ソフトウェアにバグがあった場合、あるいは、基盤ソフトウェア自体が攻撃されて悪意のあるソフトウェアに奪取された場合、容易に他の実行環境を破壊することができる、といった問題があった。
図15の情報処理装置の問題に対応する技術として、特許文献1に開示された情報処理装置がある。図16は、ダウンロードされた追加処理を実行する情報通信端末装置の構成の一例を模式的に示す図である(特許文献2参照)。
図16において、各々の実行環境10000P1〜Pkにて、複数のCPU10010AP1及び10010BP1を、実行するプログラム(処理)の信頼度に応じて、複数のドメイン10020AP1及び10020BP1に分け、各ドメインは、1つ又は複数のCPUを含み、追加処理等の低セキュリティの処理を実行するドメインに属するCPU10010BP1が、高セキュリティの処理を実行するドメインのメモリ31及び入出力装置(I/O)41に対してアクセスする場合には、該アクセス要求は、アクセス制御手段10030P1によって、アクセスの許可/非許可が判別され、許可されたアクセスのみが行われる構成とされる。この構成により、ハードウェア制御を基にした、非常に高信頼なセキュリティシステムの構築が可能となる。
以下に本発明による関連技術の分析を与える。
図16に示した方式には、各々の実行環境において、基本処理を行うドメインを特定する必要がある。
しかしながら、データセンターのように、複数の使用者が存在し、かつ、特定の機能を実行することを目的としていない応用領域においては、各実行環境において、どのようなソフトウェアが実行されるかがわからない。このため、そのような基本処理を事前に特定することは困難であった。
さらに、図16の構成の場合、事前にOSが利用する領域を固定することが可能であった。
データセンターのように、様々な実行環境が想定される情報処理装置では、利用する資源領域をあらかじめ確定させることができない。このため、図16の構成は、データセンター等への適用等において、汎用性の面で改善の余地がある。
相互結合網で接続された複数のCPUを有する半導体集積回路に関して、情報処理装置全体の信頼性を保証するためには、複数の信頼できない(untrusted)基盤ソフトウェアを相互に高信頼に協調させる必要がある。しかしながら、上記した関連技術では、これを達成することは困難である。
したがって、本発明の目的は、複数の実行環境を有する情報処理装置において、たとえ、ある基盤ソフトウェアの動作に不具合があったとしても、それによる影響を、他の実効環境に伝播させることが回避され、高信頼な情報処理装置が実現可能とする装置、方法を提供することにある。
本発明の他の目的は、高信頼な情報処理装置を低コストで実現可能とする装置、方法を提供することにある。
本発明のさらに他の目的は、信頼ができない基盤ソフトウェア間で、高信頼に動的な資源配分を行うことを可能とする装置、方法を提供することにある。
前記目的を達成する本発明は、その概略を述べれば以下の通りである。
本発明の1つの側面によれば、複数の演算回路と、前記複数の演算回路でそれぞれ実行される複数の基盤ソフトウェアと、前記演算回路からのアクセスを制限し、前記演算回路同士の分離制御を行うフィルタ手段を有する相互結合網と、前記複数の基盤ソフトウェアをそれぞれ実行する演算回路とは別の演算回路と、前記別の演算回路で実行される実行環境分割制御手段と、を備え、前記実行環境分割制御手段は、複数の前記基盤ソフトウェアに対して1つ配設され、前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する半導体集積回路あるいは情報処理装置が提供される。本発明において、前記複数の基盤ソフトウェアは互いに同一又は同等の信頼度を有する。
本発明の他の側面によれば、複数の演算回路と、前記複数の演算回路でそれぞれ実行される複数の基盤ソフトウェアと、前記演算回路からのアクセスを制限し、前記演算回路同士の分離制御を行うフィルタ手段を有する相互結合網と、を備えた情報処理装置の制御方法であって、前記複数の基盤ソフトウェアをそれぞれ実行する演算回路とは別の演算回路で実行環境分割制御手段を実行し、前記実行環境分割制御手段は、複数の前記基盤ソフトウェアに対して1つ配設され、前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する方法が提供される。
本発明によれば、複数の実行環境を有する情報処理装置において、たとえ、ある基盤ソフトウェアの動作に不具合があったとしても、それによる影響を、他の実効環境に伝播させることが回避され、高信頼な情報処理装置が実現可能である。
また、本発明によれば、高信頼な上記情報処理装置を、従来方式よりも、非常に低コストで実現することが可能である。
さらに、本発明によれば、信頼ができない基盤ソフトウェア間で、高信頼に動的な資源配分を行うことを可能としたことにより、より柔軟なシステム構成を使用者に提供することが可能である。
10、10P1、10P2、10Pn、10P1−1、10P1−m
10Pk−1、10Pk−n 演算回路
11 実行環境分割制御手段用演算回路群
30 メモリ制御回路
31、31C1、31Ct メモリ
40 I/O制御回路
41、41C1、41Ct I/O
50、50P1−1、50P1−j アプリケーション群
60、60P1−1、60P1−j OS
70、70P1、70Pk 基盤ソフトウェア
90、90P1、90Pk 実行環境
100、100C1、100Ct 半導体集積回路
200、200C1、200Ct 実行環境分割制御手段
201 分割情報
1000、1000C1、1000Ct 相互結合網
1010、1010C1、1010Ct フィルタ装置
10000P1…Pk 実行環境
10010AP1、10010BP1 CPU
10020AP1、10020BP1 実行環境
10021AP1、10021BP1 OS
10022P1 基本処理
10023P1 追加処理
10030P1 アクセス制御手段
10Pk−1、10Pk−n 演算回路
11 実行環境分割制御手段用演算回路群
30 メモリ制御回路
31、31C1、31Ct メモリ
40 I/O制御回路
41、41C1、41Ct I/O
50、50P1−1、50P1−j アプリケーション群
60、60P1−1、60P1−j OS
70、70P1、70Pk 基盤ソフトウェア
90、90P1、90Pk 実行環境
100、100C1、100Ct 半導体集積回路
200、200C1、200Ct 実行環境分割制御手段
201 分割情報
1000、1000C1、1000Ct 相互結合網
1010、1010C1、1010Ct フィルタ装置
10000P1…Pk 実行環境
10010AP1、10010BP1 CPU
10020AP1、10020BP1 実行環境
10021AP1、10021BP1 OS
10022P1 基本処理
10023P1 追加処理
10030P1 アクセス制御手段
本発明の実施形態について説明する。本発明は、その好ましい一実施の形態によれば、図1を参照すると、半導体集積回路100において、CPU等の演算回路10P1−Pnと、外部メモリ31と接続されるメモリ制御回路30と、外部I/O41と接続されるI/O制御回路40と、演算回路10P1−Pn、メモリ制御回路30、I/O制御回路40を相互接続し、一貫性を保持しながら、演算回路10P1−Pn同士の分離制御を行うことが可能なフィルタ装置1010を備える相互結合網1000と、を有する。以下、実施例に即して説明する。
図1は、本発明の一実施例の情報処理装置の全体構成を示す図である。図1を参照すると、半導体集積回路100において、CPU等の演算回路10P1−Pn、外部メモリ31と接続されるメモリ制御回路30、外部I/O41と接続されるI/O制御回路40に加えて、さらに、それらを相互接続し、かつ、一貫性を保持しながら演算回路同士の分離制御を行うことが可能なフィルタ装置1010を備える相互結合網1000を有する。
本実施例において、演算回路10、メモリ制御回路30、メモリ31、I/O制御回路40、I/O41、相互結合網1000は、それぞれ、別パッケージ構成だけでなく、SoC(System−on−Chip)内部の回路構成あるいは別チップによるSiP(System−in−Package)構成、3次元LSI構成、さらにその組み合わせからなる構成をとってもよい。
本実施例によれば、演算回路10P1−Pnは、信号処理プロセッサ、または、VLIW(Very Long Instruction Word)プロセッサ、構成可能プロセッサ等の、プログラム動作が可能な演算装置であれば何でもよい。
また、かかる構成において、フィルタ装置1010は、特許文献2(国際公開番号WO2006/022161 A1)などに開示された、一貫性を保持しながら演算回路同士の分離制御を行うことが可能なフィルタ装置であれば何でもよい。
図2は、本発明の一実施例の半導体集積回路100の全体構成を示す図である。図2を参照すると、複数の演算回路群11と、複数の演算回路群11の上で実行される実行環境分割制御手段200と、演算回路10P1−1〜10P1−m上で基盤ソフトウェア70P1が実行され、かつ、その上で、アプリケーション群50P1−1〜50P1−j、及び、OS60P1−60P1−jがそれぞれ実行される、複数の実行環境90P1〜90Pkを備えている。さらに、演算回路を相互接続し、かつ、一貫性を保持しながら演算回路同士の分離制御を行うことが可能なフィルタ装置1010を備える相互結合網1000を有する。複数の実行環境90P1〜90Pkにおける基盤ソフトウェア70P1〜70Pkはそれぞれ同一又は同等の信頼度を有する。なお、以下では、複数の実行環境90P1〜90Pkを実行環境90で表す場合もある。
なお、基盤ソフトウェアとは、仮想化(virtualization)ソフトウェアやファームウェアなど、OSの実行を支える基盤ソフトウェアを意味する。OSの改造が許されるシステムであれば、OSそのものに基盤ソフトウェアが含まれていてもよいことは勿論である。
かかる構成において、フィルタ装置1010は、実行環境分割制御手段200によってのみ、その設定が変更可能である。実行環境分割制御手段200及び演算回路群11からの要求は全て許可してもよいし、フィルタ装置1010にて自身のアクセス範囲を設定してもよい。
実行環境90は、データセンターの各使用者に割り当てられるアプリケーションの実行ためのハードウェア・ソフトウェア環境である。すなわち、1つの実行環境は、図16に示される複数のドメインを含む。
本実施例において、実行環境分割制御手段200は、実行環境90P1〜90Pkを実行する演算回路とは独立な演算回路群11で実行される。
すなわち、最小の演算回路群11(1つのCPUないし複数のCPU)を新規に情報処理装置に追加し、さらに、実行環境の分割と、実行環境間の資源調停との機能を、実行環境から共通項として切り出して、それを実行環境間で共有可能な実行環境分割制御手段200として別途切り出した構成といえる。これは、実行環境内で基本処理の切り出しが困難であることに着目し、基本処理の信頼度を逆に低く設定してしまうことで、実行環境全体を低信頼度の処理とみなすことが可能となり、その結果、各実行環境内でフィルタ制御を行うのではなく、装置全体で共有化したフィルタ制御を行う実行環境分割手段200を切り出すことが可能となったものである。これにより、極めて低コストなフィルタ制御が可能となる。
データセンター等の情報処理装置提供者は、その使用者がその実行環境の中でどのようなソフトウェアを動作させうるのかを事前に(装置出荷前に)知ることができない。その提供者は、その実行環境全体が100%バグフリーであり、かつ、悪意のあるウィルスを完全に防いでいることを保証することができないため、実行環境全体の信頼度を、情報処理装置にとって低いとみなすことができる。
一方、情報処理装置提供者は、演算回路群11及び実行環境分割制御手段200の動作を事前に(装置出荷前に)保証することが可能である。この点において、全実行環境と比べて、実行環境分割制御手段200は、情報処理装置にとって高信頼であるといえる。
関連技術とは異なり、演算回路群11にて、情報処理装置の基本機能が実行されるわけではない。使用者毎に不可欠な基本機能は、それぞれの実行環境の中に含まれる。
本実施例においては、複数の使用者によって共有された半導体集積回路100の上で、使用者毎に互いに信頼できない実行環境が動作している状況で、高信頼な実行環境分割制御手段200及び演算回路群11を新規に追加し、かつ、それを実行環境間で共有することで、フィルタ装置1010を経由して、ハードウェア的に、信頼できない実行環境同士の相互干渉の防止を低コストに行う、構成を特徴の1つとしている。
さらに、本実施例において、実行環境分割制御手段200は、基盤ソフトウェア群70と協調することで、実行環境間での資源調停を安全に、かつ、低コストに行うことが可能となる。これが可能である理由は、本実施例においては、基盤ソフトウェア群も信頼可能ではないものの、フィルタ装置1010の強制的な設定変更や、リセットなどの回路的な強制制御を経由することで、ある使用者に属する実行環境がCPU資源等を独占することをハードウェア的に回避できるためである。
図3は、本発明の一実施例のフィルタ装置1010に設定される分割情報201を示す図である。図3において、演算回路#1−10は、0x00000000から0x10000000までの領域の読み出し(R)と、0x1000000から0x20000000までの領域の読み書き(R,W)とが許可され、それ以外の領域への読み書きは全て拒否される。
演算回路#11−50は、0x20000000から0x30000000までの領域の読み出し(R)と0x3000000から0x40000000までの領域の読み書き(R,W)とが許可され、それ以外の領域への読み書き(R,W)は全て拒否される。
これにより、それぞれの基盤ソフトウェアが管理する演算回路ごとに、メモリないしI/O領域へのアクセス制御を行うことができるので、基盤ソフトウェア間の信頼性を高めることが可能である。
図4は、図2の半導体集積回路100の動作の一例を説明するための図である。図4において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、演算回路10P1−1〜10P1−mから10Pk−1〜10Pk−nまでがそれぞれ実行可能なメモリ・I/O領域を定める方法について説明する。
ステップ1(S1):実行環境分割制御手段200は、あらかじめ定められた分割情報201に基づき、フィルタ装置1010の設定を行う。
図5は、図2の半導体集積回路100の動作の一例を説明するための図である。図5において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、演算回路10P1−1〜10P1−mから10Pk−1〜10Pk−nまでに対して基盤ソフトウェア70P1〜70Pkを起動する方法について説明する。
ステップ1(S1):実行環境分割制御手段200は、演算回路10P1−1〜10P1−mから10Pk−1〜10Pk−nまでの起動を行う。
ステップ2(S2):演算回路10P1−1〜10P1−mは、基盤ソフトウェア70P1を起動し、また、演算回路10Pk−1〜10Pk−nは基盤ソフトウェア70Pkを起動する。
ステップ3(S3):実行環境分割制御手段200は、基盤ソフトウェア70P1〜70Pkに対して、割り当てた領域についての情報を提供する。
ここで、基盤ソフトウェアに、仮に不具合があったとしても、フィルタ装置1010が設定されているので、基盤ソフトウェアに割り当てられた領域以外へは干渉できないため、極めて高信頼な基盤ソフトウェアの起動が実現できている。
図6は、図2の半導体集積回路100の動作の一例を説明するための図である。図6において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、基盤ソフトウェア70P1〜70Pkがそれぞれの実行環境90P1〜90PkのOSを起動する方法について説明する。
ステップ1(S1):基盤ソフトウェア70P1〜70Pkは、図5で与えられた情報を元に、実行するOSに対する資源の仮想化を行い、そして、OSを起動する。
ここで、資源の仮想化とは、例えば、0番地に割り当てるアドレスをどこに設定するかといったメモリ仮想化や、I/Oや割込み処理に対する仮想化を含む。
図7は、図2の半導体集積回路100の動作の一例を説明するための図である。図7において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、実行環境90P1から、フィルタ装置1010で許可されたアクセスが発行された場合について説明する。
ステップ1(S1):仮想化環境90P1から、フィルタ装置1010へアクセスが発行される。
ステップ2(S2):フィルタ装置1010は、当該アクセスが許可されることを判断し、その結果、相互結合網1000経由で、そのアクセスを発行する。
図8は、図2の半導体集積回路100の動作の一例を説明するための図である。図8において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、実行環境90P1から、フィルタ装置1010で許可されないアクセスが発行された場合について説明する。
ステップ1(S1):仮想化環境90P1から、フィルタ装置1010へアクセスが発行される。
ステップ2(S2):フィルタ装置1010は、当該アクセスが許可されないことを判断し、その結果、相互結合網1000経由で、アクセスエラーを発行元の演算回路へと通知する。
図9は、図2の半導体集積回路100の動作の一例を説明するための図である。図9において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、実行環境分割制御手段200が、システムから与えられた情報に基づいて、特定の実行環境において、動的に資源を調整する方法について説明する。ここで、システムから与えられた情報とは、例えば、演算回路ないしメモリが新規にシステムに追加された、あるいは、保守のために、特定の仮想化環境の演算回路やメモリの使用を停止するといったことを意味する。
ステップ1(S1):実行環境分割制御手段200は、システムから与えられた情報に基づいて、実行環境(仮想化環境)90P1の基盤ソフトウェア70P1に通知を行う。
ステップ2(S2):実行環境90P1の基盤ソフトウェア70P1は、その通知に基づいて、自身の情報を更新し、その結果を、実行環境分割制御手段200へと返答する。
返答後、基盤ソフトウェア70P1は、実行環境分割制御手段200からの応答待ちになる。応答待ち時に、基盤ソフトウェア70P1は与えられた情報に関係ない処理は進めてもよいことは勿論である。
ステップ3(S3):実行環境分割制御手段200は、今回与えられた情報に基づき、フィルタ装置1010の設定を行う。
ステップ4(S4):実行環境分割制御手段200は、実行環境90P1の基盤ソフトウェア70P1にフィルタ設定が完了したことを通知する。
これにより、実行環境90P1の基盤ソフトウェア70P1は、新しい情報に基づいて動作を開始する。
ここで、基盤ソフトウェアから応答が無かった場合には、システム側に通知してもよいし、あるいは、リセットを行っても良い。あるいは、強制的に設定を変更してもよい。これにより、高信頼に基盤ソフトウェアを制御することが可能である。
図10は、図2の半導体集積回路100の動作の一例を説明するための図である。図10において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、実行環境分割制御手段200が、システムないし基盤ソフトウェアから与えられた情報に基づいて、実行環境間において、動的に資源を調整する方法について説明する。なお、システムから与えられた情報とは、例えば、演算回路ないしメモリの負荷状況に応じた配分といったことを意味する。
ステップ1(S1):実行環境分割制御手段200は、システムないし実行環境90P1の基盤ソフトウェア70P1からの情報を受理する。
ステップ2(S2):実行環境分割制御手段200は、その情報に基づいて、実行環境90Pkの基盤ソフトウェアに当該資源を調整するように依頼する。
ステップ3(S3):実行環境90Pkの基盤ソフトウェア70Pkは、その通知に基づいて、自身の資源を調整し、その結果を、実行環境分割制御手段200へと返答する。
ステップ4(S4):実行環境分割制御手段200は、今回の情報に基づき、フィルタ装置1010の設定を行う。
ステップ5(S5):実行環境分割制御手段200は、実行環境90P1の基盤ソフトウェア70P1にフィルタ設定が完了したことを通知する。
これにより、実行環境90P1の基盤ソフトウェア70P1は、新しい情報に基づいて動作を開始することで、基盤ソフトウェアから応答が無かった場合には、システム側に通知してもよいし、あるいは、リセットを行っても良い。また、強制的に設定を変更してもよい。これにより、高信頼に基盤ソフトウェアを制御することが可能である。
図11は、本発明の別の実施例の情報処理装置の全体構成を示す図である。図11を参照すると、複数の半導体集積回路100C1〜Ctにおいて、メモリ31とI/O41が共有されている構成を示している。
ここで、メモリとI/Oは物理的に分散していたとしても、論理的に共有されていればよい。
半導体集積回路100C1には、実行環境分割制御手段200C1と、フィルタ装置1010C1を含む相互結合網1000C1が含まれる。
また、半導体集積回路100Ctには、実行環境分割制御手段200Ctと、フィルタ装置1010Ctを含む相互結合網1000Ctが含まれるものとする。すなわち、共有メモリ・I/Oを備えた、複数の半導体集積回路からなる情報処理装置を想定している。
図12は、図11の情報処理装置の動作の一例を説明するための図である。図12において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、複数の実行環境分割制御手段が、システムないし基盤ソフトウェアから与えられた情報に基づいて、実行環境間において、動的に資源を調整する方法について説明する。
ステップ1(S1):実行環境分割制御手段200C1は、システムないし基盤ソフトウェアからの情報を受理する。
ステップ2(S2):実行環境分割制御手段200C1は、その情報に基づいて、半導体集積回路100Ctに備わる実行環境分割制御手段200Ctに当該資源を調整するように依頼する。
ステップ3(S3):実行環境分割制御手段200Ctは、その通知に基づいて、自身の集積回路内の実行環境へ資源調整を依頼する。
ステップ4(S4):実行環境分割制御手段200Ctは、資源調整を依頼した実行環境から応答を受理する。
ステップ5(S5):実行環境分割制御手段200Ctは、その情報に基づき、フィルタ装置1010Ctの設定を変更する。
ステップ6(S6):実行環境分割制御手段200Ctは、資源調整の完了について、実行環境分割制御手段200C1へ返答する。
ステップ7(S7):実行環境分割制御手段200Ctからの応答を受けると、実行環境分割制御手段200C1は、今回の情報に基づき、フィルタ装置1010C1の設定を行う。
ステップ8(S8):実行環境分割制御手段200C1は、システムないし基盤ソフトウェアへ資源調整が完了したことを通知する。ここで、基盤ソフトウェアから応答が無かった場合には、システム側に通知してもよいし、あるいは、半導体集積回路ごとリセットを行っても良い。また、強制的に設定を変更してもよい。これにより、高信頼に基盤ソフトウェアを制御することが可能である。
図13は、本発明のさらに別の実施例の情報処理装置の全体構成を示す図である。図13を参照すると、複数の半導体集積回路100C1〜Ctにおいて、分散メモリ31C1〜CtとI/O41C1〜Ctの構成を示している。半導体集積回路100C1には、実行環境分割制御手段200C1と、フィルタ装置1010C1を含む相互結合網1000C1が含まれる。また、半導体集積回路100Ctには、実行環境分割制御手段200Ctと、フィルタ装置1010Ctを含む相互結合網1000Ctが含まれるものとしている。すなわち、分散メモリ・I/Oを備えた、複数の半導体集積回路からなる情報処理装置を想定している。
図14は、図13の情報処理装置の動作の一例を説明するための図である。図14において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、複数の実行環境分割制御手段が、システムないし基盤ソフトウェアから与えられた情報に基づいて、実行環境間において、動的にOSをやり取りする方法について説明する。
ステップ1(S1):実行環境分割制御手段200C1は、システムないし基盤ソフトウェアからの情報を受理する。
ステップ2(S2):実行環境分割制御手段200C1は、その情報に基づいて、半導体集積回路100Ctに備わる実行環境分割制御手段200Ctに当該OSの実行に必要な情報を通知する。
ステップ3(S3):実行環境分割制御手段200Ctは、その通知に基づいて、メモリ31Ctの空き領域について、実行環境分割制御手段200C1からの書き込みが可能となるように、フィルタ装置1010Ctの設定を変更する。実行環境分割制御手段200C1は、それ以外の領域の書き込みは許可されない。
ステップ4(S4):実行環境分割制御手段200Ctは、メモリ31Ctの空き領域について、実行環境分割制御手段200C1に返答する。
ステップ5(S5):実行環境分割制御手段200C1は、OS実行に必要な情報を、
メモリ31C1からメモリ31Ctの指定された領域へコピーを行う。
メモリ31C1からメモリ31Ctの指定された領域へコピーを行う。
ステップ6(S6):実行環境分割制御手段200C1は、半導体集積回路100Ctに備わる実行環境分割制御手段200Ctに当該OSの実行に必要な情報の転送完了を通知する。
ステップ7(S7):実行環境分割制御手段200Ctは、実行環境へOSの実行を依頼する。
ステップ8(S8):実行環境分割制御手段200Ctは、実行環境からOS実行の応答を得る。
ステップ9(S9):実行環境分割制御手段200Ctは、その情報に基づき、フィルタ装置1010Ctの設定を変更する。
ステップ10(S10):実行環境分割制御手段200Ctは、OS実行の完了について、実行環境分割制御手段200C1に返答する。
ステップ11(S11):実行環境分割制御手段200C1は、今回の情報に基づき、フィルタ装置1010C1の設定を行う。
ステップ12(S12):実行環境分割制御手段200C1は、システムないし基盤ソフトウェアへOSのやりとりが完了したことを通知する。ここで、メモリのコピーに関して、インクリメンタルなコピーを繰り返すことで、アプリケーションからすると、瞬間的に移動が完了したように見せるといったことも可能である。
なお、前記各実施例では、複数の基盤ソフトウェアを動作可能な情報処理装置および方法を例に説明したが、本実施例は、かかる情報処理装置および方法に限定されるものではなく、任意の情報処理装置および方法に適用可能である。
以上、本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成や動作にのみ限定されるものではなく、本発明の範囲内で当業者であればなしうることが可能な各種変形、修正を含むことはもちろんである。
なお、上記特許文献1、2の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
なお、上記特許文献1、2の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
Claims (29)
- 複数の演算回路と、
前記複数の演算回路でそれぞれ実行される複数の基盤ソフトウェアと、
前記演算回路からのアクセスを制限し、前記演算回路同士の分離制御を行うフィルタ手段を有する相互結合網と、
前記複数の基盤ソフトウェアをそれぞれ実行する演算回路とは別の演算回路と、
前記別の演算回路で実行される実行環境分割制御手段と、
を備え、
前記実行環境分割制御手段は、複数の前記基盤ソフトウェアに対して1つ配設され、前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する、こと特徴とする半導体集積回路。 - 前記実行環境分割制御手段は、前記基盤ソフトウェアの信頼度よりも高い信頼度を有し、前記基盤ソフトウェアと協調して前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する、ことを特徴とする請求項1に記載の半導体集積回路。
- 前記複数の基盤ソフトウェアは互いに同一又は同等の信頼度を有する、ことを特徴とする請求項1又は2に記載の半導体集積回路。
- 前記実行環境分割制御手段は、前記複数の基盤ソフトウェアの起動時に、前記基盤ソフトウェアが利用可能な資源の情報を渡す、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体集積回路。
- 前記フィルタ手段は、前記基盤ソフトウェアに割り当てられた領域以外へのアクセスを制限する、ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体集積回路。
- 前記実行環境分割制御手段は、前記複数の演算回路の起動を行い、
前記複数の演算回路はそれぞれ対応する基盤ソフトウェアを起動し、
前記実行環境分割制御手段は、前記基盤ソフトウェアに対して、割り当てた領域についての情報を提供する、ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体集積回路。 - 前記基盤ソフトウェアは、前記実行環境分割制御手段からの情報を元に実行するOS(オペレーティングシステム)に対する資源の仮想化を行いOSを起動する、ことを特徴とする請求項6に記載の半導体集積回路。
- 前記演算回路、前記基盤ソフトウェア、OS、アプリケーションを含む仮想化環境から前記フィルタ手段へアクセスが発行されると、前記フィルタ手段は、前記アクセスが許可されるか否かを判断し、
前記アクセスが許可される場合、前記相互結合網経由でアクセスを発行し、
前記アクセスが許可されない場合、前記相互結合網経由でアクセスエラーを発行元の演算回路へと通知する、ことを特徴とする請求項7に記載の半導体集積回路。 - 前記実行環境分割制御手段は、システムの所定の情報に基づいて、前記基盤ソフトウェアに通知を行い、
前記基盤ソフトウェアは前記通知に基づいて前記基盤ソフトウェアで保持する情報を更新し、更新結果を、前記実行環境分割制御手段へと返答し、
前記実行環境分割制御手段は、前記フィルタ手段の設定を行い、
前記実行環境分割制御手段は、前記基盤ソフトウェアに対して、前記フィルタ手段の設定が完了したことを通知する、ことを特徴とする請求項7に記載の半導体集積回路。 - 前記実行環境分割制御手段は、一の基盤ソフトウェアから所定の情報を受理した場合、前記情報に基づいて他の基盤ソフトウェアに資源を調整するように依頼し、
前記他の基盤ソフトウェアは、前記依頼に基づいて資源を調整しその結果を前記実行環境分割制御手段へと返答し、
前記実行環境分割制御手段は、受け取った情報に基づき、前記フィルタ手段の設定を行い、前記一の基盤ソフトウェアに前記フィルタ手段の設定が完了したことを通知する、ことを特徴とする請求項7に記載の半導体集積回路。 - 請求項1乃至10のいずれか一に記載の複数の半導体集積回路を備え、前記複数の半導体集積回路は、メモリと入出力装置を共用している、ことを特徴とする情報処理装置。
- 一の前記半導体集積回路の前記実行環境分割制御手段は、システムないし基盤ソフトウェアからの情報を受理した場合、前記実行環境分割制御手段は前記情報に基づいて、他の半導体集積回路の実行環境分割制御手段に資源を調整するように依頼し、
他の前記半導体集積回路の前記実行環境分割制御手段は、前記依頼に基づいて、半導体集積回路内の実行環境へ資源調整を依頼し、
資源調整を依頼した実行環境から応答を受理すると、他の前記半導体集積回路の前記実行環境分割制御手段は、前記情報に基づき、前記フィルタ手段の設定を変更し、他の前記半導体集積回路の前記実行環境分割制御手段は、資源調整の完了について、前記一の半導体集積回路の前記実行環境分割制御手段へ返答し、
前記応答を受けると、前記一の半導体集積回路の前記実行環境分割制御手段は、前記情報に基づき、前記一の半導体集積回路のフィルタ手段の設定を行い、システムないし基盤ソフトウェアへ資源調整が完了したことを通知する、ことを特徴とする請求項11に記載の情報処理装置。 - 請求項1乃至10のいずれか一に記載の複数の半導体集積回路を備え、前記半導体集積回路はメモリと入出力装置をそれぞれ備える、ことを特徴とする情報処理装置。
- 一の前記半導体集積回路の実行環境分割制御手段は、システムないし基盤ソフトウェアからの情報を受理すると、前記情報に基づいて、他の半導体集積回路の実行環境分割制御手段にOS(オペレーティングシステム)の実行に必要な情報を通知し、
前記他の半導体集積回路の実行環境分割制御手段は、前記通知に基づいて、前記他の半導体集積回路のメモリの空き領域について、前記一の半導体集積回路の実行環境分割制御手段からの書き込みが可能となるように、前記他の半導体集積回路のフィルタ手段の設定を変更し、
前記他の半導体集積回路の実行環境分割制御手段は、前記他の半導体集積回路のメモリの空き領域について、前記一の半導体集積回路の実行環境分割制御手段に返答し、
前記一の半導体集積回路の実行環境分割制御手段は、OSの実行に必要な情報を、前記一の半導体集積回路のメモリから、前記他の半導体集積回路のメモリの指定された領域へコピーを行い、
前記一の半導体集積回路の実行環境分割制御手段は、前記他の半導体集積回路の実行環境分割制御手段にOSの実行に必要な情報の転送完了を通知し、前記他の半導体集積回路の実行環境分割制御手段は、実行環境へOSの実行を依頼し、
実行環境からOSの実行の応答を得ると、前記他の半導体集積回路の実行環境分割制御手段は、前記情報に基づき、前記他の半導体集積回路のフィルタ装置の設定を変更し、前記他の半導体集積回路のOSの実行の完了について、前記一の半導体集積回路の実行環境分割制御手段に返答し、
前記一の半導体集積回路の実行環境分割制御手段は、前記一の半導体集積回路のフィルタ手段の設定を行い、システムないし基盤ソフトウェアへOSのやりとりが完了したことを通知する、ことを特徴とする請求項13に記載の情報処理装置。 - 複数の演算回路と、
前記複数の演算回路でそれぞれ実行される複数の基盤ソフトウェアと、
前記演算回路からのアクセスを制限し、前記演算回路同士の分離制御を行うフィルタ手段を有する相互結合網と、
を備えた情報処理装置の制御方法であって、
前記複数の基盤ソフトウェアをそれぞれ実行する演算回路とは別の演算回路で実行環境分割制御手段を実行し、
前記実行環境分割制御手段は、
複数の前記基盤ソフトウェアに対して1つ配設され、
前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する、ことを特徴とする情報処理装置の制御方法。 - 前記実行環境分割制御手段は、前記基盤ソフトウェアの信頼度よりも高い信頼度を有し、前記基盤ソフトウェアと協調して、前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する、ことを特徴とする請求項15に記載の情報処理装置の制御方法。
- 前記複数の基盤ソフトウェアは互いに同一又は同等の信頼度を有する、ことを特徴とする請求項15又は16に記載の情報処理装置の制御方法。
- 前記実行環境分割制御手段は、前記複数の基盤ソフトウェアの起動時に、前記基盤ソフトウェアが利用可能な資源の情報を渡す、ことを特徴とする請求項15乃至17のいずれか1項に記載の情報処理装置の制御方法。
- 前記フィルタ手段は、前記基盤ソフトウェアに割り当てられた領域以外へのアクセスを制限する、ことを特徴とする請求項15乃至18のいずれか1項に記載の情報処理装置の制御方法。
- 前記実行環境分割制御手段は、複数の演算回路の起動を行い、
前記複数の演算回路はそれぞれ対応する基盤ソフトウェアを起動し、
前記実行環境分割制御手段は、前記基盤ソフトウェアに対して、割り当てた領域についての情報を提供する、ことを特徴とする請求項15乃至19のいずれか1項に記載の情報処理装置の制御方法。 - 前記基盤ソフトウェアは、前記実行環境分割制御手段からの情報を元に、実行するOS(オペレーティングシステム)に対する資源の仮想化を行い、OSを起動する、ことを特徴とする請求項20に記載の情報処理装置の制御方法。
- 前記演算回路、前記基盤ソフトウェア、前記OS,アプリケーションを含む仮想化環境からフィルタ手段へアクセスが発行されると、前記フィルタ手段は、前記アクセスが許可されるか否かを判断し、
前記アクセスが許可される場合、前記相互結合網経由でアクセスを発行し、
前記アクセスが許可されない場合、前記相互結合網経由で、アクセスエラーを発行元の演算回路へと通知する、ことを特徴とする請求項21に記載の情報処理装置の制御方法。 - 前記実行環境分割制御手段は、システムの所定の情報に基づいて、前記基盤ソフトウェアに通知を行い、前記基盤ソフトウェアは、前記通知に基づいて前記基盤ソフトウェアで保持する情報を更新し、結果を、前記実行環境分割制御手段へと返答し、
前記実行環境分割制御手段は、前記フィルタ手段の設定を行い、
前記実行環境分割制御手段は、前記基盤ソフトウェアに前記フィルタ手段の設定が完了したことを通知する、ことを特徴とする請求項21に記載の情報処理装置の制御方法。 - 前記実行環境分割制御手段は、一の基盤ソフトウェアから所定の情報を受理した場合、前記情報に基づいて他の基盤ソフトウェアに資源を調整するように依頼し、
前記他の基盤ソフトウェアは、前記依頼に基づいて資源を調整し、結果を、前記実行環境分割制御手段へと返答し、
前記実行環境分割制御手段は、受け取った情報に基づき、前記フィルタ手段の設定を行い、前記一の基盤ソフトウェアに前記フィルタ手段の設定が完了したことを通知する、ことを特徴とする請求項21に記載の情報処理装置の制御方法。 - 一の前記半導体集積回路の前記実行環境分割制御手段は、システムないし基盤ソフトウェアからの情報を受理した場合、前記実行環境分割制御手段は前記情報に基づいて、他の半導体集積回路の実行環境分割制御手段に資源を調整するように依頼し、
他の前記半導体集積回路の前記実行環境分割制御手段は、前記依頼に基づいて、半導体集積回路内の実行環境へ資源調整を依頼し、
資源調整を依頼した実行環境から応答を受理すると、他の前記半導体集積回路の前記実行環境分割制御手段は、前記情報に基づき、前記フィルタ手段の設定を変更し、他の前記半導体集積回路の前記実行環境分割制御手段は、資源調整の完了について、前記一の半導体集積回路の前記実行環境分割制御手段へ返答し、
前記応答を受けると、前記一の半導体集積回路の前記実行環境分割制御手段は、前記情報に基づき、前記一の半導体集積回路のフィルタ手段の設定を行い、システムないし基盤ソフトウェアへ資源調整が完了したことを通知する、ことを特徴とする請求項15乃至24のいずれか1項に記載の情報処理装置の制御方法。 - 一の前記半導体集積回路の実行環境分割制御手段は、システムないし基盤ソフトウェアからの情報を受理すると、前記情報に基づいて、他の半導体集積回路の実行環境分割制御手段にOS(オペレーティングシステム)の実行に必要な情報を通知し、
前記他の半導体集積回路の実行環境分割制御手段は、前記通知に基づいて、前記他の半導体集積回路のメモリの空き領域について、前記一の半導体集積回路の実行環境分割制御手段からの書き込みが可能となるように、前記他の半導体集積回路のフィルタ手段の設定を変更し、
前記他の半導体集積回路の実行環境分割制御手段は、前記他の半導体集積回路のメモリの空き領域について、前記一の半導体集積回路の実行環境分割制御手段に返答し、
前記一の半導体集積回路の実行環境分割制御手段は、OSの実行に必要な情報を、前記一の半導体集積回路のメモリから、前記他の半導体集積回路のメモリの指定された領域へコピーを行い、
前記一の半導体集積回路の実行環境分割制御手段は、前記他の半導体集積回路の実行環境分割制御手段にOSの実行に必要な情報の転送完了を通知し、前記他の半導体集積回路の実行環境分割制御手段は、実行環境へOSの実行を依頼し、
実行環境からOSの実行の応答を得ると、前記他の半導体集積回路の実行環境分割制御手段は、前記情報に基づき、前記他の半導体集積回路のフィルタ装置の設定を変更し、前記他の半導体集積回路のOSの実行の完了について、前記一の半導体集積回路の実行環境分割制御手段に返答し、
前記一の半導体集積回路の実行環境分割制御手段は、前記一の半導体集積回路のフィルタ手段の設定を行い、システムないし基盤ソフトウェアへOSのやりとりが完了したことを通知する、ことを特徴とする請求項15乃至24のいずれか1項に記載の情報処理装置の制御方法。 - 複数の演算回路と、
前記複数の演算回路で実行され、同一の信頼度を有する複数の基盤ソフトウェアと、
前記演算回路からのアクセスを制限し、前記演算回路同士の分離制御を行うフィルタ手段を有する相互結合網と、
を備えた情報処理装置において、
前記複数の基盤ソフトウェアをそれぞれ実行する演算回路とは別の演算回路において、前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する実行環境分割制御処理を実行させるプログラム。 - 前記実行環境分割制御処理は、前記基盤ソフトウェアの信頼度よりも高い信頼度を有し、前記基盤ソフトウェアと協調して、前記相互結合網の前記フィルタ手段のアクセス制限の設定を変更する、ことを特徴とする請求項27に記載のプログラム。
- プログラム動作可能な演算装置、
前記演算装置上で実行され前記演算装置を管理する基盤ソフトウェア、
前記基盤ソフトウェア上で実行されるオペレーティング及びアプリケーション、
を備えた実行環境を複数組備え、
前記複数組の実行環境の前記演算装置間を相互接続する相互接続網を備え、
前記複数組の実行環境の前記演算装置の分離制御を行うフィルタを、前記複数の実行環境に対して共通に、前記相互接続網内に備え、
前記複数の実行環境の演算装置とは別に設けられ、前記相互接続網に接続される演算装置をさらに備え、
前記フィルタは、前記別の演算装置で実行される実行環境分割制御手段によって、そのアクセス制限の設定が変更自在とされる、情報処理装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061588 | 2008-03-11 | ||
JP2008061588 | 2008-03-11 | ||
PCT/JP2009/054643 WO2009113571A1 (ja) | 2008-03-11 | 2009-03-11 | 複数の基盤ソフトウェアを動作可能な情報処理装置および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009113571A1 true JPWO2009113571A1 (ja) | 2011-07-21 |
Family
ID=41065232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010502849A Withdrawn JPWO2009113571A1 (ja) | 2008-03-11 | 2009-03-11 | 複数の基盤ソフトウェアを動作可能な情報処理装置および方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2009113571A1 (ja) |
WO (1) | WO2009113571A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3657665B2 (ja) * | 1995-02-14 | 2005-06-08 | 富士通株式会社 | 共用メモリに結合される複数の計算機システム及び共用メモリに結合される複数の計算機システムの制御方法 |
US6496847B1 (en) * | 1998-05-15 | 2002-12-17 | Vmware, Inc. | System and method for virtualizing computer systems |
US7140020B2 (en) * | 2000-01-28 | 2006-11-21 | Hewlett-Packard Development Company, L.P. | Dynamic management of virtual partition computer workloads through service level optimization |
JP2002140202A (ja) * | 2000-11-01 | 2002-05-17 | Hitachi Ltd | 情報配信システムおよびその負荷分散方法 |
JP4256693B2 (ja) * | 2003-02-18 | 2009-04-22 | 株式会社日立製作所 | 計算機システム、i/oデバイス及びi/oデバイスの仮想共有方法 |
US7424709B2 (en) * | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
US9785485B2 (en) * | 2005-07-27 | 2017-10-10 | Intel Corporation | Virtualization event processing in a layered virtualization architecture |
US8327353B2 (en) * | 2005-08-30 | 2012-12-04 | Microsoft Corporation | Hierarchical virtualization with a multi-level virtualization mechanism |
-
2009
- 2009-03-11 JP JP2010502849A patent/JPWO2009113571A1/ja not_active Withdrawn
- 2009-03-11 WO PCT/JP2009/054643 patent/WO2009113571A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2009113571A1 (ja) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11016906B2 (en) | GPU virtualisation | |
US10235515B2 (en) | Method and apparatus for on-demand isolated I/O channels for secure applications | |
KR101782398B1 (ko) | 보안된 가상 머신간 공유된 메모리 통신을 위한 기술 | |
JP5608243B2 (ja) | 仮想化環境においてi/o処理を行う方法および装置 | |
US9734096B2 (en) | Method and system for single root input/output virtualization virtual functions sharing on multi-hosts | |
JP2008503015A (ja) | 複数クライアントによる単一物理デバイスの共有 | |
US20150356049A1 (en) | Assigning processors to memory mapped configuration | |
JP2007183951A (ja) | 仮想プロセッサへの直接的なインタラプトの送信 | |
US11995019B2 (en) | PCIe device with changeable function types and operating method thereof | |
TWI525546B (zh) | 用於藉由把來自實體裝置控制器之中斷重新導向來提供多重虛擬裝置控制器之裝置及方法 | |
US10552345B2 (en) | Virtual machine memory lock-down | |
US9875131B2 (en) | Virtual PCI device based hypervisor bypass using a bridge virtual machine | |
CN116583840A (zh) | 快速外围部件互连保护控制器 | |
US20110161644A1 (en) | Information processor | |
US20190205259A1 (en) | Exitless extended page table switching for nested hypervisors | |
US10248785B2 (en) | Application memory protection using a host page table switching virtual machine function | |
US20180150311A1 (en) | Virtual processor state switching virtual machine functions | |
TWI603199B (zh) | 基於能力的裝置驅動程式架構 | |
CN113391881B (zh) | 中断的管理方法、装置、电子设备及计算机存储介质 | |
WO2013189180A1 (zh) | 虚拟化系统中关闭中断的方法和装置 | |
WO2009113571A1 (ja) | 複数の基盤ソフトウェアを動作可能な情報処理装置および方法 | |
JP2008250386A (ja) | アクセス制御装置及びコンピュータシステム | |
TW201432461A (zh) | 在受控代碼中實現的高流通量低延遲使用者模式驅動程式 | |
US20220222340A1 (en) | Security and support for trust domain operation | |
EP3255544B1 (en) | Interrupt controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |