JPS649781B2 - - Google Patents
Info
- Publication number
- JPS649781B2 JPS649781B2 JP58086814A JP8681483A JPS649781B2 JP S649781 B2 JPS649781 B2 JP S649781B2 JP 58086814 A JP58086814 A JP 58086814A JP 8681483 A JP8681483 A JP 8681483A JP S649781 B2 JPS649781 B2 JP S649781B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- digital data
- pulse
- disconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008033 biological extinction Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
この発明は複数のデータ端末相互間で交換機を
介してデータ転送を行うデータ交換装置に関し、
特にデータ端末の発呼信号及び切断信号に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data exchange device that transfers data between a plurality of data terminals via an exchange;
In particular, it relates to data terminal call and disconnect signals.
第１図は従来の発呼信号及び切断信号の構成を
示すフオーマツト図で、第１図ａはデータビツト
列を示し、データビツト列はD1〜D6の６ビツト
ずつの群に仮に区分されるものとする。第１図ｂ
は発呼（切断）信号を追加したエンベロープを示
し、６ビツト群のデータビツトの前後にそれぞれ
Ｆ，Ｓで表す１ビツトを追加して１エンベロープ
を構成している。ビツトＦはエンベロープ同期を
とるためのビツトで、一実施例では論理「１」と
「０」を交互にビツトＦに与え、このビツトパタ
ーンを検出することによりエンベロープ同期をと
る。 Fig. 1 is a format diagram showing the structure of a conventional call signal and disconnection signal, and Fig. 1a shows a data bit string, which is temporarily divided into groups of 6 bits each from D1 to D6 . shall be Figure 1b
2 shows an envelope to which a calling (disconnection) signal is added, and 1 bit, represented by F and S, is added before and after a group of 6 data bits to form one envelope. Bit F is a bit for achieving envelope synchronization. In one embodiment, logical "1" and "0" are alternately applied to bit F, and envelope synchronization is achieved by detecting this bit pattern.
ビツトＳが発呼、切断の信号として用いられ、
ビツトＳの論理は発呼により「０」→「１」とな
り、切断により「１」→「０」となる。このよう
な従来の方法はエンベロープ方式とよばれてい
る。 Bit S is used as a signal for calling and disconnecting,
The logic of bit S changes from ``0'' to ``1'' when a call is made, and from ``1'' to ``0'' when a call is disconnected. This conventional method is called an envelope method.
従来の方式ではD1〜D6の６ビツトのデータを
送信するのにビツトＦ，Ｓをそれぞれ付加して８
ビツトを伝送せねばならず、通信回線上の伝送速
度を8/6倍とすることが必要で、速度変換のため
の装置、データとエンベロープの同期を得るため
の装置等を必要として回路構成が複雑になるとい
う欠点があつた。 In the conventional method, when transmitting 6 bits of data D1 to D6 , bits F and S are added to transmit 8 bits.
It is necessary to transmit bits, and the transmission speed on the communication line must be increased by 8/6 times. This requires devices for speed conversion, devices for synchronizing the data and the envelope, etc., and the circuit configuration becomes complicated. The drawback was that it was complicated.
この発明は上記のような従来のものの欠点を除
去するためになされたもので、発呼信号及び切断
信号にデイジタルデータのクロツク周波数より十
分高い周波数のパルス列を使用することによつ
て、デイジタルデータの伝送速度の変換を不必要
にしたデータ交換装置を提供することを目的とし
ている。 This invention was made in order to eliminate the above-mentioned drawbacks of the conventional ones, and uses a pulse train of a frequency sufficiently higher than the clock frequency of digital data for the calling signal and the disconnection signal. The object of the present invention is to provide a data exchange device that eliminates the need for conversion of transmission speeds.
以下この発明の実施例を図面について説明す
る。第２図この発明の信号構成を示す動作タイム
図で、第２図ａは伝送すべき送信データ（データ
の存在しないとき論理〔１」となる）、同図ｂは
送信データのクロツクタイミング、同図ｃは発呼
及び切断信号（信号の存在しないとき論理「１」
となる）、同図ｄは同図ａに示す信号と同図ｃに
示す信号との論理積信号、同図ｅは発呼と切断の
状態遷移を示す。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is an operation time diagram showing the signal structure of the present invention. FIG. In the same figure, c is a call origination and disconnection signal (logical "1" when no signal exists).
), d in the figure shows an AND signal of the signal shown in a and the signal shown in c, and e in the figure shows the state transition between call origination and disconnection.
第３図はこの発明の一実施例を示すブロツク図
で、第３図において１はデータ端末、２はデータ
交換機のそれぞれライン側回路を示し、３は加入
者線（一般的には通信回線）である。１１は送信
データ入力端子、１２はアンド回路、１３はライ
ンドライバ、１４はナンド回路、１５はパルス発
生器、１６はスイツチ、１７は抵抗、２１はライ
ンレシーバ、２２は受信データ出力端子、２３は
パルスカウンタ、２４は微分回路、２５は積分回
路、２６はフリツプフロツプ、２７はパルス消滅
監視回路、２８はオア回路である。 FIG. 3 is a block diagram showing an embodiment of the present invention. In FIG. 3, 1 indicates a data terminal, 2 indicates a line side circuit of a data exchange, and 3 indicates a subscriber line (generally a communication line). It is. 11 is a transmission data input terminal, 12 is an AND circuit, 13 is a line driver, 14 is a NAND circuit, 15 is a pulse generator, 16 is a switch, 17 is a resistor, 21 is a line receiver, 22 is a reception data output terminal, 23 is a 24 is a differentiating circuit, 25 is an integrating circuit, 26 is a flip-flop, 27 is a pulse extinction monitoring circuit, and 28 is an OR circuit.
送信データは第２図ｂに示すビツトタイミング
で、第２図ａに示すような信号が端子１１から入
力される。ナンド回路１４の抵抗１７側の入力は
平常は「０」で、したがつてナンド回路１４の出
力論理は平常は「１」であるから端子１１の信号
はそのままアンド回路１２、ラインドライバ１
３、加入者線３、ラインレシーバ２１を経て受信
データ出力端子２２に出力される。 As for transmission data, a signal as shown in FIG. 2a is inputted from the terminal 11 at the bit timing shown in FIG. 2b. The input on the resistor 17 side of the NAND circuit 14 is normally "0", and therefore the output logic of the NAND circuit 14 is normally "1", so the signal at the terminal 11 is directly transmitted to the AND circuit 12 and line driver 1.
3. The received data is outputted to the received data output terminal 22 via the subscriber line 3 and the line receiver 21.
スイツチ１６をオンにすると、抵抗１７の端子
電圧は「１」になり、パルス発生器１５の出力が
極性を反転してナンドゲート１４の出力となり、
したがつてアンドゲート１２の出力は第２図ａと
ｃで示す信号の論理積である第２図ｄに示す信号
となり、これがラインレシーバ２１の出力とな
る。 When the switch 16 is turned on, the terminal voltage of the resistor 17 becomes "1", and the output of the pulse generator 15 reverses its polarity and becomes the output of the NAND gate 14.
Therefore, the output of the AND gate 12 becomes the signal shown in FIG. 2D, which is the AND of the signals shown in FIG.
ところで、パルスカウンタ２３は第２図ｂに示
す伝送速度のタイミングか又はこのタイミングと
同程度の周波数のパルス列で微分回路２４を介し
てリセツトされているので、ラインレシーバ２１
の出力が第２図ａに示すデイジタルデータである
限りは、パルスカウンタ２３の計数値は数値１以
上になることはない。然し、第２図ｃに示す発呼
（切断）信号のパルスはその周波数が同図ｂに示
すクロツクパルスの周波数の10倍以上に設定され
ているので、パルスカウンタ２３は前のリセツト
から次のリセツトまでに、発呼（切断）信号の複
数本のパルスを計数し、たとえば数値８を示すビ
ツトの出力が論理「１」となることがある。この
検出出力によつてフリツプフロツプ２６を転位さ
せてもよいが、雑音等による誤動作を避けるた
め、その間に適当な積分回路２５を設け、上記検
出出力が所定回数連続して発生したときフリツプ
フロツプ２６を動作させてもよい。 By the way, since the pulse counter 23 is reset via the differentiating circuit 24 at the timing of the transmission speed shown in FIG.
As long as the output of the pulse counter 23 is the digital data shown in FIG. 2a, the count value of the pulse counter 23 will never exceed 1. However, since the frequency of the pulse of the calling (disconnection) signal shown in FIG. 2c is set to more than 10 times the frequency of the clock pulse shown in FIG. Up to this point, a plurality of pulses of the calling (disconnecting) signal are counted, and the output of a bit indicating the numerical value 8, for example, may become a logic "1". The flip-flop 26 may be transposed by this detection output, but in order to avoid malfunctions due to noise etc., an appropriate integrating circuit 25 is provided between the flip-flops 26 and the flip-flop 26 is activated when the detection output is generated a predetermined number of times in succession. You may let them.
フリツプフロツプ２６は論理「０」の状態によ
つて切断を表すとすれば、発呼信号を検出したと
き論理「１」になり、次に切断信号を検出したと
き論理「０」になる。 If flip-flop 26 represents a disconnection by a logic ``0'' state, it becomes a logic ``1'' when it detects a call signal and becomes a logic ``0'' when it next detects a disconnection signal.
したがつて、データ端末１でスイツチ１６をオ
ンにして発呼信号を発生し、フリツプフロツプ２
６を論理「１」にしてデイジタルデータを送出
し、この送出が終れば再びスイツチ１６をオンに
して切断信号を発生し、フリツプフロツプ２６を
論理「０」にする。 Therefore, the data terminal 1 turns on the switch 16 to generate a call signal, and flip-flop 2
6 is set to logic ``1'' to send out digital data, and when this sending is completed, switch 16 is turned on again to generate a disconnection signal and flip-flop 26 is set to logic ``0''.
パルス消滅監視回路２７はラインレシーバ２１
から所定時間の間パルスが入力されなかつた場
合、リセツトパルスを出力しオアゲート２８を経
てフリツプフロツプ２６をリセツトする。フリツ
プフロツプ２６は電源リセツトの場合もリセツト
され、フリツプフロツプ２６の初期化（切断状態
を表す）が行われる。 The pulse extinction monitoring circuit 27 is connected to the line receiver 21
If no pulse is input for a predetermined period of time, a reset pulse is output and the flip-flop 26 is reset via the OR gate 28. The flip-flop 26 is also reset in the case of a power reset, and the flip-flop 26 is initialized (representing a disconnected state).
なお、上記実施例では発呼信号及び切断信号が
データ端末側からデータ交換機側に送出される場
合について説明したが、逆にデータ交換機側から
切断信号が送出される場合についても適用できる
ことは明らかである。 In the above embodiment, the case where the calling signal and the disconnection signal are sent from the data terminal side to the data exchange side has been explained, but it is clear that the present invention can also be applied to the case where the disconnection signal is sent from the data exchange side. be.
以上のようにこの発明によれば、データの伝送
速度より十分に高い繰返し周波数を有するパルス
信号を発呼信号及び切断信号として用いたので、
データ信号の速度変換が不要で、発呼信号及び切
断信号をデータ信号に重畳することが容易であ
り、かつ回路構成も簡単になるという効果があ
る。 As described above, according to the present invention, a pulse signal having a repetition frequency sufficiently higher than the data transmission rate is used as a calling signal and a disconnection signal.
There is no need to convert the speed of the data signal, it is easy to superimpose the calling signal and disconnection signal on the data signal, and the circuit configuration is also simple.
第１図は従来の信号の構成を示すフオーマツト
図、第２図はこの発明の信号構成を示す動作タイ
ム図、第３図はこの発明の一実施例を示すブロツ
ク図である。
１…データ端末、２…データ交換機、１１…送
信データ入力端子、１２…アンド回路、１５…パ
ルス発生器、２３…パルスカウンタ、２６…フリ
ツプフロツプ、２７…パルス消滅監視回路。
FIG. 1 is a format diagram showing the conventional signal structure, FIG. 2 is an operation time diagram showing the signal structure of the present invention, and FIG. 3 is a block diagram showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1...Data terminal, 2...Data exchanger, 11...Transmission data input terminal, 12...AND circuit, 15...Pulse generator, 23...Pulse counter, 26...Flip-flop, 27...Pulse extinction monitoring circuit.
Claims (1)
末へデイジタルデータを転送するデータ交換装置
において、上記デイジタルデータのクロツク周波
数より十分高い周波数のパルス列を一定時間発呼
信号又は切断信号として発生する手段と、上記発
呼信号及び切断信号を上記デイジタルデータを伝
送する通信回線により上記デイジタルデータの直
前及び直後に伝送する手段と、上記発呼信号及び
切断信号を上記デイジタルデータと弁別して検出
する弁別検出回路と、この弁別検出回路の出力に
より論理が反転するフリツプフロツプとを備えた
ことを特徴とするデータ交換装置。 ２ 弁別検出回路は、デイジタルデータと発呼信
号及び切断信号とを伝送する通信回線上のパルス
を計数するパルスカウンタと、上記デイジタルデ
ータのクロツク周波数にほぼ等しい周波数のパル
ス列によつて上記パルスカウンタをリセツトする
手段と、上記パルスカウンタの計数値が所定値に
達したとき検出信号を出力する手段とを備えたこ
とを特徴とする特許請求の範囲第１項記載のデー
タ交換装置。 ３ フリツプフロツプは、デイジタルデータと発
呼信号及び切断信号とを伝送する通信回線上のパ
ルスが所定時間にわたつて存在しないことを検出
したとき、所定の論理にリセツトするリセツト回
路を備えたことを特徴とする特許請求の範囲第１
項記載のデータ交換装置。[Scope of Claims] 1. In a data exchange device that transfers digital data from a data terminal to another data terminal via an exchange, a pulse train of a frequency sufficiently higher than the clock frequency of the digital data is transmitted for a certain period of time as a calling signal or a disconnection signal. means for transmitting the calling signal and disconnection signal immediately before and after the digital data via a communication line for transmitting the digital data; and means for discriminating the call signal and disconnection signal from the digital data. 1. A data exchange device comprising: a discrimination detection circuit for detection; and a flip-flop whose logic is inverted by the output of the discrimination detection circuit. 2. The discrimination detection circuit includes a pulse counter that counts pulses on a communication line that transmits digital data, a calling signal, and a disconnection signal, and a pulse train that counts pulses at a frequency approximately equal to the clock frequency of the digital data. 2. The data exchange device according to claim 1, further comprising means for resetting the pulse counter and means for outputting a detection signal when the count value of said pulse counter reaches a predetermined value. 3. The flip-flop is characterized by being equipped with a reset circuit that resets to a predetermined logic when it is detected that a pulse on a communication line that transmits digital data, a call signal, and a disconnection signal does not exist for a predetermined period of time. Claim 1:
Data exchange device as described in Section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086814A JPS59211354A (en) | 1983-05-16 | 1983-05-16 | Data switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086814A JPS59211354A (en) | 1983-05-16 | 1983-05-16 | Data switching device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59211354A JPS59211354A (en) | 1984-11-30 |
| JPS649781B2 true JPS649781B2 (en) | 1989-02-20 |
Family
ID=13897273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58086814A Granted JPS59211354A (en) | 1983-05-16 | 1983-05-16 | Data switching device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211354A (en) |
-
1983
- 1983-05-16 JP JP58086814A patent/JPS59211354A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59211354A (en) | 1984-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4584690A (en) | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation | |
| US3863025A (en) | Data transmission method | |
| JPH0779336B2 (en) | Bidirectional communication line buffer device | |
| JPH0228939B2 (en) | ||
| US4225752A (en) | High speed, low noise digital data communication system | |
| US4509164A (en) | Microprocessor based digital to digital converting dataset | |
| US4835776A (en) | Communication filter | |
| JP3201666B2 (en) | Interface conversion circuit for half-duplex serial transmission | |
| JPS649781B2 (en) | ||
| GB2223381A (en) | Transmitting binary messages in a communication bus | |
| US3576570A (en) | Synchronous timing scheme for a data processing system | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JPH0522423B2 (en) | ||
| US3976972A (en) | Prevention of non-allowed character combinations | |
| US4374305A (en) | Arrangement for regenerating start-stop signals and dial pulses | |
| SU1159164A1 (en) | Serial code-to-parallel code translator | |
| JPS5952587B2 (en) | Data transmission method | |
| US3626095A (en) | Regenerating repeating system for start-stop telegraph signals | |
| SU1142898A1 (en) | Start-stop transmitting device | |
| US5003582A (en) | Method of adjusting the end of transmission in a modem | |
| SU1142899A1 (en) | Start-stop receiving device | |
| SU993240A1 (en) | Interfacing device | |
| SU876073A3 (en) | Information decoding device | |
| JPS5947504B2 (en) | Digital transmission method | |
| JPH05130046A (en) | Optical bus transmission system and transmitter side encoder and receiver side encoder executing it |