JPS644384B2 - - Google Patents
Info
- Publication number
- JPS644384B2 JPS644384B2 JP5563479A JP5563479A JPS644384B2 JP S644384 B2 JPS644384 B2 JP S644384B2 JP 5563479 A JP5563479 A JP 5563479A JP 5563479 A JP5563479 A JP 5563479A JP S644384 B2 JPS644384 B2 JP S644384B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- information processing
- bus
- processing device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 92
- 230000005540 biological transmission Effects 0.000 claims description 48
- 238000012546 transfer Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- 238000012544 monitoring process Methods 0.000 claims description 14
- 230000006854 communication Effects 0.000 description 23
- 238000004891 communication Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 7
- 238000012806 monitoring device Methods 0.000 description 7
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
本発明は、共通の情報伝送母線に複数の情報処
理機器を接続し、各情報処理機器間で任意に情報
授受を行う情報伝送システムの故障監視方式に関
する。
The present invention relates to a failure monitoring method for an information transmission system in which a plurality of information processing devices are connected to a common information transmission bus and information is arbitrarily exchanged between the information processing devices.
この故障監視方式を適用しうる情報伝送システ
ムの一例として、本願人による先の特願昭51−
144462号（特開昭53−68940号）「情報伝送方式」
をあげることができる。その基本的構成は、第１
図にブロツク図で示しているように、広範囲に散
在する複数の情報処理機器１〜ｎと、それらを接
続する共通の情報伝送母線CLを有している。上
述の情報処理機器１〜ｎは、双方向通信機能を有
する通信制御部TR１〜TRnと情報処理部Ａ１〜
Anから構成する。各情報処理機器ｉ（ｉ＝１〜
ｎ）の通信制御部TRiは、情報処理部Aiと母線
CL間の情報の伝送を仲介するとともに、母線支
配権を確立する機能を有している。そして、自己
の情報処理機器ｉが母線支配権を確立すると、そ
の情報処理部Aiの要求により他の情報処理機器
へ情報伝送指令を発して、情報処理部Aiの情報
を能動的に伝送し、それ以外のときは、母線支配
権を確立した他の情報処理機器からの指令にした
がつて、情報処理部Aiの情報を受動的に伝送す
る。このため、各通信制御部TRiには、それぞれ
固有のアドレスが割当てられており、通信制御部
TRiが母線CLへ情報を送信する場合には、この
情報に伝送先の情報処理機器のアドレスを付加し
て送信し、他方、母線CLを介して他の情報処理
機器から情報を受信する場合には、自己に割当て
られたアドレスおよび母線支配権を獲得する順序
に従つて決められる自己の１つ前に支配権を獲得
する通信制御部のアドレスとそれぞれ一致するア
ドレスの付加された情報を選択的に受信する機能
を有する。
このような、従来例における情報伝送の手順は
前述の特願昭51−144462号によれば第４図ａ，ｂ
に示す通りである。すなわち、今、機番１番の与
えられた情報処理機器１の通信制御部TR１に母
線支配権が設定されたとすると、これは母線支配
権を確立するため、第４図ａに示すように、支配
権確立信号ELS1を母線CLに発信する。他の情報
処理機器の通信制御部TRは、この信号ELS1を受
信すると、自己の支配権設定手段のリセツト動作
を行い、複数の通信制御部に重複して母線支配権
が確立されるのを防止する。次いで、情報処理機
器１の情報処理部Ａ１に情報処理機器２へ伝送す
るデータDT２がある場合には通信制御部TR１
から、情報処理機器２の機番２番を付加した情報
送信要求信号SEQ2が発信される。この信号SEQ2
を受信した情報処理機器２の通信制御部TR２
は、自己の機番と一致するため、自己が受信可能
状態にあれば、受信準備完了信号ACK2を発信す
る。通信制御部TR１は通信制御部TR２からの
信号ACK2を受信すると、情報処理部Ａ１から情
報処理機器２への伝送データDT2を読出して母線
CLへ送信する。通信制御部TR２に於いては母線
CLからデータDT2を受信し、エラーチエツクを
し、正しいデータであることが確認されると、こ
のデータを情報処理部Ａ２へ書込むとともに受信
完了信号RAK2を、母線CLに送出する。通信制
御部TR１はこの受信完了信号RAK2を受信する
ことにより、一連の情報伝送を終了する。情報伝
送を終了した通信制御部TR２は予め定められた
順序に従い、または任意に例えば次の情報処理機
器２へ母線支配権移動信号SEL2を送り、母線支
配権の委譲を行う。このとき同時に通信制御部
TR１の支配権設定手段はリセツトされる。
母線支配権移動信号SEL2を受信した情報処理
機器２の通信制御部TR２は、支配権設定手段を
セツトするとともに、第４図ｂに示すように支配
権確立信号ELS2を母線CLを介して他の通信制御
部へ送信する。これにより、通信制御部TR２に
母線CLの支配権が確立されるが、情報処理機器
２に情報伝送要求がないものとすれば、通信制御
部TR２は同図ｂに示すように、情報処理機器３
の通信制御部TR３に母線支配権移動信号SEL3を
送り、母線の支配権を委譲する。なお、母線支配
権の委譲の順番は任意であり、各情報処理機器に
母線支配権が一巡する形であれば良い。
この情報伝送方式には、母線の支配権移動手続
きが不要となり、伝送効率が向上し、簡易ｎ：ｎ
情報伝送システムに好適であるという利点があ
る。しかし、このような情報伝送システムにおい
ては、情報処理機器相互間の監視を行う場合、監
視装置を情報処理機器とは別途に設置したり、別
ルートで故障監視する必要があつた。
As an example of an information transmission system to which this failure monitoring method can be applied,
No. 144462 (Unexamined Japanese Patent Publication No. 53-68940) "Information Transmission Method"
can be given. Its basic structure is the first
As shown in the block diagram in the figure, it has a plurality of information processing devices 1 to n scattered over a wide area and a common information transmission bus CL that connects them. The information processing devices 1 to n described above include communication control units TR1 to TRn having bidirectional communication functions and information processing units A1 to A1 to TRn.
Compose from An. Each information processing device i (i=1~
The communication control unit TRi of n) is connected to the information processing unit Ai and the bus line.
It has the function of mediating the transmission of information between CLs and establishing bus control rights. When the own information processing device i establishes bus control, it issues an information transmission command to other information processing devices at the request of its information processing unit Ai, and actively transmits the information of the information processing unit Ai. At other times, information from the information processing unit Ai is passively transmitted in accordance with instructions from other information processing devices that have established bus control. For this reason, each communication control unit TRi is assigned a unique address.
When TRi sends information to the bus CL, it adds the address of the destination information processing device to this information and sends it; on the other hand, when receiving information from another information processing device via the bus CL, selectively selects the information added with the address that matches the address assigned to itself and the address of the communication control unit that acquires control right before itself, which is determined according to the order of acquiring control of the bus line. It has the function to receive. According to the above-mentioned Japanese Patent Application No. 51-144462, the information transmission procedure in the conventional example is as shown in Fig. 4 a and b.
As shown. That is, if bus control is now set in the communication control unit TR1 of the information processing device 1 given the machine number 1, in order to establish the bus control, as shown in FIG. 4a, Sends control establishment signal ELS 1 to bus CL. When the communication control unit TR of the other information processing device receives this signal ELS 1 , it resets its own control right setting means and prevents bus line control from being established redundantly in multiple communication control units. To prevent. Next, if the information processing unit A1 of the information processing device 1 has data DT2 to be transmitted to the information processing device 2, the communication control unit TR1
An information transmission request signal SEQ 2 to which the machine number 2 of the information processing device 2 is added is transmitted. This signal SEQ 2
The communication control unit TR2 of the information processing equipment 2 that received the
matches its own machine number, so if it is ready for reception, it will send a reception ready signal ACK 2 . When the communication control unit TR1 receives the signal ACK 2 from the communication control unit TR2, it reads the transmission data DT 2 from the information processing unit A1 to the information processing equipment 2 and sends it to the bus line.
Send to CL. In the communication control unit TR2, the bus line
Data DT 2 is received from CL, checked for errors, and when it is confirmed that the data is correct, the data is written to information processing unit A 2 and a reception completion signal RAK 2 is sent to bus CL. The communication control unit TR1 completes the series of information transmission by receiving this reception completion signal RAK2 . After completing the information transmission, the communication control unit TR2 transmits the bus control right transfer signal SEL2 to the next information processing device 2 in accordance with a predetermined order or arbitrarily, for example, to transfer the bus control right. At this time, the communication control unit
The control right setting means of TR1 is reset. The communication control unit TR2 of the information processing equipment 2, which has received the bus mastership transfer signal SEL2 , sets the mastership setting means and sends the mastership establishment signal ELS2 via the bus CL as shown in FIG. 4b. Send to other communication control units. As a result, control of the bus CL is established in the communication control unit TR2. However, assuming that the information processing equipment 2 does not request information transmission, the communication control unit TR2 3
A bus control transfer signal SEL 3 is sent to the communication control unit TR3 of the bus control unit TR3 to transfer control of the bus. Note that the order in which the bus control right is transferred is arbitrary, as long as the bus control right is transferred to each information processing device once. This information transmission method eliminates the need for bus control transfer procedures, improves transmission efficiency, and facilitates n:n
It has the advantage of being suitable for information transmission systems. However, in such an information transmission system, when mutual monitoring of information processing devices is performed, it is necessary to install a monitoring device separately from the information processing devices or to monitor failures through a separate route.
本発明の目的は、上述した種類の情報伝送方式
における相互監視を、特別な装置を必要とせず
に、しかも特別な信号を用いることなく、簡単な
構成で実現できる故障監視方式を提供することに
ある。
An object of the present invention is to provide a failure monitoring system that can realize mutual monitoring in the above-mentioned type of information transmission system with a simple configuration without requiring special equipment or using special signals. be.
本発明の要点は、共通の情報伝送母線に複数個
の情報処理機器を互いに平等に接続し、各情報処
理機器に固有のアドレス情報を割当て、母線支配
権を確立している情報処理機器から発信される母
線支配権移動信号により母線支配権を各情報処理
機器を一巡させていく情報伝送方式において、母
線支配権を確立している情報処理機器より少なく
とも１度は該情報処理機器を識別できる識別情報
が付与されて発信される所定の伝送情報を前記情
報伝送母線より受信・判別して前記識別情報を受
信情報として出力する受信手段と、予め設定され
ている各情報処理機器の前記識別情報を発生する
信号発生手段と、前記受信情報を前記信号発生手
段から発生される各識別情報と比較する比較手段
と、該比較手段の各比較結果を、前記情報処理機
器の各々に対応して記憶する記憶手段と、該記憶
手段の各記憶内容を所定時間間隔で監視し、前記
所定の伝送情報を発信しなかつた情報処理機器を
故障として記憶する監視手段とを、前記情報処理
機器の各々に設けて、これら情報処理機器相互間
で故障監視を行うことである。
The key point of the present invention is to connect a plurality of information processing devices equally to a common information transmission bus, allocate unique address information to each information processing device, and transmit data from the information processing device that has established control over the bus. In an information transmission method in which bus control is passed around each information processing device using a bus control transfer signal, the information processing device can be identified at least once from the information processing device that has established bus control. receiving means for receiving and discriminating predetermined transmission information attached and transmitted from the information transmission bus and outputting the identification information as received information; a signal generating means for generating a signal; a comparing means for comparing the received information with each piece of identification information generated from the signal generating means; and storing each comparison result of the comparing means in correspondence with each of the information processing devices. Each of the information processing devices is provided with a storage device and a monitoring device that monitors each storage content of the storage device at predetermined time intervals and stores information processing devices that do not transmit the predetermined transmission information as faulty. Therefore, it is necessary to perform failure monitoring between these information processing devices.
第２図は本発明において、ある情報処理機器に
設けた故障監視装置の一構成例を示すブロツク図
であり、この故障監視装置は前述した通信制御部
TRiの一部に組み込むことができる。
第５図は伝送フレームの基本構成を示してお
り、DAは相手先情報処理機器のアドレス情報、
CXはフレーム種別情報、SAは発信情報処理機器
のアドレス情報、FCSはフレームチエツク情報で
ある。DA，CX，SAと制御パラメータとが伝送
フレームのヘツダ部を構成し、伝送データがある
場合にはこのヘツダ部にデータ部が付加される。
このヘツダ部は第４図に示す支配権確立信号
ELS、情報送信要求信号SEQ、受信準備完了信
号ACK、データDT、受信完了信号RAK、母線
支配権移動SEL（以上の各信号についてはステー
シヨンを示す添字は削除して示されている）とし
て伝送され、データDTの場合にのみデータが付
加される。また、伝送フレームが上記のどの信号
であるかを区別するために、フレーム種別情報
CXには各信号に対応して予め決められているコ
ードが使用される。
通信制御部TRiは共通母線CLから第４図に示
されるような各信号やデータ等の情報を受信する
受信機REDを有し、この受信機REDは情報の伝
送フレーム中のフレーム種別信号CXを判別して
各種別に応じて所定の処理を行うように構成され
るが、このフレーム種別情報で母線支配権移動信
号であると判別された場合には、受信情報RSと
して送信元情報処理機器のアドレスSAを次の述
べる故障監視装置に供給する。
故障監視装置は、信号発生器Ｓ、比較器Ｇ、第
１および第２のレジスタRG１，RG２ならびに
タイミング信号発生器Ｔを有する。信号発生器Ｓ
はｎ個の情報処理機器に対応してｎ個Ｓ１〜Sn
設けられており、それぞれ予め設定されている対
応する情報処理機器のアドレス情報を発生するも
のとする。なお、この発生器Ｓから発生する信号
は受信機REDから送られてくる受信情報RSと同
一の信号形態であれば良く、受信情報RSとして
アドレスSAのほかにフレーム種別情報CXも送ら
れてくるように構成されていれば、発生器Ｓも前
述のようなアドレス情報のほかにフレーム種別情
報CXのうちの母線支配権移動信号に対応するコ
ードを発生するように構成する。但し、このコー
ドはｎ個の発生器Ｓ１〜Snにおいて同一のもの
であり、発生器Ｓから発生する信号はアドレス情
報のみが相違していることになる。また、発生器
Ｓ１〜Snはｎ個の情報処理機器に対応してそれ
ぞれ設けられており、この場合には自己の情報処
理機器についても自分で送信した情報を自己の受
信機で受信するように構成しているが、自己の情
報処理機器は監視対象から除き、残りの（ｎ−
１）個の情報処理機器に対応するように発生器Ｓ
を設けても良いことは勿論である。比較器Ｇは受
信機REDから出力される受信情報RSと、各信号
発生器Ｓ１〜Snから発生される情報とをそれぞ
れ比較し、一致している場合に一致信号を出力す
るゲートＧ１〜Gnから構成されている。第１の
レジスタRG１はｎ個のレジスタ段RA１〜RAn
を有するｎビツト構成の故障検出レジスタであ
り、比較器Ｇ１〜Gnの各比較出力を各レジスタ
段RA１〜RAnにそれぞれ格納する。第２レジス
タRG２もｎ個のレジスタ段RB１〜RBnを有す
るｎビツト構成の故障状態レジスタである。Ｔは
レジスタRG１とRG２にタイミング信号TAおよ
びTBを送出するタイミング信号発生器であり、
第３図に示すようにそれぞれ周期Ｔ１で位相差Ｔ
２をもつタイミング信号TAとTBを発生し、信
号TBによりレジスタRG１の内容をレジスタRG
２に転送して書き込み、次いで時間Ｔ２後に信号
TAによりレジスタRG１を“０”状態にリセツ
トする。信号TA，TBは同一の繰返し周期Ｔ１
を有している。時間Ｔ２はレジスタRG１の内容
をレジスタRG２に転送するのに要する時間であ
ればよい。
次に第２図に示した故障監視装置の動作を説明
する。まず、タイミング信号TAによりレジスタ
RG１が“０”にリセツトされた状態にある。い
ま、ｍ番目（１≦ｍ≦ｎ）の情報処理機器ｍから
母線支配権移動信号SELが共通母線CLに送信さ
れたとする。この母線支配権移動信号SELの伝送
フレームは、アドレスDAには支配権の移動先の
情報処理機器のアドレス、フレーム種別情報CL
には母線支配権移動信号SELであることを示すコ
ード信号、アドレスSAには自己の情報処理機器
のアドレスがそれぞれ与えられた構成となつてい
る。この母線支配権移動信号SELは各情報処理機
器の受信機REDで受信され、各受信機ではフレ
ーム種別情報CLのコード信号により受信した情
報が母線支配権移動信号であることを判別すると
受信情報RSとしてアドレスSAを比較器Ｇ１〜
Gnに供給する。各比較器Ｇ１〜Gnには発生器Ｓ
１〜Snから発生される信号が供給されており、
このうち情報処理機器ｍに対応する発生器Smか
らは情報処理機器ｍのアドレスが発生されてい
る。したがつて、各比較器Ｇ１〜Gnで受信情報
RSと発生器Ｓ１〜Snから発生される信号とを比
較した場合に、比較器Gmのみが両入力が一致す
るために一致信号を出力し、レジスタRAmに
“１”が記憶される。この場合、情報処理機器ｍ
は支配権をもらい、所定の操作ののち他の情報処
理機器に支配権を移動させる動作を行つたことに
なるので、レジスタRAmに“１”が記憶された
ことで情報処理機器ｍが故障していないことにな
る。本発明が対象とする情報伝送システムでは、
各情報処理機器が支配権の移動を一巡するように
構成されているので、支配権が各情報処理機器を
一巡するに要する時間を経過したのちには、レジ
スタRA１〜RAnは対応する情報処理機器が故障
していない場合には“１”が記憶されており、故
障している場合には前述のような一致信号が出力
されないので“０”のままとなつている。しか
し、情報処理機器は故障していないが、たまたま
伝送途中で伝送エラーが発生して正しく受信され
ないこともあり、その場合にはレジスタRG１内
の対応するレジスタには“１”が記憶されないの
で、単に一巡しただけで判断したのでは信頼性に
乏しい、そこで、信頼性を高めるためには少なく
とも支配権が各情報処理機器を二巡するに要する
時間を経過したのちレジスタRG１の内容をレジ
スタRG２に記憶させるように構成することが好
都合である。このようにすれば、レジスタRA１
〜RAnには一致信号により少なくとも２回“１”
の書込みが行われるので、２回連続して伝送エラ
ーが発生しない限り、“１”が記憶される。この
ためには、周期Ｔ１は任意であるが、時間間隔Ｔ
１〜Ｔ２に同一の情報処理機器から少なくとも２
回の母線支配権移動信号を受信するのに充分な時
間となるように決定する必要がある。
以上のようにして、各情報処理機器が正常に動
作している間は、レジスタRG１中の対応するレ
ジスタ段は“１”にセツトされ、故障した情報処
理機器に対応するレジスタ段“０”のままであ
る。次いで、タイミング信号TBの発生に応じ
て、レジスタRG１の各レジスタ段RA１〜RAm
の内容はレジスタRG２に転送される。従つて、
その出力信号ST１〜STnは、故障がどの情報処
理機器で生じているかを示すことになる。レジス
タRG２に対するレジスタRG１のデータ転送が
終了すると、タイミング信号TAによりレジスタ
RG１はリセツトされる。
なお、上述例では、故障検出のために、情報処
理機器の母線支配権移動信号を用いるように説明
したが、母線支配権を確立している情報処理機器
より少なくとも１度は該情報処理機器を識別でき
る情報（例えば各情報処理機器に割当てられた固
有のアドレス）が付与されて伝送される信号であ
れば他の信号を利用してもよいことは明らかであ
る。
また、以上では本発明の実施例としてハードウ
エアによる構成を説明したが、本発明はこの例に
のみ限られるものではなく、たとえばソフトウエ
アの形態で実現しても良いことは勿論である。
FIG. 2 is a block diagram showing an example of the configuration of a failure monitoring device provided in a certain information processing device in the present invention, and this failure monitoring device is constructed by the above-mentioned communication control unit.
It can be incorporated as part of TRi. Figure 5 shows the basic structure of the transmission frame, where DA is the address information of the destination information processing device,
CX is frame type information, SA is address information of the sending information processing device, and FCS is frame check information. DA, CX, SA and control parameters constitute a header section of a transmission frame, and if there is transmission data, a data section is added to this header section. This header part is the control establishment signal shown in Figure 4.
ELS, information transmission request signal SEQ, reception ready signal ACK, data DT, reception completion signal RAK, bus mastership transfer SEL (each of the above signals is shown with the subscript indicating the station removed). , data is added only in the case of data DT. In addition, frame type information is used to distinguish which of the above signals the transmitted frame is.
A predetermined code corresponding to each signal is used for CX. The communication control unit TRi has a receiver RED that receives information such as signals and data as shown in FIG. 4 from the common bus line CL, and this receiver RED receives the frame type signal CX in the information transmission frame. It is configured to perform a predetermined process depending on the type of frame, but if it is determined based on this frame type information that it is a bus control transfer signal, the address of the source information processing device is sent as reception information RS. SA is supplied to the fault monitoring device described below. The fault monitoring device has a signal generator S, a comparator G, first and second registers RG1, RG2 and a timing signal generator T. Signal generator S
is n pieces S1 to Sn corresponding to n pieces of information processing equipment.
It is assumed that each information processing device generates address information of a corresponding information processing device that is set in advance. Note that the signal generated from this generator S only needs to have the same signal format as the reception information RS sent from the receiver RED, and the frame type information CX is also sent in addition to the address SA as the reception information RS. With this configuration, the generator S is also configured to generate a code corresponding to the bus control right transfer signal of the frame type information CX in addition to the address information as described above. However, this code is the same in the n generators S1 to Sn, and the signals generated from the generator S differ only in address information. In addition, the generators S1 to Sn are provided corresponding to n information processing devices, and in this case, the information processing devices themselves can also receive the information transmitted by themselves with their own receivers. However, its own information processing equipment is excluded from the monitoring target, and the remaining (n-
1) Generator S to correspond to each information processing device.
Of course, it is also possible to provide. The comparator G compares the reception information RS output from the receiver RED with the information generated from each signal generator S1 to Sn, and when they match, outputs a matching signal from the gates G1 to Gn. It is configured. The first register RG1 consists of n register stages RA1 to RAn.
This is a failure detection register having an n-bit configuration, and stores each comparison output of the comparators G1 to Gn in each register stage RA1 to RAn, respectively. The second register RG2 is also an n-bit fault status register having n register stages RB1 to RBn. T is a timing signal generator that sends timing signals TA and TB to registers RG1 and RG2;
As shown in Fig. 3, the phase difference T
2, and the contents of register RG1 are transferred to register RG by signal TB.
2 and write, then after time T2 the signal
TA resets register RG1 to "0" state. Signals TA and TB have the same repetition period T1
have. The time T2 may be any time required to transfer the contents of the register RG1 to the register RG2. Next, the operation of the failure monitoring device shown in FIG. 2 will be explained. First, register is set by timing signal TA.
RG1 is in a state where it is reset to "0". Now, suppose that the bus control right transfer signal SEL is transmitted from the m-th (1≦m≦n) information processing device m to the common bus CL. In the transmission frame of this bus mastership transfer signal SEL, the address DA contains the address of the information processing device to which the mastership is to be transferred, and the frame type information CL
is a code signal indicating that it is the bus mastership transfer signal SEL, and address SA is the address of its own information processing device. This bus control right transfer signal SEL is received by the receiver RED of each information processing device, and when each receiver determines that the received information is a bus control right transfer signal based on the code signal of the frame type information CL, the received information RS Address SA as comparator G1~
Supply to Gn. Each comparator G1 to Gn has a generator S
A signal generated from 1 to Sn is supplied,
Among these, the address of the information processing device m is generated from the generator Sm corresponding to the information processing device m. Therefore, each comparator G1 to Gn receives information
When RS is compared with the signals generated from the generators S1 to Sn, only the comparator Gm outputs a match signal because both inputs match, and "1" is stored in the register RAm. In this case, information processing equipment m
has obtained control, and after performing a predetermined operation, has performed an operation to transfer control to another information processing device, so information processing device m has malfunctioned because “1” is stored in register RAm. It means that it is not. In the information transmission system targeted by the present invention,
Since each information processing device is configured to transfer the control right once, after the time required for the control right to go around each information processing device has elapsed, the registers RA1 to RAn are transferred to the corresponding information processing device. If there is no failure, "1" is stored, and if there is a failure, the above-mentioned coincidence signal is not output, so it remains as "0". However, even if the information processing equipment is not malfunctioning, a transmission error may occur during transmission and the data may not be received correctly. In that case, "1" will not be stored in the corresponding register in register RG1. Judgments based on just one round will lack reliability. Therefore, in order to increase reliability, at least after the time required for the controlling power to go around each information processing device twice, the contents of register RG1 should be transferred to register RG2. Advantageously, it is arranged to be memorized. In this way, register RA1
~RAn is “1” at least twice due to the coincidence signal
Since writing is performed, "1" is stored unless a transmission error occurs twice in succession. For this purpose, the period T1 is arbitrary, but the time interval T
1 to T2 from the same information processing device
It is necessary to determine the time enough to receive the bus mastership transfer signal twice. As described above, while each information processing device is operating normally, the corresponding register stage in register RG1 is set to "1", and the register stage "0" corresponding to the malfunctioning information processing equipment is set to "1". It remains as it is. Next, in response to the generation of the timing signal TB, each register stage RA1 to RAm of the register RG1
The contents of are transferred to register RG2. Therefore,
The output signals ST1 to STn indicate in which information processing device the failure has occurred. When the data transfer of register RG1 to register RG2 is completed, the timing signal TA causes the register to
RG1 is reset. In the above example, it was explained that the bus control transfer signal of the information processing equipment is used to detect a failure, but the information processing equipment that has established the bus control must at least once It is clear that other signals may be used as long as they are transmitted with identifying information (for example, a unique address assigned to each information processing device). Furthermore, although a hardware configuration has been described above as an embodiment of the present invention, the present invention is not limited to this example, and it goes without saying that the present invention may be realized in the form of software, for example.
上述したように、本発明によれば、きわめて簡
単な構成で正確に故障監視を行うことができる。
更に、所定時間毎に各情報処理機器にはそれぞれ
他のすべての情報処理機器の故障状態が記憶され
るので、各情報処理機器が他の情報処理機器にデ
ータ伝送を行う際に、この記憶されている故障状
態を参照して故障状態にある情報処理機器を宛先
とするデータ伝送を行わないようにすることがで
き、無駄な伝送をなくして伝送効率を高めること
ができ、以て情報伝送方式の信頼性向上に寄与す
るところ大である。
As described above, according to the present invention, failure monitoring can be performed accurately with an extremely simple configuration.
Furthermore, each information processing device stores the failure status of all other information processing devices at predetermined intervals, so when each information processing device transmits data to another information processing device, this stored information is stored. It is possible to prevent data transmission to the information processing equipment in the failure state by referring to the failure state in the failure state, and it is possible to eliminate wasteful transmission and improve transmission efficiency, thereby improving the information transmission method. This greatly contributes to improving the reliability of the system.
第１図は先提案の情報伝送方式の概要を示す線
図、第２図は本発明の一実施例を示すブロツク
図、第３図データ転送時のタイミング信号波形
図、第４図は先提案の情報伝送方式の伝送手順の
説明図、第５図は伝送フオーマツトの基本構成
図、である。
CL…共通の情報伝送線、１〜ｎ…情報処理機
器、TR１〜TRn…通信制御部、Ａ１〜An…情
報処理部、RED…受信機、Ｓ１〜Sn…信号発生
器、Ｇ１〜Gn…比較器、RG１，RG２…レジス
タ、RA１〜RAn，RB１〜RBn…レジスタ段、
Ｔ…タイミング信号発生器。
Fig. 1 is a diagram showing an overview of the previously proposed information transmission system, Fig. 2 is a block diagram showing an embodiment of the present invention, Fig. 3 is a timing signal waveform diagram during data transfer, and Fig. 4 is the previously proposed method. FIG. 5 is an explanatory diagram of the transmission procedure of the information transmission method, and FIG. 5 is a basic configuration diagram of the transmission format. CL...Common information transmission line, 1-n...Information processing equipment, TR1-TRn...Communication control unit, A1-An...Information processing unit, RED...Receiver, S1-Sn...Signal generator, G1-Gn...Comparison RG1, RG2...Register, RA1~RAn, RB1~RBn...Register stage,
T...Timing signal generator.
Claims (1)
を互いに平等に接続し、各情報処理機器に固有の
アドレス情報を割当て、母線支配権を確立してい
る情報処理機器から発信される母線支配権移動信
号により母線支配権を各情報処理機器を一巡させ
ていく情報伝送方式において、母線支配権を確立
している情報処理機器より少なくとも１度は該情
報処理機器を識別できる識別情報が付与されて発
信される所定の伝送情報を前記情報伝送母線より
受信・判別して前記識別情報を受信情報として出
力する受信手段と、予め設定されている各情報処
理機器の前記識別情報を発生する信号発生手段
と、前記受信情報を前記信号発生手段から発生さ
れる各識別情報と比較する比較手段と、該比較手
段の各比較結果を、前記情報処理機器の各々に対
応して記憶する記憶手段と、該記憶手段の各記憶
内容を所定時間間隔で監視し、前記所定の伝送情
報を発信しなかつた情報処理機器を故障として記
憶する監視手段とを、前記情報処理機器の各々に
設けて、これら情報処理機器相互間で故障監視を
行うことを特徴とする故障監視方式。 ２ 特許請求の範囲第１項に記載の故障監視方式
において、前記所定の伝送情報が母線支配権移動
信号であり、前記識別情報が該母線支配権移動信
号に付与される発信元情報処理機器のアドレス情
報であることを特徴とする故障監視方式。[Claims] 1. From information processing equipment that connects a plurality of information processing equipment equally to a common information transmission bus, assigns unique address information to each information processing equipment, and establishes bus control rights. In an information transmission method in which bus control is passed around each information processing device by a transmitted bus control transfer signal, the information processing device can be identified at least once from the information processing device that has established bus control. receiving means for receiving and discriminating predetermined transmission information attached with identification information and transmitted from the information transmission bus, and outputting the identification information as received information; and the identification information of each information processing device set in advance. a signal generating means for generating a signal, a comparing means for comparing the received information with each identification information generated from the signal generating means, and storing each comparison result of the comparing means in correspondence with each of the information processing devices. and a monitoring means for monitoring each storage content of the storage means at predetermined time intervals and storing information processing equipment that does not transmit the predetermined transmission information as a failure. A failure monitoring method is characterized in that the information processing devices are provided and failure monitoring is performed between these information processing devices. 2. In the failure monitoring system according to claim 1, the predetermined transmission information is a bus mastership transfer signal, and the identification information is attached to the bus mastership transfer signal of a source information processing device. A failure monitoring method characterized by address information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5563479A JPS55147849A (en) | 1979-05-09 | 1979-05-09 | Fault monitoring system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5563479A JPS55147849A (en) | 1979-05-09 | 1979-05-09 | Fault monitoring system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55147849A JPS55147849A (en) | 1980-11-18 |
| JPS644384B2 true JPS644384B2 (en) | 1989-01-25 |
Family
ID=13004215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5563479A Granted JPS55147849A (en) | 1979-05-09 | 1979-05-09 | Fault monitoring system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55147849A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0076846B1 (en) * | 1981-04-16 | 1988-01-27 | Ncr Corporation | Data processing system having error checking capability |
| US4513411A (en) * | 1982-09-01 | 1985-04-23 | At&T Bell Laboratories | Transmission of status report of equipment in a digital transmission network |
| JPS6031334A (en) * | 1983-07-29 | 1985-02-18 | Nec Corp | Fault supervisory system of communication system |
| JPS6197244U (en) * | 1984-11-30 | 1986-06-21 |
-
1979
- 1979-05-09 JP JP5563479A patent/JPS55147849A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55147849A (en) | 1980-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8219730B2 (en) | Method of transmitting data between devices connected via a multi-master bus defining a time slot during transmission for responsive output information from non-bus master devices | |
| JPS644384B2 (en) | ||
| JP2563068Y2 (en) | Redundant communication controller | |
| JPH10340102A (en) | Serial communication device | |
| JPS6025345A (en) | Address check system of loop transmission system | |
| JP3693461B2 (en) | Test diagnosis method for transfer error detection checker | |
| JP2888038B2 (en) | Redundant communication controller | |
| JPH0126215B2 (en) | ||
| JPH04368035A (en) | Group communication method | |
| JPS6149539A (en) | Confirmation system for node connection order | |
| JPH05219084A (en) | Monitoring method for ring network | |
| JP2000020414A (en) | Method and device for diagnosing fault of shared bus | |
| JPS5946144B2 (en) | data transmission equipment | |
| JP2000106566A (en) | Communication controller | |
| JPH0479492B2 (en) | ||
| JPS59188257A (en) | Signal transmission system | |
| JPH05289956A (en) | Method for transmitting data of monitor controller | |
| JPH10160873A (en) | Time synchronization method | |
| JPH0888643A (en) | Ring-shaped transmission system | |
| JPS61224538A (en) | Test system for data communication equipment | |
| JPH03106143A (en) | Communication fault check method in data communication system | |
| JPS5938799B2 (en) | Test method for remote monitoring and control equipment | |
| JPH05103033A (en) | Multiple-address communication system and multiple address communication reply circuit used for it | |
| JPS63267038A (en) | Communication system | |
| JPS60237744A (en) | Communication control equipment |