JPS643263U - - Google Patents
Info
- Publication number
- JPS643263U JPS643263U JP9343987U JP9343987U JPS643263U JP S643263 U JPS643263 U JP S643263U JP 9343987 U JP9343987 U JP 9343987U JP 9343987 U JP9343987 U JP 9343987U JP S643263 U JPS643263 U JP S643263U
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- generating means
- signal
- synchronization signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims 2
- 230000000630 rising effect Effects 0.000 claims 2
- 238000003708 edge detection Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Synchronizing For Television (AREA)
Description
第１図は本考案の水平同期分離回路の一実施例
を示す構成図、第２図は第１図の回路各部におけ
る信号波形図、第３図は本考案の他の実施例を示
す構成図、第４図は第３図の回路各部における信
号波形図、第５図は従来の水平同期分離回路の構
成図、第６図は第５図の回路各部における信号波
形図である。 １１，１２，１８，３６……単安定マルチバイ
ブレータ、１７……オアゲート、３１……遅延手
段、３２……エクスクルーシブオアゲート、３３
……リトリガブル単安定マルチバイブレータ。
を示す構成図、第２図は第１図の回路各部におけ
る信号波形図、第３図は本考案の他の実施例を示
す構成図、第４図は第３図の回路各部における信
号波形図、第５図は従来の水平同期分離回路の構
成図、第６図は第５図の回路各部における信号波
形図である。 １１，１２，１８，３６……単安定マルチバイ
ブレータ、１７……オアゲート、３１……遅延手
段、３２……エクスクルーシブオアゲート、３３
……リトリガブル単安定マルチバイブレータ。
Claims (1)
- 【実用新案登録請求の範囲】 水平同期信号と垂直同期信号との排他的論理和
をとつた複合同期信号が入力として供給され、そ
の複合同期信号の立上り及び立下りのエツジを検
出するエツジ検出手段と、 このエツジ検出手段で検出した立上り及び立下
りのエツジから前記水平同期信号のパルス幅より
も広いパルス幅の信号を得る第１のパルス発生手
段と、 この第１のパルス発生手段からの２つの信号の
論理和をとる論理和手段と、 この論理和手段の出力パルスの後端のエツジか
ら前記水平同期信号のパルス幅程度の幅のパルス
を水平同期信号として発生する第２のパルス発生
手段とを具備したことを特徴とする水平同期分離
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343987U JPS643263U (ja) | 1987-06-19 | 1987-06-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343987U JPS643263U (ja) | 1987-06-19 | 1987-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS643263U true JPS643263U (ja) | 1989-01-10 |
Family
ID=31317896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9343987U Pending JPS643263U (ja) | 1987-06-19 | 1987-06-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS643263U (ja) |
-
1987
- 1987-06-19 JP JP9343987U patent/JPS643263U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS643263U (ja) | ||
| JPS63163028U (ja) | ||
| JPS643893U (ja) | ||
| JPS6315662U (ja) | ||
| JPS59171457U (ja) | 同期回路 | |
| JPH03110664U (ja) | ||
| JPS62151272U (ja) | ||
| JPS6381565U (ja) | ||
| JPS59171459U (ja) | 同期信号処理回路 | |
| JPS63158058U (ja) | ||
| JPS62149087U (ja) | ||
| JPS6251866U (ja) | ||
| JPH01175063U (ja) | ||
| JPS6268384U (ja) | ||
| JPS5843075U (ja) | 同期ａｇｃ回路 | |
| JPS6295377U (ja) | ||
| JPS6183376U (ja) | ||
| JPS6050565U (ja) | フイ−ルド判別回路 | |
| JPS5828467U (ja) | 同期回路 | |
| JPS61119187U (ja) | ||
| JPS61121069U (ja) | ||
| JPS6320196U (ja) | ||
| JPS61121071U (ja) | ||
| JPS59121966U (ja) | パルス幅検出同期回路 | |
| JPS6164759U (ja) |