JPS6431445U - - Google Patents
Info
- Publication number
- JPS6431445U JPS6431445U JP12671887U JP12671887U JPS6431445U JP S6431445 U JPS6431445 U JP S6431445U JP 12671887 U JP12671887 U JP 12671887U JP 12671887 U JP12671887 U JP 12671887U JP S6431445 U JPS6431445 U JP S6431445U
- Authority
- JP
- Japan
- Prior art keywords
- main body
- microprocessor
- debugging device
- device main
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図は本考案に係るマイクロプロセツサデバ
ツク装置のプロービング回路図である。 １……ホトカプラ、２……リレー、５……イン
サーキツトプラグの電源端子、６……インサーキ
ツトプラグのグランド端子、５１……ＩＣソケツ
トの電源端子、５２……ＩＣソケツトのグランド
端子。
ツク装置のプロービング回路図である。 １……ホトカプラ、２……リレー、５……イン
サーキツトプラグの電源端子、６……インサーキ
ツトプラグのグランド端子、５１……ＩＣソケツ
トの電源端子、５２……ＩＣソケツトのグランド
端子。
Claims (1)
- マイクロプロセツサデバツク装置本体とマイク
ロプロセツサ応用機器とを連結するプロービング
回路において、上記連結がデバツク装置本体と応
用機器の両極性を一致させる連結であるとき、上
記応用機器の電源に接続するホトカプラーの出力
信号によつて駆動するリレーにより上記デバツク
装置本体と応用機器の両グランドが接続して閉回
路を構成することを特徴とするマイクロプロセツ
サデバツク装置のプロービング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12671887U JPS6431445U (ja) | 1987-08-20 | 1987-08-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12671887U JPS6431445U (ja) | 1987-08-20 | 1987-08-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6431445U true JPS6431445U (ja) | 1989-02-27 |
Family
ID=31378484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12671887U Pending JPS6431445U (ja) | 1987-08-20 | 1987-08-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6431445U (ja) |
-
1987
- 1987-08-20 JP JP12671887U patent/JPS6431445U/ja active Pending