JPS642993B2 - - Google Patents

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は、ワード編成されたランダム・アクセ
ス・メモリを含むデイジタル・イメージ処理シス
テムに関する。 〔先行技術〕 デイジタル・イメージは、夫々１つの整数又は
１組の整数より成る複数のイメージ点の２次元的
アレイであると考えられる。イメージ処理には、
イメージ・アレイをメモリに貯蔵して、このアレ
イの単一の行又は列における一連のイメージ点
（イメージ点シーケンス）及び小さな４角形領域
内のイメージ点の如き選択されたイメージ点群を
同時に検索する能力が、要求される。このような
イメージ点群は、以後、“核（kernel）”とする。
この場合、選択された核の全てのイメージ点が１
記憶サイクルでアクセスされねばならないという
制約がメモリに課せられる。通常のワード編成メ
モリは、夫々イメージ点の１つの核を貯蔵するこ
とができる複数のランダム・アクセス可能な“ワ
ード”貯蔵場所を含む。しかしながら、全てのイ
メージ点が貯蔵装置の同じワード内に存在しない
ときには、イメージ点の複数の核へのアクセスを
可能とするために、この通常のメモリのアクセス
機構を修正することが必要である。 特公昭56−40861号公報は、Ｎ個のイメージ点
のみを有する複数の核が得られる間に、2N個の
メモリ・デイビジヨン（division）即ちメモリ・
ブロツクを有するワード編成ランダム・アクセ
ス・メモリにデイジタル入力イメージを貯蔵する
イメージ処理システムを示している。特に、利用
できる複数の核は、１×pqの水平ストリツプ、
pq×１の垂直ストリツプ又はｐ×ｑの４角形で
ある。この場合pq＝Ｎである。 このシステムの不利な点は、次下に示すとおり
である。即ち、 (1) 2N個のメモリ・ブロツクへのワード編成メ
モリの分割は、イメージ点の貯蔵及び検索の両
方の間に、複雑なアドレスの修正を必要とす
る。 (2) ４角形の核内のアクセス可能なイメージ点の
数は、まさにＮである。言い換れば、もしＮ＝
16なら、ある種のイメージ向上技術にとつて特
に有用な核の形状である、３×５又は５×３の
核を得ることができない。 〔本発明の概要〕 本発明の目的は、これらの不利な点を改善した
デイジタル・イメージ処理システムを提供するこ
とである。 本発明の利点は、ワード編成メモリがＮ個のメ
モリ・デイビジヨン即ちメモリ・ブロツクのみを
有し、これにより、かなり簡単なアドレスの修正
が可能になることである。Ｎ個のメモリ・ブロツ
クに制限されるにもかかわらず、ｋの適切な選択
により、入力イメージの任意の位置から、所望の
１×Ｎの水平の核、Ｎ×１の垂直の核、又はＮ若
しくはＮに近いイメージ点（Ｎが偶数のとき）又
はＮ−１若しくはＮ−１に近いイメージ点（Ｎが
奇数のとき）の４角形の核を得ることができる。
特に、先行技術のシステムでは不可能である。Ｎ
が偶数又は奇数であるにかかわらず、Ｎ−１のイ
メージ点を含む４角形の核を得ることができる。 整数ｋは、システムに対して固定されることが
ある。この場合、それは、特定の適用において所
望される核の形状を得るために、適切に選択され
ることになる。そして、ｋの許される値に対し
て、Ｎ若しくはＮに近いイメージ点を有する少な
くとも１つの４角形の核が、通常得ることができ
る１×Ｎの水平の核に加えて、入力イメージの１
部分から得ることができることに、注意すべき
だ。しかしながら、多くの場合、Ｎ及びｋが互い
に素であるなら、大抵、１×Ｎの水平の核、Ｎ×
１の垂直の核、及びＮ−１若しくはそれよりもわ
ずかに少ないイメージ点を有する少なくとも１つ
の固定された形状である４角形の核をアクセスす
ることができる。 他方、ｋは、システムに対して可変となること
がある。この場合、より大きな適応性が達成され
る。実際、メモリ・ブロツクにおける入力イメー
ジの貯蔵の間にｋを適切に選択することにより、
Ｎ成分の垂直若しくは水平のストリツプ型の核、
又はＮ若しくはＮ−１のイメージ点を有する４角
形の核を得ることができる。ｋのこの変化は、メ
モリ・ブロツクの指定及びアドレスの修正用であ
る索引テーブルを用いることにより、達成され得
る。索引テーブルの内容は、テーブルのプログラ
ミング又はプラグ・イン交換により変えることが
できる。 当然、システムは、システムからの出力である
不所望のイメージ点を無視若しくは抑制すること
により、又は不所望のイメージ点を含むモジユー
ルへのアクセスを抑制することにより、ｋの所与
の値について可能な最大値よりも小さなサイズの
核を提供することもできる。 〔本発明の実施例〕 さて、添付図面を参照して、本発明の実施例を
述べる。 述べられるシステムでは、典型的には1024×
1024のイメージ点である、最大サイズＸ行×Ｙ列
のイメージ点即ちピクセルのデイジタル入力イメ
ージを仮定する。各イメージ点は、CRT上の１
つのスポツトのような、オリジナル・イメージ中
の各点についての強度乃至は色を表わす、典型的
には16ビツト長の２進数である。最初に、“行
（row）”及び“列（column）”という用語が、固
体貯蔵装置におけるイメージ点のアレイ即ち貯蔵
位置のアレイに関係付けられる、２つの通常直交
する方向を識別するための便宜として（当分野に
おいて通常そうであるように）用いられ、そし
て、文脈（context）によつて禁止されるところ
以外では、一般的に交換可能であることを、理解
すべきだ。 入力イメージは、少なくともＹ／Ｎ列及びＸ行
を夫々が含むＮ個のメモリ・ブロツク（０、１、
２………、Ｎ−１）に貯蔵される。従つて、各メ
モリ・ブロツクは、単一のイメージ点の貯蔵につ
いて、夫々少なくともXY／Ｎの個々にアドレス
可能な位置を提供する。メモリ・ブロツクは、全
てのメモリ・ブロツクが夫々の単一の貯蔵位置か
ら同時的な読出しについて並列にアクセスできる
ように、ワード編成のランダム・アクセス・メモ
リ・システムとして構成される。Ｎ＝16の場合
に、1024×1024のイメージを仮定すると、各メモ
リ・ブロツクは、1024行×64列を提供する。即
ち、それは、64Kピクセルのメモリ・ブロツクで
ある。 各イメージ点は実用上16ビツトから成ると仮定
されるので、各メモリ・ブロツクは、メモリ・ブ
ロツクが全体としてアクセスされるときには並列
にアクセスされる複数個の貯蔵モジユールより成
る。この場合、１つのメモリ・ブロツクの夫々の
貯蔵場所は、実際、そのメモリ・ブロツクを構成
する16個の貯蔵モジユールのうちの夫々に位置付
けられた、16個の別々のビツト貯蔵位置より成
る。それで、各65Kピクセルのメモリ・ブロツク
は、実際に、16個の64Kビツトの貯蔵モジユール
を含む。しかしながら、各アドレス可能な貯蔵場
所に１ビツト以上、例えば４ビツトを貯蔵するこ
とができる貯蔵モジユールが利用できるので、各
イメージ点におけるビツトの数と同じ数の貯蔵モ
ジユールを含むことは、各メモリ・ブロツクに
は、必ずしも必要ではない。このような場合、16
ビツトのイメージ点を仮定すると、メモリ・ブロ
ツク当り、このようなモジユールが４個必要とな
るだけである。各イメージ点が単一のビツト（０
又は１）のみから成るか、又は、１つのモジユー
ルの各貯蔵場所に貯蔵できるビツトの数が各イメ
ージ点をなすビツトの数に等しいような、基本的
な場合には、各メモリ・ブロツクは１つのモジユ
ールのみから成ることになるのだが、このように
個々のモジユールをブロツクへグループ編成する
ことは、当分野では周知であり、そして以下の説
明では、イメージ点を貯蔵したり又は検索したり
するのに並列にアクセスされる複数のモジユール
を、メモリ・ブロツクが一般的に含み得るという
理解のもとに、“メモリ・ブロツク”という用語
が用いられることになる。 入力イメージの空間的に続いて並んだ
（consecutive）行について、各行ｉ（（０ｉ
Ｘ−１）の第１番目のイメージ点が、以下のサク
リツク・コードで表わされる循環的な関係に従つ
て、メモリ・ブロツクn_i（０n_iＮ−１）の貯蔵
に対して割り当てられるようにして、メモリ・ブ
ロツクに入力データ（イメージ点）を貯蔵するこ
とが、行なわれる。即ち、 n_i+1＝〔n_i＋ｋ〕_{npd N} n_iは、行ｉの第１番目のイメージ点に割り当て
られるメモリ・ブロツクである。 ｋは、０＜ｋ＜Ｎの整数である。 N₀（ｉ＝０の行に対応する）は、Ｎ−１以下の
任意の整数であるが、しかし、ゼロが都合良い。 入力イメージの各行ｉの第１番目のイメージ点
は、その他すべての行の第１番目のイメージ点と
その割り当てられたメモリ・ブロツクの同じ相対
的な列ｃに、例えば簡単にするために、第１番目
の列（ｃ＝０）に、そして簡単にするために（ｒ
＝ｉ）のように同じである行ｒに貯蔵されるが、
しかし、デイジタル入力イメージから得られた行
は、（ｒ＝ｉ＋ｚ）から共通の数の行ｚだけ変位
され得る。 一旦開始メモリ・ブロツクが各行の第１番目の
イメージ点について確立されると、各行ｉの続く
イメージ点は、開始メモリ・ブロツクの第１番目
のイメージ点とその割り当てられたメモリ・ブロ
ツクの同じ行ｒの貯蔵に対して、Ｎ個のメモリ・
ブロツクへ夫々循環的に連続して割り当てられ
る。行の割り当てサイクルは、周期Ｎを有し、入
力イメージの全ての行に対して共通であり、上記
符号に従い、開始メモリ・ブロツクのみが異な
る。 従つて、デイジタル入力イメージの各行におけ
るｊ番目のイメージ点（０ｊＹ−１）は、そ
の他の全ての行のｊ番目のイメージ点とその割り
当てられたメモリ・ブロツクにおいて同じ列の場
所に貯蔵される。言い換えれば、入力イメージの
ｉ番目の行のｊ番目のイメージ点が、その割り当
てられたメモリ・ブロツクの（ｉ＋ｚ）番目の行
における〔（ｊ／Ｎ）＋ｃ〕列の場所に貯蔵され
る。ここで、“１”は、整数の割り算の商を示し
（即ち、余りは無視する）、ｃは、開始の例であ
り、そしてｚは、前記したような固定されるがし
かし任意である行の変位である。ｃ及びｚとも
に、以下の義論では、ゼロであると仮定すること
にする。しかしながら、入力イメージの各行の第
１番目のイメージ点が割り当てられたメモリ・ブ
ロツクの第１番目の列に貯蔵されない（ｃ≠０）
場合又は、変位ｚがゼロでないときは、最大のイ
メージ・サイズＸ×Ｙ及び最小のメモリ・ブロツ
ク・サイズXY／Ｎについては、水平乃至は垂直
の方向のイメージ点の貯蔵は、入力イメージ貯蔵
のある段階で、メモリ・ブロツクの第１番目の行
及び列に対して循環されなければならなくなる。 Ｎ及びｋの所与の値に対してこの貯蔵方法を仮
定すると、入力イメージのどの位置からも、原則
的に次のような最大サイズの核に対する並列なア
クセスを得ることができる。即ち、 (1) １×Ｎの水平な核 (2) Ｐ×１の垂直な核、ここで、Ｐは、各行の第
１番目のイメージ点についてのブロツク割り当
符号のサイクル周期である。 (3) ｐ行ｑ列を有する４角形の核。ここで、ｐ、
ｑ列は、夫々次のようなものである。即ち、 ｑは、ｋ及び（Ｎ−ｋ）のうちの小さい方以
下の整数。 ｐは、１からｑまでのｊの整数値に対して、
次の関数、即ち、 １（ｊ＋pk）_{npd N}ｑ を満足する最小の値である。 これ故に、このような核について、全てのイメ
ージ点がシステムの異なるメモリ・ブロツクに貯
蔵される。当然、選択されたメモリ・ブロツクへ
のアクセスを抑制したり、又はそれらの出力を無
視若しくは抑制したりすることにより、この最大
のサイズよりも小さな核を得ることができる。 例えば、第１図は、16進法表示で、Ｎ＝16（０、
１、２、………、Ｅ、Ｆ）及びｋ＝９について、
入力イメージ点のメモリ・ブロツク割り当て（マ
ツピング）を示している。図中のボツクスの各水
平の行は、デイジタル入力イメージのイメージ点
の各行を表わす。各行の連続するボツクスは、オ
リジナル・イメージの連続するイメージ点に対応
する。各ボツクス中の数（０乃至Ｆの16進数）
は、各イメージ点が貯蔵されるそのメモリ・ブロ
ツクを識別するためのものである。例えば、入力
イメージの３番目の行の10番目のイメージ点は、
メモリ・ブロツクＢ（11番目）に貯蔵され、そし
て８番目の行の４番目のイメージ点は、メモリ・
ブロツク２に貯蔵される。 先に述べたような循環的な関係に従つて、入力
イメージの続いて並んだ行における第１番目のイ
メージ点が、ブロツク０，９，２，Ｂ，４，Ｄ，
６，Ｅ，８，１，Ａ，３，Ｃ，５，Ｅ，７，０，
９………等へ循環的に割り当てられる。これは、
循環的な関係により作られる順序である。即ち、 N_i+1＝〔N_i＋９〕〕_npd16 この割り当ては、第１図の第１列に示されてい
る。 入力イメージの各行の第１番目のイメージ点に
ついてメモリ・ブロツクの割り当てが達成される
と、各行における続くイメージ点が、０，１，
２，………，Ｄ，Ｅ，Ｆ，０，１，２，………等
の順番にメモリ・ブロツクへ循環的に割り当てら
れる。各行の貯蔵が始まるサイクル・ポイント
が、唯一異なる。従つて、入力イメージの各行に
ついては、第１番目の16個のイメージ点が、それ
らが得られる入力イメージの行と同じ行における
それらの第１番目の貯蔵場所の異なるメモリ・ブ
ロツクに、夫々貯蔵される。第２番目の16個のイ
メージ点が、同じ行のそれらの第２番目の貯蔵場
所にある同じメモリ・ブロツクに同じ順に夫々貯
蔵される。この貯蔵の構成は、Ｎ＝16及びｋ＝５
の第２図の例について、後で述べられることにな
つている。 このような貯蔵の結果、原則的に、入力イメー
ジの16×１の垂直な核（核Ａのような）、入力イ
メージの１×16の水平な核（核Ｂのような）及び
入力イメージの２×７又は７×２の４角形（核Ｃ
又はＤのような）に夫々含まれるイメージ点を並
列にアクセスすることができるようになる。これ
故に、上記のような核については、各メモリ・ブ
ロツクが、核を定めている濃い線内にただ１回の
み現われている。即ち、核の各イメージ点は、核
がデイジタル入力イメージに関して位置付けられ
得る所ではどこでも、Ｎ個のメモリ・ブロツクの
内の異なる１つの物に設定される。２×７の核
が、イメージ向上技術における７×７のコンボリ
ユーシヨン（convolution）にとつて特に適して
いる。 Ｎ＝16及びｋ＝５の第２図の場合には、同じ理
由から、16×１の核（核Ａの様な）、１×16の核
（核Ｂの様な）、及び３×５の核（核Ｃの様な）を
並列にアクセスする事ができる。しかしながら、
５×３の核は、第２図では少なくとも１つのメモ
リ・ブロツクを２度含むので、この場合には、得
る事ができない。しかしながら、３×５の核は、
３×３又は３×５のコンボリユーシヨンにとつて
有用な形状である。３×３及び３×５のコンボリ
ユーシヨンは、一般的なイメージ向上技術であ
る。 第１図及び第２図に類似するテーブルの構成で
例証し得る他の例が、以下に示される。即ち、 Ｎ＝16、ｋ＝７；１×16、16×１、７×２又は２
×７の核を並列にアクセスできる。 Ｎ＝16、ｋ＝３；１×16、16×１又は５×３の核
を並列にアクセスできる。 Ｎ＝16、ｋ＝８；２×８又は１×16の核を並列に
アクセスできる。 Ｎ＝16、ｋ＝２；８×２又は１×16の核を並列に
アクセスできる。 Ｎ＝16、ｋ＝４；４×４又は１×16の核を並列に
アクセスできる。 一般に、第１図及び第２図並びに上記の例の初
めから２つのように、Ｎ及びｋが互いに素である
場合には、大抵、１×Ｎの水平な核、Ｎ×１の垂
直な核、及びＮ−１若しくはそれよりもわずかに
小さいイメージ点を有する少なくとも１つの固定
された形状（即ち、行及び列の寸法に関して）の
４角形の核をアクセスすることができる。Ｎ及び
ｋが互いに素でない場合には、メモリ・ブロツク
の割り当て符号の循環周期がＮよりも小さいの
で、Ｎ×１の垂直の核をアクセスすることができ
ない。しかし、まさにＮ個のイメージ点を含む４
角形の核を代わりに得ることができる。これは、
上記の例の終りから３つに例示されている。全て
の場合、１×Ｎの水平の核が、入力イメージのい
ずれかの位置から利用できる。 それ故に、所与のＮに対して、ｋを適切に選択
することにより、貯蔵される入力イメージから、
所望する、イメージ点の１×Ｎの水平な核、イメ
ージ点のＮ×１の垂直な核、又は、Ｎ若しくはそ
れよりも少ないイメージ点（Ｎが偶数のとき）又
はＮ−１若しくはそれよりも少ないイメージ点
（Ｎが奇数のとき）を有する４角形の核を得るこ
とができる。ｋのすべての値について、このよう
なタイプの核が皆得られるとは限らないであろ
う。しかし、ｋの全ての値について得ることがで
きる１×Ｎの水平な核に加えて、上記のようなタ
イプの核のうち、少なくとも１つの他のものが、
貯蔵される入力イメージのいずれかの位置から得
られるように、ｋの適切な値が見出され得る。 第３図は、Ｎ＝16及びｋ＝５の第２図につい
て、第１図（Ｎ＝16、ｋ＝９）に関して一般的に
議論した原則に従つて、それらの割り当てられた
メモリ・ブロツク内の貯蔵場所へイメージ点を割
り振ることとを示している。第１図及び第２図に
おけるように、ボツクスの各行は、割り当てられ
るメモリ・ブロツクに対応する数字を各ボツクス
内に有している、入力イメージ点の対応する行を
表わす。前記したように、各行の第１番目の16個
のイメージ点が、それらが割り当てられるメモ
リ・ブロツクの第１番目の列（アドレス000000）
に割り振られる。各行の第２番目の16個のイメー
ジ点が、それらが割り当てられるメモリ・ブロツ
クの第２番目の列（アドレス000001）に割り振ら
れる。そして、第３番目の16個のイメージ点が、
第３番目の列（アドレス000010）へ割り振られ、
以下順次割り振られる。メモリ・ブロツクのイメ
ージ点の行アドレスが、第３図の左側に示され、
そして入力イメージの行アドレスに対応してい
る。示されているアドレスが1024×1024の入力イ
メージに基づいており、それで、各メモリ・ブロ
ツクが64列（６ビツトの列アドレス）及び1024行
（終りの５ビツトのみが第３図に示されている10
ビツトの行アドレス）を有することを理解された
い。第３図に示されたマツピングは、ｃ及びｚの
両方をゼロと仮定していることが、明らかになる
であろう。第３図のマツピング構成は、いずれの
循環的な関係にも適用できる。変更される必要が
あるのは、メモリ・ブロツクの割当てであつて、
それらの割り当てられたメモリ・ブロツク内のイ
メージ点の行及び列のアドレスではない。 通常のワード編成されたランダム・アクセス・
メモリ・システムのみが、各メモリ・ブロツクの
同じ相対的な場所への並列なアクセスを可能にす
るので、メモリ・ブロツクへ供給される読出しア
ドレスの選択的な修正により所望の核の引出しを
可能にするために、アドレス機構を修正する必要
がある。 原則として、この後者の修正は、次のようにし
て達成される。即ち、所望の核の１つの予め決め
られた（基準の）イメージ点（好ましくは上部左
側のイメージ点）の実際の行及び列のアドレス
を、その割り当てられたメモリ・ブロツクに提供
し、そして、核の全てのイメージ点への並列なア
クセスを可能とするのに十分な整数量だけ、それ
らの行乃至は列のアドレスを増加する（乃至は、
上部左側のイメージ点が基準として用いられない
場合には減少させる）ことにより、他のメモリ・
ブロツクに貯蔵される、核の関連するイメージ点
の行乃至は列のアドレスを必要とするところを修
正することである。 従つて、第１図を参照するに、核Ｂを引き出す
ために、始めから12個のイメージ点はそれらの割
り当てられたメモリ・ブロツクにおいて同じ相対
的な場所（第２行、第１列）にあるので、左側の
イメージ点（メモリ・ブロツクＤにある）の行及
び列のアドレスを、その行の全てのメモリ・ブロ
ツクＤ乃至８へ送ることができる。しかし、メモ
リ・ブロツク９乃至Ｃの終りから４つのイメージ
点は、それらの各メモリ・ブロツクの第２列に位
置するので、それらのアドレスは１だけ増加され
た列アドレスを有しなければならない。 他方、核Ａを引き出すためには、各メモリ・ブ
ロツクについての列アドレスは同じままにされ、
一方、行アドレスは、示された垂直シーケンスに
おける各メモリ・ブロツクについては、順次１だ
け増加されなければならない。 第２図を参図するに、核Ｃは、次のようにして
引き出される。即ち、上部左側のイメージ点（メ
モリ・ブロツク５における）の行及び列のアドレ
スをメモリ・ブロツク５乃至９の全てに与え、メ
モリ・ブロツクＡ乃至Ｅについては、１だけ行ア
ドレスを増加させ、メモリ・ブロツクＦ乃至３に
ついては、２だけ行アドレスを増加させ、そし
て、全てのメモリ・ブロツクについて列アドレス
を変えずそのままにしておくことである。 類似の考えが、第１図及び第２図に示された他
の核の引き出しを可能にする。上記の例では、所
望の核を引き出すのに、行又は列のアドレスのみ
を修正する必要があるが、多くの場合には、両方
を修正しなければならなくなることを理解すべき
だ。例えば、もし第２図の核Ｃが第３図に示され
ているように右側へ６列ずれて位置するなら、５
つのイメージ点より成る各シーケンスにおける最
後のイメージ点を含むメモリ・ブロツクは、先に
述べた行アドレスの増加に加えて、１だけ列アド
レスを増加される必要がある。 以下に述べられることになる好ましい実施例で
は、必要なアドレスの修正は、書込み及び読出し
の順序の両方の修正を可能とする、プログラム可
能な索引テーブル（LUT）を含むハードウエア
の回路により、達成される。 さて、本発明によるイメージ処理システムの実
施例が、第４図及び第５図を参照して述べられ
る。第４図は、先に議論した原理に従つてイメー
ジ点（ピクセル）を貯蔵するために必要なシステ
ムのそれらの構成成分を示している。一方、第５
図は、核の引き出しのために必要なシステムのそ
れらの構成成分を示している。１６の貯蔵モジユ
ール（Ｎ＝16）及び16ビツトのピクセルを用い
て、1024×1024の入力イメージに基づくシステム
が仮定されることになる。第４図及び第５図に示
された貯蔵及び検索の技術は単一のシステムを形
成するものであるが、しかし、説明を容易にし且
つ図面を簡単にするために、別々に示されたこと
を、理解すべきだ。従つて、第４図と第５図との
間の接続が、印され（即ち、“第５図から”、“第
５図へ”等）、そして、両図に共通の構成成分は、
同じ参照番号が与えられている。最後に、多くの
場所で単一の信号線の接続が示されているが、こ
れらは、関係する複数の線を斜線近くの数字で示
しているように、並列な複数の線を表わすことも
ある。通常の論理減結合（de−coupling）手段
が、貯蔵及び検索のために用いられる、両方の機
能に共通でない、システムの構成成分を分離する
ために、用いられ得ることを理解すべきだ。 最初に、第４図を参照するに、先の議論との一
貫性のために16進数表示を用いている、16個のメ
モリ・ブロツクMB（０），MB（１），MB（２），
…………，MB(F)を、システムは含んでいる。最
初と最後のメモリ・ブロツクMB（０）及びMB
(F)のみが、夫々示されている。各メモリ・ブロツ
クは、関係するアドレス・レジスタAR（０），
AR（１），AR（２），………，AR(F)を有してい
る。再び、最初と最後のアドレス・レジスタしか
示されていない。メモリ・ブロツクMBは、ワー
ド編成のランダム・アクセス・メモリとして、公
知のように構成される。このランダム・アクセ
ス・メモリでは、夫々の単一（16ビツト）貯蔵場
所からの同時的な読出しのために、全てのメモ
リ・ブロツクは、それらの関係するアドレス・レ
ジスタARに存在し、且つメモリ・ブロツクのア
ドレス・イン入力に印加される、アドレスにより
決められる夫々の貯蔵場所において、並列にアク
セスできる。データは、各メモリ・ブロツクの読
出し入力へ信号を印加することにより、データ出
力ライン３０の夫々において、並列に提供され
る。各データ出力ライン３０は、示されているよ
うに、16個のビツト線を含んでいる。 システムにおける入力イメージ点の初期貯蔵の
間に、連続する16ビツトのピクセルが入力３１に
印加され、一方、同期してそれらのアドレスが入
力３２に印加される。従つて、各ピクセルが入力
３１に印加されるとき、線３３における行を定め
る10ビツト及び線３４における列を定める10ビツ
トを含む20ビツトの２進数のような、1024×1024
の入力イメージ中のそのアドレスが、入力３２に
印加される。入力ピクセル及びそれらのアドレス
は、種々のソースから引き出され得るが、しか
し、２つの一般的なカテゴリが可能である。 (1) そのデータ速度がメモリ・ブロツクMB（０）
乃至MB(F)の最小サイクル時間と両立し得る、
イメージ・プロセツサ又はコンピユータのメモ
リのようなソースから、ピクセルが得られる。
言い換えれば、各ピクセル及びそのアドレスが
入力３１及び３２に夫々存在する期間が、メモ
リ・ブロツクの最小サイクル時間よりも、短
い。この場合、その割り当てられたメモリ・ブ
ロツクに夫々１度にピクセルを貯蔵することが
できる。 (2) そのデータ速度がメモリ・ブロツクの最小サ
イクル時間と両立し得ない、デイジタル化され
たTV信号の様なソースから、ピクセルが得ら
れる。言い換えれば、ピクセルは余りに長くか
かるので、メモリ・システムにより夫々が順番
に貯蔵され得ない様な速度で、供給される。こ
の場合、複数の入力ピクセルを貯蔵し、それか
ら単一の記憶サイクル内にそれらをそれらの割
り当てられたメモリ・ブロツクへ同時に転送す
る事が、必要である。 第４図の貯蔵システムでは、両モードの動作が
可能であり、(1)の場合が、最初に扱われる。 各ピクセルのアドレスが入力３２に印加される
と、10個の全ての行アドレス・ビツトが、全ての
メモリ・ブロツクMBのアドレス・レジスタAR
における行アドレス・データ入力D_Rへ共通に線
３５を経て印加される。しかしながら、列アドレ
スの上位６ビツトのみが、アドレス・レジスタの
列アドレス・データ入力D_Cへ線３６を経て印加
される。それで、アドレス・レジスタARの入力
に存在するアドレスのみが、16個のピクセルごと
に変わる。これは、第３図に示された貯蔵方法に
従うものである。即ち、16個のピクセルから成る
連続するグループが、それらの割り当てられるメ
モリ・ブロツクにおける同じ相対的な場所に貯蔵
されることが示されている。第４図は、またアド
レス・レジスタARへのADD_R及びADD_Cの入力
を示している。即ち、これらは、入力イメージの
初期貯蔵において用いられるのではなくて、核の
検索の間に、アドレス・レジスタへ行乃至は列の
訂正信号を印加するために用いられる。従つて、
ADD_R入力は、アドレス・レジスタ中の行アドレ
スの修正を可能にし、またADD_C入力は、列アド
レスの修正を可能にする。それ故に、アドレス・
レジスタARは、また、加算機構としても、構成
されている。この点については、第５図に関して
十分に示されることになつている。 このピクセルの行アドレスのうちの下位４ビツ
トが、線３７を経て、メモリ・ブロツクのマツピ
ング索引テーブル（LUT）３８へ印加される。
そして、同時に、このピクセルの列アドレスのう
ちの下位４ビツトが、線３９を経て、同じLUT
３８へ印加される。LUT３８は、夫々が４ビツ
トを貯蔵する能力を備えた貯蔵場所より成る16行
×16列のマトリツクスを有するランダム・アクセ
ス・メモリ（RAM）である。LUT３８に実際の
内容は、貯蔵の循環的な関係に用いられるｋの値
に依存することになるが、しかし、ｋ＝９につい
ての第１図及びｋ＝５についての第２図における
破線４０により示されているように、対応するブ
ロツクの割当てテーブルに関する上部左側の16×
16の部分と同じになる。LUT３８は、好ましく
は、ｋの所望の値についてプログラム可能である
と良い。しかし、それは、種々の交換可能な形式
がｋの値について利用できる、プラグ・イン・プ
ログラムされたリード・オンリ・メモリ
（PROM）であつても良い。 線３９における４つの列アドレス・ビツトは、
LUT３８への列アドレスを構成し、そして、線
３７における４つの行アドレス・ビツトは、
LUT３８への行アドレスを構成する。調べれば、
線４１におけるLUT３８の４ビツト出力が、入
力３１におけるこのピクセルへ割り当てられるメ
モリ・モジユールをすぐに決めるものであること
が、わかるであろう。割り当てられるメモリ・モ
ジユールを決める４ビツトは、デコーダ４２で復
号され、各メモリ・ブロツクに夫々が対応してい
る16個の線４３のうちの１つに、信号を提供す
る。 上記メモリ・ブロツクの割り当て及び復号動作
と同時に、入力ピクセル・データが、入力３１を
経て、並列に16個のバツフアB₁（０）乃至B₁(F)に
供給される。このような、バツフアB₁は夫々、
16ビツトのトランスペアレント・ラツチ
（transparent latch）を含み、そして線４４を経
て、デコーダ出力線４３のうちの夫々１つから入
力を受け取る。デコーダの出力線４３のうちの１
つが付勢される（即ち、信号を伝達する）とき
は、付勢線４３に接続されている、バツフアB₁
（０）乃至B₁(F)のうちのその１つのみが、16ビツ
トの入力ピクセルを受け取ることについて開かれ
ることになる。一方、その他の全てがブロツクさ
れることになる。選択されたバツフアB₁へこの
ようにラツチされたピクセル・データは、同時
に、バツフアの出力線４５において利用できる。
各入力ピクセルについて、開いている特定のバツ
フアB₁（０）乃至B₁(F)のうちの１つは、そのピク
セルに対して割り当てられる復号されたメモリ・
ブロツクにより決められる。バツフアB₁（０）乃
至B₁(F)は、メモリ・ブロツクMB（０）乃至MB
(F)に夫々関係付けられている。 バツフアB₁（０）乃至B₁(F)からの出力線４５
は、16ビツトのトラスペアレント・ラツチを含む
もう１組のバツフアB₂（０）乃至B₂(F)の入力へ、
夫々接続されている。これらのバツフアB₂は、
その出力線４６へ入力ピクセルを直接転送するた
めに、この最初の貯蔵モード（入力データ速度
が、メモリ・システムのサイクル時間と両立し得
る）においては、全て開かれている。これは、イ
メージの全貯蔵の間中４７に連続的に印加される
共通の付勢信号により、行なわれる。バツフア
B₂の夫々の出力４６は、各メモリ・ブロツクMB
のデータ・イン入力に接続される。従つて、バツ
フアB₂（０）の出力は、メモリ・ブロツクMB
（０）のデータ・イン入力に接続され、B₂（１）
の出力は、NB（１）の入力に接続され、そして
以下同様に、最後に、B₂(F)の出力がMB(F)の入力
に接続されるまで、夫々接続される。 それ故に、この段階では、共通のアドレスが全
てのアドレス・レジスタAR（０）乃至AR(F)の入
力D_R及びD_Cに存在し、そして、バツフアB₂（０）
乃至B₂(F)のうちの１つの出力４６が、メモリ・
ブロツクMB（０）乃至MB(F)のうちの１つにつ
いてのデータ・イン入力において、データを提供
する。その割り当てられるメモリ・ブロツクにお
けるピクセルの実際の貯蔵は、線３５，３６にお
けるアドレスが各レジスタにロードされるように
する、アドレス・レジスタARへのロード・アド
レス信号（図示されず）の印加、並びに続くメモ
リ・ブロツクの書込み入力への書込み信号の提供
により、行なわれる。書込み信号は、16個の線４
８のうちの適切な１つに提供される。これらの線
は、アンド回路４９を経て、デコーダ出力線４３
に一対一に接続されている。アンド回路４９は、
この最初のモードの貯蔵については、５０に印加
される付勢信号により不変的に開かれたままにさ
れている16個のアンド・ゲートを含んでいる。第
４図はまた、16個の全ての書込み線４８へ同時に
信号を印加できるようなもう１つの入力５１を示
している。しかしながら、これは、この最初のモ
ードの貯蔵では用いられないし、また線４８のう
ちの１つのみが各入力ピクセルに対して付勢され
ると仮定している。割り当てられたメモリ・ブロ
ツクMBへ書込み信号が印加されると、関連する
バツフアB₂（０）乃至B₂(F)の出力に存在するピク
セルが、関連付けられたアドレス・レジスタAR
により決められる場所に、貯蔵される。 それ故に、事象の流れは次のようになる。入力
３１に存在する各入力ピクセルが、16個の全ての
バツフアB₁（０）乃至B₁(F)に印加される。同時
に、このピクセルの行及び列のアドレスの両方の
下位４ビツトが、そのピクセルが割り当てられる
メモリ・ブロツクMBを決めるためのLUT３８
をアクセスするように、用いられる。デコーダ４
２は、バツフアB₁（０）乃至B₁(F)のうちの１つを
開けて割り当てられたメモリ・ブロツクへ書込み
信号を提供する。16個の線４３のうちの１つに対
応する信号を提供する。それ故に、ピクセルは、
アドレス・レジスタARにおいて特定されたアド
レスでその割り当てられたモジユールに貯蔵する
ために、開いたバツフアB₁及びそれが結合して
いるもう１つのバツフアB₂を通過する。訂正信
号入力ADD_R及びADD_Cがこの貯蔵モードでは用
いられないので、アドレス・レジスタARの全て
は同じアドレス内容を有し、さらに、夫々16個の
ピクセルが入力した後に、アドレスのみが変化す
ることが、わかるであろう。従つて、16個の連続
するピクセルの各組は、ｋ＝５についての第３図
に示されているように、同じ相対的な貯蔵場所
で、LUT３８により決められるような種々のメ
モリ・ブロツクに貯蔵される。 典型的には、メモリ・ブロツクMBの最小サイ
クル時間は、データ・ソースが両立できる速度で
ピクセルを供給するように構成される、この最初
の貯蔵モード（前記(1)の場合）については、約
300n秒程度である。即ち、各ピクセル及びその
アドレスは、300n秒乃至はそれ以上の間、入力
３１及び３２に夫々存在する。LUT３８は、約
10n秒の遅延を導入するので、正確なタイミング
が実質的にメモリ・ブロツクMBで保たれる。そ
れにもかかわらず、ピクセル・データ・メモリ・
ブロツク・アドレス、ロード・アドレス及び書込
みの信号が、各ピクセルについてのメモリ・シス
テムに適切な順序で到達することを確実にする必
要があるなら、タイミングのわずかな調節が公知
の方法で行なわれ得る。 貯蔵の第２のモード、即ち前記(2)の場合につい
ては、付勢信号が５０から除去される。それで、
アンド回路４９は、全入力イメージの貯蔵の間
中、ブロツクされる。さらに、入力４７の信号
は、連続しなくて、16個のピクセルごとの後に、
間欠的に印加される。最後に、16個のピクセルご
との後にまた、書込み信号が入力５１に印加され
る。動作は、以下のようになる。 先のように、３１における各入力ピクセルが
LUT３８により選択されて適切なバツフアB₁
（０）乃至B₁(F)へ順番に転送されるが、４７に信
号が存在しないために、関係付けられたバツフア
B₂（０）乃至B₂(F)の入力は、全て閉じられ、それ
故に、これらの入力ピクセルは、出力線４６には
現われない。しかしながら、夫々16個の入力ピク
セルの終りで、入力４７に瞬間的に印加される付
勢信号により、バツフアB₁（０）乃至B₁(F)の全内
容が、もう１組のバツフアB₂（０）乃至B₂(F)へ転
送される。それから、信号が入力４７から除去さ
れ、第２のバツフアB₂に前の情報を保つている
間に、次の16個の入力ピクセルが第１のバツフア
B₁書込まれるように、２組のバツフアB₁及びB₂
を再び分離する。それ故に、この後者の情報は、
16個までのビクセルについての時間の間、メモ
リ・ブロツクMBに書込むのに利用できる。これ
は、全てのメモリ・ブロツクの書込み入力を同時
に付勢する信号を入力５１に与えることにより、
１記憶サイクル内に達成される。それで、バツフ
アB₂（０）乃至B₂(F)に貯蔵されている16個のピク
セル全てが、それらの割り当てられたメモリ・ブ
ロツクに同時に書込まれる。この第２のモードで
は、次の組の16個のピクセルのために新しいアド
レスが貯蔵レジスタARの入力に提供されること
になるので、各組の16個の連続するピクセルの間
中にアドレス・レジスタAR（０）乃至AR(F)への
入力に存在する共通のアドレスが、続くメモリ・
ブロツクの貯蔵サイクルの間に維持されねばなら
ないことに、気づくべきである。これは、バツフ
アB₁（０）乃至B₁(F)における16個のピクセルの各
貯蔵サイクルの終り近くの適切な時点で、線３５
及び３６におけるアドレスを夫々のアドレス・レ
ジスタARへ公知のようにして転送する、ロー
ド・アドレス信号（図示せず）により、実行され
る。 このように全部で1024×1024のピクセル入力イ
メージが貯蔵されるが、核の引き出しのために用
いられるシステムのそれらの構成成分を説明する
ために、第５図を参照する。先に述べたので、こ
れらの構成成分の多くは、第４図のものと共通し
ている。それ故に、類似するものである。 核の引き出しにさらに必要になる構成成分は、
主に、行及び列のアドレス訂正のための夫々索引
テーブル６０及び６２である。LUT６０は、16
個の機能的に独立した４×４のLUT L_R（０）乃
至L_R(F)を含んでいる。各LUT L_Rの16個の貯蔵場
所の夫々は、４ビツトの能力を有している。
LUT６２は、16個の機能的に独立した16×16の
LUT L_C（０）乃至L_C(F)を含んでいる。各LUT
L_Cの256個の貯蔵場所の夫々は、１ビツトの能力
を有している。述べられることになるが、LUT
６０及び６２の内容は、引き出すことが所望され
る特定の核の形状及びLUT３８により実行され
るオリジナルのマツピングの両方により、決めら
れる。従つて、LUT６０及び６２は、LUT３８
のように、プログラム可能なRAM又はプラグ・
インPROMである。 入力イメージ中のどの位置からも選択された形
状の核を引き出すために、その核の予め決められ
た場所における基準ピクセルのオリジナル入力イ
メージでの行及び列のアドレスが、入力３２を経
て線３３及び３４に置かれる。特に、この実施例
では、関係するメモリ・ブロツク割り当てテーブ
ル（第１図及び第２図）の上部左側角に最も近い
ピクセルが、基準ピクセルとして用いられる。従
つて、この基準ピクセルのアドレスは、全てのア
ドレス・レジスタAR（０）乃至AR(F)のアドレ
ス・データ入力D_R及びD_Cに、共通に存在し、そ
して、核がメモリ・ブロツクの列アドレスの境界
（第３図における濃い垂直な線）を越えない１×
16の水平なストリツプである場合を特に除いて、
基準ピクセル自体を含むメモリ・ブロツク以外の
少なくとも幾くつかのメモリ・ブロツクについて
修正されなければならない初期基準として働ら
く。 垂直な（行の）アドレス訂正は、LUT３８の
４ビツト出力により共通にアドレスされる
LUTL_R（０）乃至L_R(F)により実行される。そのよ
うな出力が基準ピクセルに対して割り当てられる
メモリ・ブロツクMBを決めることが、わかる。
LUT３８の４ビツト出力は、基準ピクセルに対
して割り当てられるメモリ・ブロツクに依存し
て、16個の異なる値のうちのいずれか１つをとる
ことができる。従つて、それは、LUTL_R（０）乃
至L_R(F)の夫々における16個の４ビツト貯蔵場所
のうち夫々の１つをアクセスする。このようにア
クセスされる貯蔵場所、即ち、LUT L_R（０）乃
至L_R(F)の夫々における唯一のこのような場所に
含まれる情報は、基準ピクセルを含むメモリ・ブ
ロツク以外のメモリ・ブロツクの行アドレスにつ
いての必要な訂正を決める。LUT L_R（０）乃至
L_R(F)の夫々の４ビツト出力は、D_Rに存在する基
準の行アドレスに加えるために、アドレス・レジ
スタAR（０）乃至AR(F)の夫々のADD_R入力に
夫々の出力線６１を経て印加される。 一般に、16個のメモリ・ブロツクが基準ピクセ
ルに対して割り当てられたことに依存して、即
ち、LUT３８の出力によりアクセスされるLUT
L_R（０）乃至L_R(F)の夫々におけるその貯蔵場所に
依存して、16個の４ビツト垂直アドレスの訂正信
号についての異なる組が、LUT L_R（０）乃至AR
(F)により、アドレス・レジスタAR（０）乃至AR
(F)に印加される必要になることが、明らかになる
であろう。 先に述べたように、LUT L_R（０）乃至L_R(F)の
内容は、LUT３８により与えられる初期のマツ
ピング及び所望の核の形状の両方により、決ま
る。例えば、第６図は、Ｎ＝16、ｋ＝５について
のLUT L_R（０）の内容及び３×５の４角形の核
の形状を示している。一方、第７図は、Ｎ＝16、
ｋ＝５についてのLUT L_R（０）の内容及び16×
１の垂直な核の形状を示している。各図の４×４
のボツクス・アレイは、LUT L_R（０）の16個の
貯蔵場所を表わしている。このようなボツクスは
夫々斜めに分割され、各ボツクスの上部左側にお
ける16進数の数字は、LUT３８の４ビツト出力
４１により決められる基準ピクセルのメモリ・ブ
ロツクに換算して、その場所のアドレスを表わし
ている。一方、各ボツクスの下部右側における10
進数の数字は、その場所に貯蔵された４ビツト２
進数の数字により決められるような、必要な行ア
ドレスの訂正を示す。類似のダイヤグラムが、
LUT３８によるオリジナル・マツピング及び許
される核の形状に対して、LUT L_R（０）乃至L_R
(F)の全てについて構成され得る。第６図中、第１
行の２番目の場所の下部右側がブランク・スペー
スになつているのは、訂正が必要ないことを示し
ている。即ち、もし基準ピクセルがメモリ・ブロ
ツクMB（１）に位置するなら、３×５の核のピ
クセルは、メモリ・ブロツクMB（０）に入り込
まない。これは、第２図を調べるとわかる。この
場合のメモリ・ブロツクMB（０）の見せかけの
出力は、図示されないハードウエア又はソフトウ
エアにより、抑制され得る。 水平な（列の）アドレス訂正は、LUT L_C（０）
乃至L_C(F)により実行される。核は、メモリ・ブ
ロツクの列アドレスの２以上の境界（第３図にお
ける濃い垂直な線）を越えて伸びることはあり得
ないので、いかなるメモリ・ブロツクについても
列アドレスの訂正は、多くて１である。それ故、
LUT L_C（０）乃至L_C(F)の夫々の貯蔵場所は、１
又は０を含む。しかしながら、列アドレスの訂正
が必要とされるかどうかを決めるために、入力イ
メージ中の基準ピクセルの位置を知る必要がある
ので、核がメモリ・ブロツクの列アドレスの境界
を越えるかどうかを決めるために、これらの
LUT L_C（０）乃至L_C(F)は、LUT L_R（０）乃至L_R
(F)よりも、大きくなければならない。それ故に、
LUT L_C（０）乃至L_C(F)は、夫々が１ビツトを貯
蔵できる256の貯蔵場所を提供する16×16のテー
ブルである。LUT L_C（０）乃至L_C(F)は、夫々の
単一の場所へのアクセスのために、LUT３８と
同じように、基準ピクセルの行及び列のアドレス
の両方についての下位４ビツトにより、共通にア
ドレス指定される。D_Cに存在する基準に列アド
レスに加えるためにLUT L_C（０）乃至L_C(F)の
夫々の出力は、アドレス・レジスタAR（０）乃
至AR(F)の夫々のADD_C入力へ、夫々の出力線６
３を経て印加される。 貯蔵場所の異なる組、即ちLUT L_C（０）乃至
L_C(F)の夫々におけるものが、線３７及び３９の
データにより定まる夫々異なるアドレスについて
アクセスされ、そして、このようにして生じた０
乃至は１の組が、アドレス・レジスタARにおけ
る基準列アドレスへの適切な訂正を提供するため
に、ｋの値及び所望の核の形状に従つて、予めプ
ログラムされることとが、わかるであろう。 例えば、第８図は、Ｎ＝16、ｋ＝５についての
LUT L_C（０）の内容及び３×５の矩形の核の形
状を示している。そして、第９図は、Ｎ＝１６、
ｋ＝５についてのLUT L_C（０）の内容及び１×
16の水平な核の形状を示している。また、ｋの値
及び許される核の形状に対して、その他のLUT
L_C（１）乃至L_C(F)について、対応するテーブルが
構成され得る。第６図及び第７図の場合における
ように、ブランク・ボツクスは、関係するメモ
リ・ブロツクからの出力が用いられないので、
“don′t care”の状態を示す。 アドレス・レジスタARへの入力において、垂
直及び水平のアドレスがこのように正確に修正さ
れてから、修正されたアドレスは、ロード・アド
レス信号によりレジスタARにロードされる。続
いて、読出し信号が入力６４において全てのメモ
リ・ブロツクMBへ共通に印加され、所望の核の
ピクセルが、出力３０において並列に現われる。 このように引き出された核は夫々、通常使用さ
れるイメージ処理技術を受け得る。そのような処
理の結果得られるものは、オリジナルの核のイメ
ージ点の予め決められたものを交換するために、
メモリへ書き戻される単一のイメージ点であるこ
ともある。このために、第４図の回路が用いられ
得る。 他方、処理の結果得られるものが、オリジナル
の核と同じ形状の新しいイメージ点についての核
であることもある。この場合には、核の全ての成
分が、第５図の回路を用いて、メモリ中のそれら
のオリジナルの場所へ並列に書込まれ得る。この
ために、処理される核のイメージ点は、適切なデ
ータ・インの線４６に置かれ、線４８への共通の
書込み信号の印加により、メモリ・ブロツクへ並
列に書込まれる。LUT６０及び６２により提供
される訂正信号は、処理されていない核が引き出
されたときのと同じままである。 今まで、デイジタル入力イメージの各行におけ
る第１番目のイメージ点が、割り当てられたメモ
リ・ブロツクにおける他の全ての行の第１番目の
イメージ点とその割り当てられたメモリ・ブロツ
クの同じ相対的な列に位置付けられ、そして、入
力イメージの続いて並んだ行がメモリ・ブロツク
の続いて並んだ行に貯蔵されるようなシステムを
述べたが、これらの条件が本発明の動作にとつて
本質的なものでないことを、理解すべきだ。しか
しながら、各行の第１番目のイメージ点について
開始メモリ・ブロツクを仮定するなら、上記のよ
うな簡単な配列は、入力イメージを貯蔵して所望
の核を引き出すための比較的簡単なアドレス動作
を可能にする。さらにランダムな分布はより複雑
なアドレス動作を必要とすることになるが、しか
し、種々の索引テーブルにおける適切な内容の使
用により、原則として達成され得るであろう。 必要なことは、n_iについての前記等式において
定められるように、各行の第１番目のイメージ点
に対して開始メモリ・ブロツクが割り当てられる
こと、そして、各行の続くイメージ点が、周期Ｎ
を有するサイクルに基づいて、即ち、サイクルは
１度だけ各メモリ・ブロツクを含むようにしてメ
モリ・ブロツクへ循環的に割り振られることであ
る。

【図面の簡単な説明】

第１図及び第２図は、16のメモリ・ブロツクを
有する、本発明によるシステムにおけるメモリ・
ブロツクへのイメージ・ポイントの指定を、ｋ＝
９及びｋ＝５について各々示す図表である。第３
図は、指定されたメモリ・ブロツクにおける入力
イメージ・ポイントのアドレスを、ｋ＝５につい
て示す図表である。第４図は、デイジタル入力イ
メージの初期貯蔵として用いられる、本発明の実
施例によるシステムのその部分のブロツク・ダイ
ヤグラムである。第５図は、核検索として用いら
れる、同じシステムのその部分のブロツク・ダイ
ヤグラムである。第６図及び第７図は、ｋ＝５及
び２つの異なる核の形状夫々について、第５図の
検索テーブルL_R（０）の内容を示す図表である。
第８図及び第９図は、ｋ＝５及び２つの異なる核
の形状夫々について、第５図の検索テーブルL_C
（０）の内容を示す図表である。

Claims (1)

1. 【特許請求の範囲】 １ Ｘ行Ｙ列のイメージ点を有するデイジタル入
   力イメージを貯蔵するワード編成されたランダ
   ム・アクセス・メモリであつて、夫々がXY／Ｎ
   個のイメージ点貯蔵場所を有するＮ個のメモリ・
   ブロツクを含むものと、 前記入力イメージのｉ行（０ｉＸ−１）に
   おける第１番目のイメージ点が、n_i+1＝〔n_i＋ｋ〕_{n
   ｐｄＮ}（n_iは、ｉ行における第１番目のイメージ点に
   対して割り当てられるメモリ・ブロツクであり、
   ｋは、０＜ｋ＜Ｎの整数であり、ｉ＝０の行に対
   応するn₀は、０又はＮ−１以下の任意の整数であ
   る。）の循環的な関係に従つて、メモリ・ブロツ
   クn_i（０n_iＮ−１）に貯蔵され、前記入力イメ
   ージのｉ行における続くイメージ点が、周期Ｎを
   有する共通サイクルに基づいて循環的にメモリ・
   ブロツクに貯蔵されるように、前記デイジタル入
   力イメージを前記メモリに貯蔵するための手段
   と、 別々のメモリ・ブロツクに含まれるイメージ点
   より成り、少なくとも１つの定まつた形状をなす
   核を、並列に検索する検索手段であつて、前記核
   に設けられた基準イメージ点の前記入力イメージ
   におけるアドレスに応答して、前記基準イメージ
   点の割り当てられたメモリ・ブロツクにおけるア
   ドレスを提供する手段と、前記基準イメージ点以
   外の前記核についてのイメージ点を含むメモリ・
   ブロツクへの供給のために、必要に応じて前記基
   準イメージ点の割り当てられたメモリ・ブロツク
   におけるアドレスを修正する手段とを含むもの
   と、 から成るイメージ処理システム。