JPS6415285U - - Google Patents
Info
- Publication number
- JPS6415285U JPS6415285U JP11021487U JP11021487U JPS6415285U JP S6415285 U JPS6415285 U JP S6415285U JP 11021487 U JP11021487 U JP 11021487U JP 11021487 U JP11021487 U JP 11021487U JP S6415285 U JPS6415285 U JP S6415285U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic circuit
- circuit means
- output
- detection logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
Description
第１図は本考案の一実施例を示す構成図、第２
図は第１図の検出論理回路を示すブロツク図、第
３図は第１図の映像信号処理論理回路の一部を示
すブロツク図、第４図は従来例を示す構成図であ
る。 １……検出論理回路、２……映像信号処理論理
回路。
図は第１図の検出論理回路を示すブロツク図、第
３図は第１図の映像信号処理論理回路の一部を示
すブロツク図、第４図は従来例を示す構成図であ
る。 １……検出論理回路、２……映像信号処理論理
回路。
Claims (1)
- 同期信号又はブランキング信号を検出する検出
論理回路手段と、該検出論理回路手段の出力信号
をストローブ信号として、Ｒ，Ｇ，Ｂ各信号の出
力を制御する映像信号処理論理回路手段とを備え
てなることを特徴とするデイスプレイ用映像制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11021487U JPS6415285U (ja) | 1987-07-17 | 1987-07-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11021487U JPS6415285U (ja) | 1987-07-17 | 1987-07-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6415285U true JPS6415285U (ja) | 1989-01-25 |
Family
ID=31347167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11021487U Pending JPS6415285U (ja) | 1987-07-17 | 1987-07-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6415285U (ja) |
-
1987
- 1987-07-17 JP JP11021487U patent/JPS6415285U/ja active Pending