JPS6384972U - - Google Patents
Info
- Publication number
- JPS6384972U JPS6384972U JP18062186U JP18062186U JPS6384972U JP S6384972 U JPS6384972 U JP S6384972U JP 18062186 U JP18062186 U JP 18062186U JP 18062186 U JP18062186 U JP 18062186U JP S6384972 U JPS6384972 U JP S6384972U
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- insulating substrate
- hybrid integrated
- integrated circuit
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 3
Landscapes
- Structure Of Printed Boards (AREA)
Description
第１図ａ，ｂはこの考案の一実施例を示す混成
集積回路の上面図および裏面図、第２図ａ，ｂは
従来の混成集積回路を示す上面図および裏面図で
ある。 図において、１は絶縁基板、２，５は電極層、
３，６は接地用電極層、４はスルーホール、７は
裏面接地用電極層である。なお、各図中の同一符
号は同一または相当部分を示す。
集積回路の上面図および裏面図、第２図ａ，ｂは
従来の混成集積回路を示す上面図および裏面図で
ある。 図において、１は絶縁基板、２，５は電極層、
３，６は接地用電極層、４はスルーホール、７は
裏面接地用電極層である。なお、各図中の同一符
号は同一または相当部分を示す。
Claims (1)
- 絶縁基板の表面に所要の回路パターンを形成し
、この回路パターンを裏返した形状の回路パター
ンを前記絶縁基板の裏面に形成したことを特徴と
する混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062186U JPS6384972U (ja) | 1986-11-24 | 1986-11-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062186U JPS6384972U (ja) | 1986-11-24 | 1986-11-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384972U true JPS6384972U (ja) | 1988-06-03 |
Family
ID=31124744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18062186U Pending JPS6384972U (ja) | 1986-11-24 | 1986-11-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384972U (ja) |
-
1986
- 1986-11-24 JP JP18062186U patent/JPS6384972U/ja active Pending