JPS6384282A - Video scrambling system - Google Patents

Video scrambling system

Info

Publication number
JPS6384282A
JPS6384282A JP22824886A JP22824886A JPS6384282A JP S6384282 A JPS6384282 A JP S6384282A JP 22824886 A JP22824886 A JP 22824886A JP 22824886 A JP22824886 A JP 22824886A JP S6384282 A JPS6384282 A JP S6384282A
Authority
JP
Japan
Prior art keywords
video
signal
video signal
scrambled
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22824886A
Other languages
Japanese (ja)
Inventor
Nobuya Nagao
長尾 暢也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22824886A priority Critical patent/JPS6384282A/en
Publication of JPS6384282A publication Critical patent/JPS6384282A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To contrive to prevent the degradation in quality of descrambled pictures by setting a cut point to be the reference time of time base processing in a feedback period in case of the time base processing of a video signal to be scrambled. CONSTITUTION:The video signal to be scrambled is inputted to a synchronizing signal separating circuit 20 for the purpose of performing the time base processing and has horizontal and vertical synchronizing signals separated and is applied to a timing signal generator 21, and a timing signal is outputted from the generator 21. The video signal which is inputted to an A/D converter 10 and is converted to a digital quantity is written in a picture memory 30 for the purpose of performing video scrambling based on the time base processing. In case the read address of the memory 30 is controlled to perform video scrambling based on the time base processing, the cut point is provided in the feedback period to reduce the influence of nonlinear distortion, thus preventing the degradation in quality of descrambled pictures. a: video signal, b: audio signal, 22: W address counter, 31,32: 1H memory, 51: sample number latch circuit, 52: initial data, c: latch circuit, 26: decoder, 63: transmission data processing, 64: interleaving, 42: preemphasis, 44: FM modulation.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、映像スクランブル方式に係り、特に走査線
内において映像信号を複数に分割し時間軸処理を行なう
ことで映像スクランブル処理を行ない、これをディスク
ランブルした場合に画像劣化の少ない映像スクランブル
方式に関する。
[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention relates to a video scrambling method, and in particular to a video scrambling method that divides a video signal into a plurality of parts within a scanning line and performs time axis processing. The present invention relates to a video scrambling method that causes less image deterioration when the processed data is descrambled.

(従来の技術) 有料放送は、契約をした加入者のみに番組画像を提供し
、未契約者に対しては映像スクランブル等の処理を施す
ものである。このため有料放送では未契約者に対する移
置性と、契約者に対するディスクランブル画像の劣化を
防ぐという画像の再現性の両者を満足することが要求さ
れる。
(Prior Art) In paid broadcasting, program images are provided only to subscribers who have subscribed, and processing such as video scrambling is applied to subscribers who have not subscribed. For this reason, paid broadcasting is required to satisfy both portability for non-subscribers and image reproducibility to prevent deterioration of descrambled images for subscribers.

映像スクランブルのうち時間軸処理をする例として、映
像信号をA/D変換しこれを複数に分割し、分割画素を
時間的に入替えてD/A変換する所謂ラインローテーシ
ョン方式がある。
As an example of time axis processing in video scrambling, there is a so-called line rotation method in which a video signal is A/D converted, divided into a plurality of parts, and the divided pixels are temporally replaced and D/A converted.

このラインローテーションによる映像スクランブル信号
は、増幅器、RF周波数変換器等の非直線歪を受けやす
く、時間軸処理をしてディスクランブルした際カットポ
イント(1水平走査期間の画像分割点)の部分に画像劣
化が目立つ。
The video scramble signal generated by this line rotation is susceptible to non-linear distortion caused by amplifiers, RF frequency converters, etc., and when descrambled by time-axis processing, the image appears at the cut point (image dividing point for one horizontal scanning period). Deterioration is noticeable.

第4図は、ラインローテーションによる従来の映像スク
ランブル方式での信号処理を示す波形図である。
FIG. 4 is a waveform diagram showing signal processing in a conventional video scrambling method using line rotation.

同図において(a)は原映像信号を示す。この原信号に
対するラインローテーションを行なうためのカットポイ
ントCPは時刻t2に設定しである。
In the figure, (a) shows the original video signal. The cut point CP for performing line rotation on this original signal is set at time t2.

時刻t1〜t2.t2〜t3の絵柄信号はエンコーダ側
で時間軸処理され(b)に示すスクランブル信号に原信
号が変換される。
Time t1-t2. The picture signals from t2 to t3 are subjected to time-axis processing on the encoder side, and the original signals are converted into scrambled signals shown in (b).

第4図(b)に示したスクランブル信号は、増幅器自体
の非直線歪、伝送系の歪によりカットポイント近傍の信
号に歪が発生する。これらの歪はラインチルトと称され
主としてDC(微分利得)特性が劣化することによる。
In the scrambled signal shown in FIG. 4(b), distortion occurs in the signal near the cut point due to nonlinear distortion of the amplifier itself and distortion of the transmission system. These distortions are called line tilts and are mainly caused by deterioration of DC (differential gain) characteristics.

第4図(C)は上記第4図(b)に示すスクランブル画
像信号をディスクランブルした映像信号波形を示す。同
図で判るようにカットポイント近傍ではラインチルトに
よる影響により映像信号利得特性が劣化する。このディ
スクランブル信号に対する利得特性の劣化は、ラインロ
ーテーションによるスクランブル処理をした水平走査ラ
インの全てに及ぶ。
FIG. 4(C) shows a video signal waveform obtained by descrambling the scrambled image signal shown in FIG. 4(b). As can be seen from the figure, the video signal gain characteristics deteriorate near the cut point due to the influence of line tilt. This deterioration in the gain characteristics for the descrambled signal affects all horizontal scanning lines that have been scrambled by line rotation.

この結果、ラインローテーション処理による映像スクラ
ンブル処理を行なった映像信号に対しディスクランブル
処理を施した再生画像には、当該ラインのカットポイン
ト部に輝度レベル変化が生じ画像全体としては雑音が発
生するに至る。
As a result, in the reproduced image obtained by performing descrambling processing on a video signal that has been subjected to video scrambling processing using line rotation processing, a brightness level change occurs at the cut point of the relevant line, and noise occurs in the entire image. .

このように、時間軸処理による従来の有料放送方式にあ
っては、ディスクランブル画像の劣化を伴ない、システ
ム運用上、不都合を生じる。
As described above, in the conventional pay broadcasting system based on time axis processing, the descrambled image deteriorates, causing problems in terms of system operation.

(発明が解決しようとする問題点) この発明は、上記の点に鑑みてなされたものであり、時
間軸処理を伴なう映像スクランブル方式にあって、ディ
スクランブル画像の劣化が波形歪等によって劣化するの
を防止し得る映像スクランブル方式を提供することを目
的とする。
(Problems to be Solved by the Invention) This invention has been made in view of the above points, and in a video scrambling method that involves time axis processing, the deterioration of the descrambled image is caused by waveform distortion etc. An object of the present invention is to provide a video scrambling method that can prevent deterioration.

[発明の構成] (問題点を解決するための手段) この発明に係る映像スクランブル方式ではスクランブル
処理すべき映像信号に対し時間軸処理をするにあたり、
時間軸処理の基阜時刻となるカットポイントを帰線期間
内に設定する。
[Structure of the Invention] (Means for Solving the Problems) In the video scrambling method according to the present invention, when performing time axis processing on a video signal to be scrambled,
A cut point, which is the base time for time axis processing, is set within the retrace period.

また、映像に対する秘匿性を高めるため絵柄期間の信号
に対し必要に応じて実質的な逆走査処理を行なう。
Further, in order to enhance the confidentiality of the video, substantial reverse scanning processing is performed on the signal during the picture period as necessary.

(作用) この発明にあっては映像信号に対する時間軸処理の基点
を帰線期間内に設けることで、ディスクランブル画像の
画像劣化を防止し、かつ非直線歪による影響を防止する
(Function) In the present invention, by setting the base point of time axis processing for the video signal within the retrace period, image deterioration of the descrambled image is prevented and the influence of nonlinear distortion is prevented.

第1図は本発明に係る映像スクランブル方式のエンコー
ダ側を示す回路図であり、映像スクランブル処理として
逆走査方式を採用し、更に必要に応じカットポイントに
よる絵柄に対する映像信号の劣化が及ばないようにする
ためカットポイントを帰線期間に設定し得ディスクラン
ブル画像の劣化を防IF:、する構成をなす。
FIG. 1 is a circuit diagram showing the encoder side of the video scrambling method according to the present invention, in which a reverse scanning method is adopted as video scrambling processing, and if necessary, cut points are used to prevent deterioration of the video signal for the picture. In order to do this, a cut point is set in the retrace period to prevent deterioration of the descrambled image.

また、更に時間軸処理に際し画像メモリに対するアドレ
ス乱数制御を複数モード設定することによりスクランブ
ル効果等を制御し得る構成となっている。
Furthermore, the configuration is such that scrambling effects and the like can be controlled by setting multiple modes of address random number control for the image memory during time axis processing.

第1図において、スクランブル処理すべき入力端子IN
に印加された映像信号は、時間軸処理をするためA/D
変換器10によりデジタル値に変換される。このA/D
変換器の変換タイミングはディスクランブル画像の画質
を考慮して定められる。通常ナイキスト間隔を満足する
周波数であり、例えば4f  (f  :カラーサブキ
ャリア周波数)sc      sc の周波数が選ばれる。同期分離回路20は水平同期信号
f 、垂直同期信号f、を分離し、種々の所定タイミン
グ信号を発生するタイミング発生回路21に印加される
。ここで上記A/D変換された原映像信号をスクランブ
ル処理するに必要な種々のタイミング信号を発生する。
In Fig. 1, the input terminal IN to be scrambled is
The video signal applied to the
The converter 10 converts it into a digital value. This A/D
The conversion timing of the converter is determined in consideration of the image quality of the descrambled image. Usually, the frequency satisfies the Nyquist interval, and for example, the frequency of 4f (f: color subcarrier frequency) sc sc is selected. A synchronization separation circuit 20 separates a horizontal synchronization signal f and a vertical synchronization signal f, and applies the signals to a timing generation circuit 21 that generates various predetermined timing signals. Here, various timing signals necessary for scrambling the A/D converted original video signal are generated.

そして、このタイミング発生器21のタイミングに従か
い上記A/D変換器10でデジタル量に変換された映像
信号は、時間軸処理による映像スクランプルを行なうた
め画像メモリ30に書き込まれる。この画像メモリ30
は、1水平期間の映像サンプル信号を記憶処理するライ
ンメモリ31゜32から構成されており、両ラインメモ
リは相補的に書き込み、読み出し動作が行なわれるよう
にアドレス等が制御される。
The video signal, which is converted into a digital signal by the A/D converter 10 according to the timing of the timing generator 21, is written into the image memory 30 for video scrambling by time axis processing. This image memory 30
consists of line memories 31 and 32 for storing and processing video sample signals for one horizontal period, and the addresses and the like of both line memories are controlled so that writing and reading operations are performed in a complementary manner.

時間軸処理による映像スクランブルは、本質的には上記
画像メモリに対する映像データの書き込みアドレス或は
読み出しアドレスのアドレス制御により行なわれる。本
実施例にあっては読み出しアドレスを制御することによ
って時間軸処理による映像スクランブルを行なう例につ
いて述べる。
Video scrambling by time axis processing is essentially performed by address control of the write address or read address of the video data to the image memory. In this embodiment, an example will be described in which video scrambling is performed by time axis processing by controlling the read address.

時間軸処理の一形態であるラインローテーションによる
映像スクランブルにおいて走査期間内にカットポイント
(映像分割点)を設定したのでは、ディスクランブル画
像がラインチルト等に起因して劣化するのは前述した通
りである。
In video scrambling using line rotation, which is a form of time axis processing, if a cut point (video division point) is set within the scanning period, the descrambled image will deteriorate due to line tilt, etc., as described above. be.

この問題に対処すべく本発明にあっては帰線期間中にカ
ットポイントを設定して映像スクランブルを行ない、デ
ィスクランブル後の再生画像の劣化を防止する。
In order to deal with this problem, the present invention sets a cut point during the flyback period and performs video scrambling to prevent deterioration of the reproduced image after descrambling.

第2図はこの発明に係る映像スクランブル方式の一実施
例における映像スクランブルの信号処理を示す波形図で
あり、同図(a)はスクランブルされる原映像信号を示
す。この原映像信号に対しカットポイントは水平帰線期
間中のフロントポーチ部の時刻t  の位置に設定する
FIG. 2 is a waveform diagram showing signal processing for video scrambling in an embodiment of the video scrambling method according to the present invention, and FIG. 2(a) shows an original video signal to be scrambled. The cut point for this original video signal is set at the position of time t of the front porch portion during the horizontal retrace period.

(CP) 即ち、上記画像メモリ30のラインモリ31に一旦、第
2図(a)に示した原映像信号データを記憶し、書き込
みデータ読み出し時に第2図(b)に示した順序で読み
出すように読出しアドレス制御を行なう。このため、映
像スクランブルされた信号は第2図(b)に示した信号
となり、この信号はD/A変換器40を介してデコーダ
側に送出される。この場合、エンコーダ、デコーダの増
幅器の歪、伝送系の歪等によるラインチルトによってD
G歪を映像スクランブル信号が受けることになる。この
歪みによる影響は第2図中破線で示す。
(CP) That is, the original video signal data shown in FIG. 2(a) is once stored in the line memory 31 of the image memory 30, and when reading the written data, it is read out in the order shown in FIG. 2(b). Performs read address control. Therefore, the video scrambled signal becomes the signal shown in FIG. 2(b), and this signal is sent to the decoder side via the D/A converter 40. In this case, line tilt due to encoder/decoder amplifier distortion, transmission system distortion, etc.
The video scramble signal will receive G distortion. The effect of this distortion is shown by the broken line in FIG.

実際に、伝送映像スクランブル信号が第2図(b)中破
線で示すような歪を受けても、デコーダ側において、エ
ンコード側で行なった画像メモリ30からの読出しアド
レスに対して行なったアドレス制御と逆の制御を行ない
ディスクランブルを行なうと第2図(C)に示したディ
スクランブル信号が得られる。同図で判るように、ライ
ンチルトによる歪を受ける部分はカットポイントの近傍
部のみであり、伝送画像に対するディスクランブル映像
信号には、スクランブル処理を行なったが為に伴なう歪
はない。また、第2図中、斜線で示す信号部分は水平帰
線期間であり、ディスクランブル画像としては用いられ
ない。なお未契約者は、第2図(b)に示した(t(H
p−t+)だけ時間軸が処理された信号を受信すること
になり、後述するようにカットポイントを解読できずデ
ィスクランブル動作が禁止され正常な再生画像を得るこ
とができない。この場合、画像に対する移置性は上記カ
ットポイントの位置をランダムに変更することにより高
められる。
In fact, even if the transmitted video scramble signal is distorted as shown by the broken line in FIG. When descrambling is performed under the reverse control, the descrambled signal shown in FIG. 2(C) is obtained. As can be seen from the figure, the portions that are subject to distortion due to line tilt are only the portions near the cut point, and the descrambled video signal for the transmitted image has no distortion due to the scrambling process. Further, in FIG. 2, the signal portion indicated by diagonal lines is the horizontal retrace period, and is not used as a descrambled image. In addition, non-contractors are shown in Figure 2 (b) (t(H
A signal whose time axis has been processed by pt+) is received, and as will be described later, the cut point cannot be deciphered and the descrambling operation is prohibited, making it impossible to obtain a normal reproduced image. In this case, the movability with respect to the image is enhanced by randomly changing the positions of the cut points.

また、有料放送方式においては、映像スクランブルによ
る移置性、ディスクランブル画像の画質劣化の防止の両
面を満足する必要がある。本発明においては、ディスク
ランブル画像の画質劣化を防止するため、上記カットポ
イントを水平帰線期間に設定して再生画質の向上を図り
、更には上記帰線期間内でカットポイントの位置をラン
ダム制御することで移置性を増す。
Furthermore, in the pay broadcasting system, it is necessary to satisfy both of the requirements of portability due to video scrambling and prevention of image quality deterioration of descrambled images. In the present invention, in order to prevent image quality deterioration of the descrambled image, the cut point is set in the horizontal retrace period to improve the playback image quality, and furthermore, the position of the cut point is randomly controlled within the retrace period. This increases portability.

上記カットポイントの移動制御は、例えば原信号に対応
する画像データを一旦、画像メモリ30に書き込み、読
み出し時に読み出してアドレスを制御することで行なう
ことができる。また、上記画像メモリ30に対する書き
込み時に書き込みアドレス制御を行ない、画像データ読
み出し時には順次読み出してもよい。本実施例では画像
データの読み出し時にアドレス制御をしてカットポイン
トをランダム制御する例を示す。
The movement of the cut point can be controlled by, for example, once writing image data corresponding to the original signal into the image memory 30, reading it out at the time of reading, and controlling the address. Further, write address control may be performed when writing to the image memory 30, and sequential reading may be performed when reading image data. In this embodiment, an example will be shown in which address control is performed when reading image data and cut points are randomly controlled.

第1図において、同期分離回路20で分離した同期信号
を用い、タイミング信号発生器21は、画像データの処
理に必要な4f(f、色副搬sc      sc 送波周波数)等のタイミング信号を発生する。上記A/
D変換器10でデジタル量に変換された画像データは、
上記データサンプリング周波数に対応するクロックで駆
され順次アップカウントを最大サンプル値まで継続する
書き込みアドレスカウンタ22の出力値に呼応して上記
画像メモリ30に書き込まれる。
In FIG. 1, a timing signal generator 21 generates a timing signal such as 4f (f, color subcarrier sc sc transmission frequency) necessary for processing image data using a synchronization signal separated by a synchronization separation circuit 20. do. Above A/
The image data converted into digital quantity by the D converter 10 is
The data is written into the image memory 30 in response to the output value of the write address counter 22, which is driven by a clock corresponding to the data sampling frequency and continues to sequentially count up up to the maximum sample value.

上記画像メモリ30はラインメモリ31.32の両ライ
ンカウンタで構成され、一方のラインメモリに画像デー
タが書き込まれているときには、他方のラインメモリか
らはデータの読み出しが行なえるよう切換スイッチSW
I、SW2が設けられている。このため、上記ラインメ
モリ31゜32は相補的にデータの書き込み、読み出し
を行なう。このデータの相補的な動作の切換えはCPU
50の制御による。
The image memory 30 is composed of line counters of line memories 31 and 32, and when image data is written in one line memory, the changeover switch SW is set so that data can be read out from the other line memory.
I, SW2 are provided. Therefore, the line memories 31 and 32 write and read data in a complementary manner. This complementary operation of data is switched by the CPU.
According to the control of 50.

次に、上記画像メモリ30に書き込まれた画像データを
読み出す場合の動作について述べる。
Next, the operation when reading out the image data written in the image memory 30 will be described.

画像データの読み出し時には、上記カットポイントをラ
ンダム制御し、また必要に応じ逆走査をするためにアド
レス値の増減を逆転する秘匿性の効果制御が行なわれる
When reading image data, the cut points are randomly controlled, and confidentiality effect control is performed to reverse the increase/decrease in address values in order to perform reverse scanning as necessary.

先ず、例えば水平帰線期間中に設けたカットポイントを
ランダムに移動制御する動作について述べるに、カット
ポイントに対するランダム制御は乱数発生器24で発生
した乱数に応じ読み出しアドレス制御部で読み出しアド
レスを制御することにより行なわれる。
First, to describe the operation of randomly controlling the movement of a cut point set during the horizontal retrace period, for example, the random control for the cut point is performed by controlling the read address by a read address control section according to a random number generated by the random number generator 24. This is done by

上記乱数発生器24は、上記第2図に示した水平帰線期
間中のカットポイントの位置をラングの当初(tcp−
t+)だけの時間は、上記画像メモリ30からの画像デ
ータの読み出しは停止され、実質的に絵柄データの読出
しの開始は(tcp−tl)だけ遅延されることになる
。更にこの遅延量は上記乱数発生器24で発生する乱数
値に応じて変化する。
The random number generator 24 determines the position of the cut point during the horizontal retrace period shown in FIG. 2 at the beginning of the rung (tcp-
Reading of image data from the image memory 30 is stopped for a time of t+), and the start of reading of picture data is substantially delayed by (tcp-tl). Furthermore, this amount of delay changes depending on the random number value generated by the random number generator 24.

上記乱数発生器24は、例えば、M系列符号による乱数
を発生するように巡回型シフトレジスタによって構成さ
れる。上記遅延時間の最大値を、例えばRに設定する。
The random number generator 24 is configured, for example, by a cyclic shift register so as to generate random numbers based on M-sequence codes. The maximum value of the delay time is set to R, for example.

この場合、上記乱数発生器24はRクロック周期で乱数
を発生する。このため上記カットポイントは水平期間毎
にランダム変更制御されることになる。
In this case, the random number generator 24 generates random numbers at R clock cycles. Therefore, the cut point is randomly changed and controlled every horizontal period.

上記乱数発生器24の乱数発生シーケンスは例えばM系
列符号によるか、シーケンスが知られることによって秘
匿性が阻害されるので、これに対拠するため上記乱数発
生器24に対する初期値データを初期値データ発生器5
2で発生する。このとき初期データは鍵データとして用
いられデコーダ側に伝送されるが、秘匿性を増すため上
記鍵データはCPU50による重層化構成で秘匿化した
状態で伝送される。
The random number generation sequence of the random number generator 24 may be based on, for example, an M-sequence code, or the secrecy may be compromised if the sequence is known. To counter this, the initial value data for the random number generator 24 may be changed to initial value data. Generator 5
Occurs in 2. At this time, the initial data is used as key data and transmitted to the decoder side, but in order to increase confidentiality, the key data is transmitted in a concealed state using a layered configuration by the CPU 50.

なお、上記画像メモリ30から読み出した画像データは
、水平期間内に設けたカットポイントに呼応した絵柄デ
ータ読み出し開始遅延制御以外に、画像読み出しの順を
逆行させる所謂逆走査を行なうことによっても装置処理
を行ない得る。
The image data read out from the image memory 30 can be processed by the device by performing so-called reverse scanning in which the order of image reading is reversed, in addition to the pattern data readout start delay control corresponding to the cut point set within the horizontal period. can be carried out.

上記読み出しアドレス制御部23による読み出しアドレ
ス制御にもとづく映像スクランブル処理を第3画に示す
タイミングチャートを参照して説明する。
The video scrambling process based on the read address control by the read address control section 23 will be explained with reference to the timing chart shown in the third screen.

先ず第1図中のCPU50は、映像信号に対するサンプ
リングレートを設定し、A/D変換器10、D/A変換
器40に対する駆動周波数、書き込みアドレスカウンタ
22、及び読み出しアドレス制御部に対する駆動周波数
が設定される。この駆動周波数が設定されると必然的に
絵柄期間に対するサンプル数Pが決まる。そして、この
サンプル数Pはサンプル数ラッチ回路51にラッチされ
る。
First, the CPU 50 in FIG. 1 sets the sampling rate for the video signal, and sets the driving frequencies for the A/D converter 10, the D/A converter 40, the write address counter 22, and the read address control section. be done. When this driving frequency is set, the number of samples P for the picture period is inevitably determined. Then, this sample number P is latched by the sample number latch circuit 51.

また、上記読出しアドレス制御部23はアップダウンカ
ウンタ25、デコーダ26、及びインバータ27で構成
され、上記アップダウンカウンタ25はアップカウント
かダウンカウントかを制御するためのU/D端子、カウ
ントすべきクロックが人力されるクロック端子、カウン
ト値をリセットするR端子、プリセット値が入ツJされ
るPs端子、プリセット値をロードするタイミングパル
スが印加されるLD端子、更にはカウント値を出力する
Q端子ををする。
Further, the read address control section 23 is composed of an up/down counter 25, a decoder 26, and an inverter 27, and the up/down counter 25 has a U/D terminal for controlling up-counting or down-counting, and a clock to be counted. The clock terminal is input manually, the R terminal is used to reset the count value, the Ps terminal is input with the preset value, the LD terminal is applied with the timing pulse to load the preset value, and the Q terminal is used to output the count value. do.

このアップダウンカウンタの上記PS端子には、上記サ
ンプル数ラッチ回路51でラッチされた絵柄期間サンプ
ル数Pがロードされる。このロード動作以前に上記アッ
プダウンカウンタ25は水平帰線信号(HBI)の後縁
付近(第3図(a))のf11パルスの立上り(第3図
(b))でリセットされ、インバータ27を介した同パ
ルスの立下りでプリセット値として上記アップダウンカ
ウンタ23にロードされる。この後、上記アップダウン
カウンタ25はPを初期値として、クロック端子CKに
印加されたクロックパルス(4f )を順C 次カウントアツプしていく。
The picture period sample number P latched by the sample number latch circuit 51 is loaded into the PS terminal of this up/down counter. Before this loading operation, the up/down counter 25 is reset at the rising edge of the f11 pulse (FIG. 3(b)) near the trailing edge of the horizontal retrace signal (HBI) (FIG. 3(a)), and the inverter 27 is At the falling edge of the same pulse, the preset value is loaded into the up/down counter 23. Thereafter, the up/down counter 25 sequentially counts up the clock pulse (4f) applied to the clock terminal CK by the C order, with P as the initial value.

このアップカウント動作は、クロックパルスを乱数値R
だけカウントするまで継続する。ここで上記カウンタ2
5が初期値Pから、Rクロック分だけクロックパルスを
カウントしたか否かはデコーダ26によって検出される
。デコーダ26は上記乱数発生器24で発生した乱数と
上記カウンタのカウント値が等しくなったか否かを判別
する機能を何するものであり、等しいことが判別される
と上記カウンタ25がクリアされる(時刻ts)。
This up-counting operation converts the clock pulse to a random number R
Continue until the count is reached. Here, the above counter 2
The decoder 26 detects whether clock pulses have been counted for R clocks from the initial value P. The decoder 26 has a function of determining whether the random number generated by the random number generator 24 and the count value of the counter are equal. If it is determined that they are equal, the counter 25 is cleared ( time ts).

ここで、初期値をPとしてクロックパルスをRクロック
だけカウントする時間は絵柄データは上記画像メモリ3
0からは読み出されず、結果的に絵柄データ読出し開始
時刻が第3図に示すように(ts−to)なる時間だけ
遅延されたことになる。
Here, the initial value is P, and the time required to count clock pulses by R clocks is as follows.
It is not read out from 0, and as a result, the picture data readout start time is delayed by the time (ts-to) as shown in FIG.

上記デコーダ26からの信号によってクリアされた上記
カウンタ25は、再度カウント動作を継続し、出力は「
0」〜rPJまでカウントを続ける。
The counter 25, which has been cleared by the signal from the decoder 26, continues counting again, and the output is "
Continue counting from 0'' to rPJ.

上記デコーダ26は上述した上記カウンタ25が乱数値
Rになったことを検出するとともに、更にカウンタ25
の出力値がPになったことを検出する機能を有し、上記
カウンタ25を一旦クリアする。この2回目のクリア動
作の後、上記カウンタ25にはカットポイントのアドレ
ス値(P+R)が加算器28から時刻tcP直後のクロ
ックパルスによってロードされる。このクリア動作、ロ
ード動作はCPU50の制御によりスイッチSWOを制
御することで行なわれる。
The decoder 26 detects that the counter 25 mentioned above has reached the random value R, and also detects that the counter 25 has reached the random value R.
It has a function of detecting that the output value of becomes P, and once clears the counter 25. After this second clearing operation, the cut point address value (P+R) is loaded into the counter 25 from the adder 28 by a clock pulse immediately after time tcP. This clearing operation and loading operation are performed by controlling the switch SWO under the control of the CPU 50.

そして、カットポイントに相当するアドレス値(P+R
)がロードされた上記カウンタ25は、カウント値がN
となるまでカウント動作を継続する。カウント値がNに
なった時点で上記カウンタ25はクリアされる。
Then, address value (P+R
) is loaded with a count value of N.
The counting operation continues until . When the count value reaches N, the counter 25 is cleared.

この結果、上記画像メモリ30から画像データを読み出
す際に、上記読み出しアドレス制御部23によって水平
帰線期間中にカットポイントを設定し、上記乱数発生器
24にて発生した乱数値に呼応した遅延時間を絵柄デー
タの読み出しにもたせることが可能となる。
As a result, when reading image data from the image memory 30, the read address control unit 23 sets a cut point during the horizontal retrace period, and the delay time corresponds to the random number generated by the random number generator 24. This makes it possible to read out picture data.

このようにして上記読み出しアドレス制御部23により
制御された読み出しアドレスに従かい上記画像メモリ3
0からの画像データの読み出しがなされる。このとき上
記画像メモリ30から読み出された画像データは絵柄期
間が遅延変更され、かつ、この遅延量は各水平ライン各
にランダムに上記乱数発生器24の動作により制御され
装置性が高められる。
In this way, the image memory 3 follows the read address controlled by the read address control section 23.
Image data is read from 0. At this time, the picture period of the image data read from the image memory 30 is delayed and changed, and the amount of delay is controlled randomly for each horizontal line by the operation of the random number generator 24, thereby improving device performance.

更に、上記映像スクランブル動作における移置性を増す
には上記アップダウンカウンタ25のカウント動作を所
定ライン毎にランダムにアップカウントとダウンカウン
トに切換える。
Furthermore, in order to increase the portability of the video scrambling operation, the counting operation of the up/down counter 25 is randomly switched between up counting and down counting for each predetermined line.

即ち、上記アップダウンカウンタ25がアップカウント
動作を行なうモードでは順方向走査と等価であり、上述
したように絵柄走査期間が所定ランダム値のサンプル数
だけ遅延される。一方、ダウンカウント動作を行なうモ
ードでは逆走査を行なったのと等価となり、この逆走査
の状態での絵柄走査の開始点が上記乱数発生器24で発
生する乱数値に応じて遅延制御される。
That is, the mode in which the up-down counter 25 performs an up-counting operation is equivalent to forward scanning, and as described above, the picture scanning period is delayed by the number of samples of the predetermined random value. On the other hand, the down-count operation mode is equivalent to reverse scanning, and the start point of picture scanning in this reverse scanning state is delayed and controlled in accordance with the random number generated by the random number generator 24.

ここで、上記アップダウンカウンタ25をアップカウン
ト、ダウンカウントさせるかをランダムに制御するには
上記CPU50の動作によって発生する乱数に応じてU
/D端子に対するデータを制御すればよいが、上記乱数
発生器24で発生する乱数のMSB或はLSBのいずれ
かのビットを検出し、この検出ビットデータに応じて皇
紀U/D端子に印加するデータを制御してもよい。
Here, in order to randomly control whether the up/down counter 25 is made to count up or count down, U
The data to the /D terminal may be controlled, but either the MSB or LSB bit of the random number generated by the random number generator 24 is detected and applied to the Kouki U/D terminal according to this detected bit data. Data may be controlled.

また、有料放送の運用形態によっては映像スクランブル
の度合を緩和し契約を促することか必要な場合があるが
、この要求に対しては例えば段数の所定水平走査ライン
(所定画面領域)に対し上2己CPU50iこよって上
を己アップダウンカウンタ25に対するクロックを停止
するとともに、その出力値を「0」とする制御を行なう
ことで対線し得る。
Also, depending on the operating form of pay broadcasting, it may be necessary to ease the degree of video scrambling to encourage subscriptions, but in response to this request, for example, The pairing can be achieved by controlling the second CPU 50i to stop the clock to the up/down counter 25 and to set its output value to "0".

更に、また上記カットポイントを移動制御するにあたり
、水平同期信号、バースト信号を損傷させず、しかも装
置性を保つには、カットポイントをフロントポーチ部と
バックポーチ部とバックポーチ部に夫々独立して設けれ
ばよい。
Furthermore, in order to control the movement of the above-mentioned cut points, in order not to damage the horizontal synchronization signal and burst signal, and to maintain device performance, the cut points should be set independently for the front porch, back porch, and back porch. Just set it up.

上記のようにして上記画像メモリ30の画像データ読出
し時にスクランブル処理された映像信号はD/A変換器
40でアナログ口に変換される。
The video signal scrambled when reading the image data from the image memory 30 as described above is converted into an analog signal by the D/A converter 40.

このスクランブル処理されるたベースバンド映像信号は
ローパスフィルタ41を介した後、プリエンファシス回
路42でFM変調のためのプリエンファシス処理がなさ
れる。そして加算器43を介して、時間軸処理されたス
クランブル映像信号はFM変調器44でFM変調される
After the scrambled baseband video signal passes through a low-pass filter 41, a pre-emphasis circuit 42 performs pre-emphasis processing for FM modulation. Then, the scrambled video signal subjected to time axis processing is subjected to FM modulation by an FM modulator 44 via an adder 43.

一方、音声信号はローパスフィルタ60を介しA/D変
換器61でデジタル二に変換された後、マルチプレクサ
62に加えられる。このマルチプレクサ62は、送出デ
ータ処理回路63から上記時間軸処理によりスクランブ
ルされた映像信号をディスクランブルするに必要な上記
初期値データ発生器52で発生する初期値データに対応
したデータ、契約が加入者を制御するに必要なデータ等
と上記デジタル音声データとを切換制御する。
On the other hand, the audio signal is converted into a digital signal by an A/D converter 61 via a low-pass filter 60 and then applied to a multiplexer 62 . This multiplexer 62 supplies data corresponding to the initial value data generated by the initial value data generator 52 necessary for descrambling the video signal scrambled by the time axis processing from the transmission data processing circuit 63 to the subscriber who has the contract. Switching control is performed between the data necessary for controlling the above digital audio data and the like.

そしてこれらのデータはインターリーブ回路64でイン
ターリーブ処理された後、例えばQPSK変調器65で
変調される。そしてこの変調信号はバンドパスフィルタ
ー66を介し上記加算器43に加えられデコーダ側に送
出される。
These data are interleaved by an interleave circuit 64 and then modulated by a QPSK modulator 65, for example. This modulated signal is then added to the adder 43 via the bandpass filter 66 and sent to the decoder side.

デコーダ側においては、上記送出データ処理回路63か
ら送出されたデータのうち前述した第1図中の乱数発生
器24に対する初期値データのデコードが契約加入者の
み行ない得る構成とし、エンコーダ側の乱数発生器と同
一のシーケンスによる乱数発生器を設けることでカット
ポイントを示すパラメータである乱数値Rがデコードさ
れる。
On the decoder side, only the contract subscriber can decode the initial value data for the random number generator 24 in FIG. By providing a random number generator with the same sequence as the random number generator, a random number value R, which is a parameter indicating a cut point, is decoded.

この乱数値Rをエンコーダ側に設けた読み出しアドレス
制御部23に対応する構成のアドレス制御部に加えるこ
とで映像ディスクランブルをなし得る。このアドレス制
御による映像ディスクランブル動作は、デコーダ側に設
けた画像メモリに対する画像データの書き込み、読み出
しのいずれの場合に行なっても時間軸処理に従がってス
クランブル処理された映像信号に対するディスクランブ
ル処理をなし得る。
By adding this random value R to an address control section corresponding to the read address control section 23 provided on the encoder side, video descrambling can be achieved. This video descrambling operation based on address control is a descrambling process for video signals that have been scrambled according to time axis processing, regardless of whether image data is written to or read from the image memory provided on the decoder side. can be done.

(発明の効果) 以上述べたように、この発明による映像スクランブル方
式ではカットポイントを帰線期間中に設けるので、絵柄
信号が伝送系歪に代表されるラインチルトによる非直線
歪の影響を軽減でき、ディスクランブル映像の画質の劣
化を防止し得る。
(Effects of the Invention) As described above, in the video scrambling method according to the present invention, the cut point is set during the retrace period, so that the picture signal can reduce the influence of non-linear distortion due to line tilt, which is typified by transmission system distortion. , it is possible to prevent deterioration of the image quality of descrambled video.

また、実質的な逆走査による映像スクランブル処理をな
し得、必要に応じ画像の秘匿度をディスクランブル画像
の画質の劣化を伴なうことなく向上し得る。
Furthermore, video scrambling processing can be performed by substantial reverse scanning, and the degree of confidentiality of images can be improved as necessary without deteriorating the image quality of the descrambled images.

なお、カットポイントを設ける場合には、水平帰線期間
に設ける以外に、垂直帰線期間中に設けてもよい。この
場合には、画像メモリとしてはフィールドメモリが必要
とされる。
Note that when a cut point is provided, it may be provided not only during the horizontal retrace period but also during the vertical retrace period. In this case, a field memory is required as the image memory.

更に、画像メモリに対し、書き込み、或は読出しアドレ
スを制御して実質的な逆走査を行なう場合にあっても、
1ラインに対し逆走査を行なってもよいし、フィールド
メモリを用いて1フイールドに対し逆走査を行なっても
よい。
Furthermore, even when controlling the writing or reading address to the image memory to perform substantial reverse scanning,
Reverse scanning may be performed for one line, or may be performed for one field using a field memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る映像スクランブル方式の一実施
例を示す回路図、第2図は第1図に示す回路を説明する
に供する映像信号波形図、第3図は第1図の回路動作を
説明するに供するタイミングチャート、第4図は従来の
映像スクランブル方式を説明するに供する映像信号波形
図である。 22・・・書き込みアドレスカウンタ、23・・・読出
しアドレス制御部、 24・・・乱数発生器、 30・・・画像メモリ、 50・・・CPU0
FIG. 1 is a circuit diagram showing an embodiment of the video scrambling method according to the present invention, FIG. 2 is a video signal waveform diagram for explaining the circuit shown in FIG. 1, and FIG. 3 is the circuit operation of FIG. 1. 4 is a timing chart for explaining the conventional video scrambling method. FIG. 4 is a video signal waveform diagram for explaining the conventional video scrambling method. 22... Write address counter, 23... Read address control unit, 24... Random number generator, 30... Image memory, 50... CPU0

Claims (2)

【特許請求の範囲】[Claims] (1)スクランブル処理すべき映像信号の走査帰線期間
内に対応して設定した乱数期間に応じ、絵柄データのア
クセス開始、及び終了時点を、前記所定乱数期間だけず
らし時間軸処理を行ない映像スクランブル処理を行なう
ことを特徴とする映像スクランブル方式。
(1) According to the random number period set corresponding to the scanning retrace period of the video signal to be scrambled, the start and end points of accessing the picture data are shifted by the predetermined random number period, and time axis processing is performed to scramble the video. A video scrambling method characterized by processing.
(2)スクランブル処理すべき映像信号をデジタルデー
タに変換して記憶する画像メモリと、この画像メモリに
対する書き込みアドレス値と読み出しアドレス値とに対
しアドレス値の変化を逆行せしめるアドレス値制御を行
なう時間軸処理手段と、 この時間軸処理手段によってスクランブル処理された映
像信号を送出する手段とを具備したことを特徴とする映
像スクランブル方式。
(2) An image memory that converts the video signal to be scrambled into digital data and stores it, and a time axis that performs address value control that reverses the change in address value for the write address value and read address value for this image memory. A video scrambling method comprising: a processing means; and a means for transmitting a video signal scrambled by the time axis processing means.
JP22824886A 1986-09-29 1986-09-29 Video scrambling system Pending JPS6384282A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22824886A JPS6384282A (en) 1986-09-29 1986-09-29 Video scrambling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22824886A JPS6384282A (en) 1986-09-29 1986-09-29 Video scrambling system

Publications (1)

Publication Number Publication Date
JPS6384282A true JPS6384282A (en) 1988-04-14

Family

ID=16873484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22824886A Pending JPS6384282A (en) 1986-09-29 1986-09-29 Video scrambling system

Country Status (1)

Country Link
JP (1) JPS6384282A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237238A (en) * 1988-06-07 1990-09-19 Macrovision Corp Method and device for coding and decoding time area signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237238A (en) * 1988-06-07 1990-09-19 Macrovision Corp Method and device for coding and decoding time area signal

Similar Documents

Publication Publication Date Title
US4652908A (en) Filtering system for processing a reduced-resolution video image
JP2532819B2 (en) Device and method for decrypting encrypted TV signal
JP2823756B2 (en) Method and apparatus for encrypting a video signal using edge fill
US4656515A (en) Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4916736A (en) Method and apparatus for encrypting and decrypting time domain signals
JPH07284039A (en) Wide aspect ratio television receiver
GB2149271A (en) Television display system with reduced line-scan artifacts
JPS59186472A (en) Raster strain correcting device
KR960010492B1 (en) Apparatus for demodulating sub-nyquist sampled video signal and demodulating method therefor
US4654695A (en) Apparatus for reducing the resolution of video samples by truncating the most significant bits
GB2157909A (en) Noise reduction circuit for composite color video signals
US4656516A (en) Vertical subsampling and memory synchronization system for a picture within a picture television receiver
KR100411699B1 (en) NTSC encoder with copy protection signal generator
JPS6384282A (en) Video scrambling system
US5410601A (en) Video scramble system and equipment
US5142376A (en) Image signal recording and reproducing system with pilot signal phase-locked with a synchronizing signal
US5177485A (en) Method of scrambling pal, secam and ntsc composite video signals and decoder of signals scrambled by this method
JPS60237786A (en) Magnetic recording and reproducing device
JPH0478229B2 (en)
KR900002294Y1 (en) Still picture modifying circuits of video recording regenerator
JPS6018074A (en) Processing circuit of field signal
JPH0620299B2 (en) Video signal digital processor
HU224851B1 (en) Method of and apparatus for inhibiting the recording of a video signal
JPS62190A (en) Picture signal scramble transmission system
JPS6156530A (en) Differential pcm transmission system