JPS6381870A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device

Info

Publication number
JPS6381870A
JPS6381870A JP61227545A JP22754586A JPS6381870A JP S6381870 A JPS6381870 A JP S6381870A JP 61227545 A JP61227545 A JP 61227545A JP 22754586 A JP22754586 A JP 22754586A JP S6381870 A JPS6381870 A JP S6381870A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
protrusion
light
protruding stripe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61227545A
Other languages
Japanese (ja)
Inventor
Fumio Inaba
稲場 文男
Hiromasa Ito
弘昌 伊藤
Akira Mizuyoshi
明 水由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Ricoh Research Institute of General Electronics Co Ltd
Mitsubishi Cable Industries Ltd
Japan Science and Technology Agency
Ricoh Co Ltd
Original Assignee
Tohoku University NUC
Ricoh Research Institute of General Electronics Co Ltd
Mitsubishi Cable Industries Ltd
Research Development Corp of Japan
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Ricoh Research Institute of General Electronics Co Ltd, Mitsubishi Cable Industries Ltd, Research Development Corp of Japan, Ricoh Co Ltd filed Critical Tohoku University NUC
Priority to JP61227545A priority Critical patent/JPS6381870A/en
Publication of JPS6381870A publication Critical patent/JPS6381870A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE:To obtain linear light emission with excellent convergence and uniformity by a method wherein at least one protruding stripe which is extended on one surface of a plane part crossing the surface is provided and a light emitting region which includes P-N junctions which is provided in the protruding stripe along its whole length is formed. CONSTITUTION:This light emitting device is composed of an N-type GaAs plane part (substrate) B, a narrow square pillar shape protruding stripe P which is made of N-type GaAs and formed linearly on one surface of the substrate B, positive side electrodes E1 which are provided on both the sides of the protruding stripe P and on the surface of the substrate B where the protruding stripe P is formed, a negative side electrode E2 which is provided on the bottom surface of the substrate B and insulating films 1 which are provided between the upper surface of the substrate B and the electrodes E1. In the protruding stripe P, a P-type impurity is diffused along both the side walls of the protruding stripe P to form a light emitting region which is extended vertically to the substrate B and P-N junctions PN are formed at the diffusion fronts of the impurity. When a current is applied between the electrodes E1 and E2, light is emitted linearly to the vertical direction to the substrate B by the light emitting region including the P-N junctions PN in the protruding stripe P. The current flows through the P-N junctions PN from the electrodes E1 on both the sides of the protruding stripe P into the electrode E2 on the bottom surface of the substrate B.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、面発光型半導体発光素子に関し、特にテープ
などの検査用、OAi器などの表示用または光フアイバ
通信用に最適な半導体発光素子に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a surface-emitting type semiconductor light-emitting device, and particularly to a semiconductor light-emitting device that is most suitable for inspection of tapes, display of OAi equipment, etc., or optical fiber communication. It is related to.

〔従来の技術・発明が解決しようとする問題点〕通常、
発光ダイオード(LED)は、−個のLEDをステム電
極に取付けたり、LED全体を樹脂モールドしたものが
一般的であり、 LED自体の大きさは縦X横が約30
0 X 300−のものが一般的で非常に小さいもので
あり、しかも、LED自体の大きさからして発光は点状
になる。そのため、第14図(a)、(blに示したよ
うに、例えばテープ検査用に使用する場合には、テープ
Wの幅に対応させて複数のLHDlOを一列にアレイ状
にしたものを線状の光源11として用いていた。12は
その光源11からの光を受ける受光器である。
[Problems to be solved by conventional technology/invention] Usually,
Light emitting diodes (LEDs) are generally made of - LEDs attached to a stem electrode, or the entire LED is molded in resin, and the size of the LED itself is approximately 30 mm in length x width.
0 x 300- is common and very small, and furthermore, the light emission is dotted due to the size of the LED itself. Therefore, as shown in FIGS. 14(a) and 14(bl), when used for tape inspection, for example, a plurality of LHDlOs arranged in a line corresponding to the width of the tape W are used in a linear form. 12 is a light receiver that receives the light from the light source 11.

しかしながら、テープの検査では、なるべく均一かつ線
状に発光する光源を必要とするが、LE[lは発光輝度
、変調特性及び発光効率などの性能にそれぞれ差があり
、しかもLEDの発光領域は平板部(基板や基板上に設
けた各種の材料からなる層を含むもの)内で平板部に対
して平行方向に延在するため、光の放射角がある程度大
きくなることは避けj−11(、LEDを一定間隔を置
いて配置すると、検査の感度がどうしても悪くなる。ま
た、複数のLED (LED間の間隔を小さくして検査
の感度を高めるにはより多数のしED)を必要とするた
め、上記のように複数のLEDをアレイ状にした光源は
非常に高価なものになる。
However, tape inspection requires a light source that emits light as uniformly and linearly as possible, but LEs have different performances such as luminance brightness, modulation characteristics, and luminous efficiency, and the light emitting area of the LED is a flat plate. Since it extends in a direction parallel to the flat plate part (including the substrate and layers made of various materials provided on the substrate), the radiation angle of light should be avoided to be large to some extent. Placing LEDs at regular intervals inevitably reduces the sensitivity of the test.Also, multiple LEDs (more LEDs are required to increase the sensitivity of the test by reducing the spacing between LEDs). As mentioned above, a light source including a plurality of LEDs arranged in an array becomes very expensive.

上述の事は、検査用に限らずOA機器などの表示用とし
て使用する時にも当てはまる。また、通信用として光フ
ァイバに結合して用いるには、特に多数のLEDと光フ
ァイバとを結合するには、その整合・結合作業が大変面
倒になる。
The above applies not only to inspection but also to display of OA equipment. Moreover, when used by coupling to an optical fiber for communication, especially when coupling a large number of LEDs to the optical fiber, the alignment and coupling work becomes very troublesome.

従って本発明の目的は、テープなどの検査用、OA機器
などの表示用または光フアイバ通信用に最適な光の集束
性に優れかつ線状に発光する半導体発光素子を提供する
ことにある。
Therefore, an object of the present invention is to provide a semiconductor light-emitting element that has excellent light convergence and emits linear light, which is suitable for inspection of tapes, display of OA equipment, or optical fiber communication.

〔問題点を解決するための手段〕[Means for solving problems]

前記目的は、平板部と、該平板部の片面上に該面上を横
切って延在する少なくとも一条の突起と、平板部及び突
起の任意の個所に設けた電極とからなり、突起内に平板
部に対して垂直方向に延在するpn接合を含む発光領域
を有する半導体発光素子により達成される。
The purpose is to consist of a flat plate part, at least one protrusion extending across the surface on one side of the flat plate part, and an electrode provided at an arbitrary location on the flat plate part and the protrusion. This is achieved by a semiconductor light emitting device having a light emitting region including a pn junction extending perpendicularly to the section.

本発明の半導体発光素子では、特に平板部上の突起の長
さに特徴があり、その長さは少なくとも100〜75.
000J−であることにより、従来の発光ダイオードの
点状発光とは異なり、発光が線状になる。また上記の範
囲内で用途に応じて長さを選択することにより、種々の
線状発光のものが得られる。
The semiconductor light emitting device of the present invention is particularly characterized by the length of the protrusion on the flat plate portion, and the length is at least 100 to 75 mm.
000J-, the light emission is linear, unlike the point-like light emission of conventional light emitting diodes. Furthermore, by selecting the length within the above range according to the purpose, various types of linear light emission can be obtained.

〔実施例〕〔Example〕

以下、本発明の半導体発光素子を実施例に基づいて説明
するや 本発明の半導体発光素子の第一の実施例を第1図(a)
、(blに示す。この発光素子は、n型GaAsからな
る平板部(基板)Bと、その基板Bの片面」二において
一方の端縁から他方の端縁まで直線的に設けたn型Ga
Asからなる細長い一条の四角柱状突起P(長さは前記
範囲内において任意に選択できる)と、突起Pの両側面
及び基板Bの突起Pを形成した側の面(基板Bの上面)
に設けたp側電極E1と、基板Bの下面に設けたn(!
III電極E2と、基板Bの上面と電極E1との間に介
在させた絶縁膜1とで構成されている。突起P内には、
その両側面に沿ってp型不純物が拡散され、基板Bに対
して垂直方向に延在する発光領域が形成され、その拡散
フロントでpn接合PNが形成されている。
Hereinafter, the semiconductor light emitting device of the present invention will be explained based on Examples. A first example of the semiconductor light emitting device of the present invention is shown in FIG. 1(a).
, (shown in bl). This light emitting device consists of a flat plate part (substrate) B made of n-type GaAs, and an n-type Ga As provided linearly from one edge to the other edge on one side of the substrate B.
An elongated rectangular prism-like projection P made of As (the length can be arbitrarily selected within the above range), both sides of the projection P, and the surface of the substrate B on the side on which the projection P is formed (the upper surface of the substrate B)
The p-side electrode E1 provided on the bottom surface of the substrate B, and the n(!) provided on the bottom surface of the substrate B.
It is composed of a III electrode E2 and an insulating film 1 interposed between the upper surface of the substrate B and the electrode E1. Inside the protrusion P,
A p-type impurity is diffused along both side surfaces to form a light emitting region extending perpendicularly to the substrate B, and a pn junction PN is formed at the diffusion front.

本実施例の発光素子は、電極E1.62間に電流を注入
した場合、突起P内のpn接合PNを含む発光領域によ
って、突起Pから突起Pの全長にわたって実質的に基板
Bに対して垂直方向にかつ線状に発光する。しかも、電
流は突起Pの両側面の電極E1からpn接合PNを貫通
して基板Bの下面の電極E2に流れるが、基板Bの上面
の電極E1から電極E2には絶縁膜lによって流れない
ので、発光領域への電流の注入効率が向上し、その結果
として光出力が増大することになる。
In the light-emitting element of this example, when a current is injected between the electrodes E1.62, the light-emitting region including the pn junction PN in the protrusion P causes the light-emitting element to be substantially perpendicular to the substrate B over the entire length from the protrusion P to the protrusion P. It emits light in a linear direction. Moreover, although the current flows from the electrode E1 on both sides of the protrusion P through the pn junction PN to the electrode E2 on the bottom surface of the substrate B, it does not flow from the electrode E1 on the top surface of the substrate B to the electrode E2 due to the insulating film l. , the efficiency of current injection into the light emitting region is improved, resulting in an increase in light output.

このような発光素子は、基板Bに対して垂直方向に延在
する発光領域を有する横遣であることにより、発光領域
からの光は集束性に優れ、かつ線状に均一に発光するの
で、検査、表示又は通信用として最適であり、例えば光
ファイバと結合して通信用として使用するには、突起P
の全長にわたって整合するように光ファイバを一直線状
(−次元)にアレイ化したものを突起Pの頂上面に節単
に結合でき、1個の発光素子だけを用いるので、従来の
複数の!、EDを用いた場合のように、個々のLEDの
性能差による不都合が生じるようなことはなく、均一な
輝度の光を光ファイバに伝送することができる。この発
光素子において、テープの幅に対応する大きさのものを
テープの検査用として用いた場合に、テープの全幅にわ
たって均一な光を照射でき、検査の悪魔を向上させるこ
とが可能になる。
Since such a light-emitting element is a horizontal type having a light-emitting region extending perpendicularly to the substrate B, the light from the light-emitting region has excellent convergence and is uniformly emitted in a linear manner. Ideal for inspection, display, or communication, for example, when combined with an optical fiber and used for communication, the protrusion P
A linear (-dimensional) array of optical fibers aligned over the entire length of the projection P can be easily coupled to the top surface of the protrusion P, and only one light emitting element is used. Unlike the case where EDs are used, there are no problems due to differences in performance between individual LEDs, and light with uniform brightness can be transmitted to the optical fiber. When this light-emitting element has a size corresponding to the width of the tape and is used for inspecting the tape, uniform light can be irradiated over the entire width of the tape, making it possible to improve the quality of inspection.

上記の実施例において、突起Pの断面形状は、第2図(
a)に示したように長方形状を呈するが、これは特に限
定はなく、たとえば巾)に示す如く台形状にして光ファ
イバに対して−J?[合し易いように光を集束させるも
よく、或いは(C1のように逆台形状とし使用目的に応
じて適度に完敗しても構わない。
In the above embodiment, the cross-sectional shape of the protrusion P is as shown in FIG.
Although it has a rectangular shape as shown in a), there is no particular limitation on this, and for example, it can be made into a trapezoid shape as shown in width) and -J? [The light may be focused so as to be easily focused, or (the light may be made into an inverted trapezoidal shape as shown in C1, and the light may be completely destroyed depending on the purpose of use.)

さらに、突起Pの平面形状も長方形状である必要はなく
、第3図(al〜(C1に示すように、対向ずろ側面の
両方または一方に四角形、三角形または半円形などの四
部を形成してもよい。突起■)の平面形状をこのような
形状にすることによって、凹部を設けないものに比べて
発光領域での基板Bに対して平行方向への光の励起が抑
制され、基板Bに対して垂直方向への光の励起がより促
進されると共に、実質上発光領域が増大するので、効率
の良いかつ輝度の高い垂直方向の発光が得られることに
なる。
Furthermore, the planar shape of the protrusion P does not have to be rectangular, and as shown in FIGS. By making the planar shape of the protrusion (2) into such a shape, the excitation of light in the direction parallel to the substrate B in the light emitting region is suppressed compared to the case where no recess is provided, and the excitation of light in the direction parallel to the substrate B is suppressed. On the other hand, since the excitation of light in the vertical direction is further promoted and the light emitting area is substantially increased, efficient and high brightness light emission in the vertical direction can be obtained.

第4図に示した発光素子は、第1図に示したものを二次
元アレイ化したもの、すなわち基板B上に互いに平行な
細長い三条の突起Pを設けたもので、光ファイバと結合
するには、三列に整列させて二次元アレイ化した光ファ
イバを使用すればよい。用途に応じて基板B上に多条の
突起Pを設けた発光素子は、光ファイバとの結合が容易
であり、実用上極めて便利なものである。
The light emitting device shown in FIG. 4 is a two-dimensional array of the one shown in FIG. For this purpose, optical fibers arranged in three rows to form a two-dimensional array may be used. A light emitting element in which multiple protrusions P are provided on a substrate B depending on the purpose can be easily coupled with an optical fiber and is extremely convenient in practice.

次に第1図に示した構造の半導体発光素子の製造方法の
一例を、n型GaAs基板を用いた場合について第5図
(al〜(11を参照しながら説明する。ここにおいて
使用する基板は、発光素子の用途に応じた一条の突起の
長さを縦方向または横方向に有するものを使用すればよ
く、たとえば突起の全長が1〜2clIである発光素子
を製造する場合は、それに応じた長さを有する基板を用
いればよい。また、基板の厚さは通常は300〜500
P@である。
Next, an example of a method for manufacturing a semiconductor light emitting device having the structure shown in FIG. 1 will be described using an n-type GaAs substrate with reference to FIGS. , it is sufficient to use a light emitting element having a length of one protrusion in the vertical or horizontal direction depending on the purpose of the light emitting element. For example, when manufacturing a light emitting element with a total length of the protrusion of 1 to 2 cI What is necessary is to use a substrate having a long length.Also, the thickness of the substrate is usually 300 to 500 mm.
It is P@.

まず、n型GaAs基板B(第5図fa)参照)の上面
全体に自体既知のマスキング剤(例えば窒化ケイ素、酸
化ケイ素などが例示され、これらは電子ビーム蒸着、ス
パッタ、CVD法などによって適用される)でマスク層
1゛を施す(第5図中)参照)。
First, a known masking agent (for example, silicon nitride, silicon oxide, etc.) is applied to the entire upper surface of the n-type GaAs substrate B (see FIG. 5 fa) by electron beam evaporation, sputtering, CVD, etc. Mask layer 1' is applied (see FIG. 5)).

次に、フォトリソグラフィを行うべく、マスク層l゛の
上面にレジストRを塗布して、所望の幅及び長さのパタ
ーン(−条の突起Pの平面形状であってこの場合は細長
い長方形のパターン、第3図(a)〜(C)に示したよ
うな形状にする場合はそれと同一のパターン)をマスク
層1”の上面のほぼ中央に露光・現像しく第5図(C1
参照)、マスク層1゜をNH,F−11P系バツフアエ
ツチングなどによりエツチングする(第5図111参照
)。
Next, in order to perform photolithography, a resist R is coated on the upper surface of the mask layer l', and a pattern of a desired width and length (a planar shape of the -striped protrusions P, in this case an elongated rectangular pattern) is formed. , the same pattern as shown in FIGS. 3(a) to (C)) is exposed and developed approximately in the center of the upper surface of the mask layer 1'' (see FIG. 5(C1)).
(see FIG. 5), the mask layer 1° is etched by NH, F-11P buffer etching or the like (see FIG. 5, 111).

エツチング後、たとえば反応性イオンエツチング法(R
r E)または反応性イオンビームエツチング法(RI
 B E)により上記n −GaAs基FiBを所定の
深さまでイオンエツチングし、基板B上に所定の高さを
有するn −GaAsからなる細長い一条の突起Pを形
成する(第5図(e)参照)、当該突起Pの頂上面には
、上記の工程の際に施与したマスク層1”及びレジスト
Rが存在しているが、該マスク層1”及びレジストRを
残存させた状態(残存させておくことが好ましい)で、
当該突起P上のレジストRの上面及び基板Bの上面に前
述と同一のマスキング剤でマスクN1を設ける(第5図
(fl参照)。マスク状態にした後に、p型の不純物(
好適には亜鉛)の拡散を行って、突起P内にその両側面
に沿って基板Bに対して垂直方向に延在する拡散領域(
発光領域を含む)をそれぞれ形成して、この領域をp型
GaAsとし、これにより不純物の拡散していない領域
と拡散フロントとの界面にpn接合PNを形成する(第
5図(g)参照)。
After etching, for example, reactive ion etching method (R
rE) or reactive ion beam etching (RI)
The above n -GaAs-based FiB is ion-etched to a predetermined depth by B E) to form a long and thin protrusion P made of n -GaAs having a predetermined height on the substrate B (see FIG. 5(e)). ), the mask layer 1'' and the resist R applied in the above process are present on the top surface of the protrusion P, but the mask layer 1'' and the resist R are left in the state (not left). It is preferable to keep the
A mask N1 is provided on the upper surface of the resist R on the projection P and on the upper surface of the substrate B using the same masking agent as described above (see FIG. 5 (fl). After making the mask state, p-type impurity (
Preferably zinc) is diffused to form a diffusion region (preferably zinc) in the protrusion P extending perpendicularly to the substrate B along both side surfaces of the protrusion P.
This region is made of p-type GaAs, thereby forming a pn junction PN at the interface between the region where impurities are not diffused and the diffusion front (see FIG. 5(g)). .

拡散工程の後に、突起Pの両側面、突起P上のマスク層
1の上面及び基板Bの上面にp側の電極材として例えば
Cr −Auからなる電極E1を、また基板Bの下面に
n側の電極材として例えばAu−Geからなる電極E2
を真空蒸着などの手段によって設ける(第5図(hl参
照)、その後、突起P上の電極E1、レジストR及びマ
スク層1.1°をリフトオフ法により除去することによ
り(第5図111参照)、第1図(al、(blに示し
た如く基板B上に細長い一条の突起Pを有し、突起P内
に基板Bに対して垂直方向に延在するpn接合PNを含
む発光領域を有する、発光波長が890〜960nmの
半導体発光素子が製造される。
After the diffusion process, an electrode E1 made of, for example, Cr-Au is provided as a p-side electrode material on both sides of the protrusion P, the upper surface of the mask layer 1 on the protrusion P, and the upper surface of the substrate B, and an electrode E1 made of, for example, Cr-Au is provided on the lower surface of the substrate B. For example, the electrode E2 is made of Au-Ge as the electrode material.
is provided by means such as vacuum evaporation (see FIG. 5 (hl)), and then the electrode E1, resist R, and mask layer 1.1° on the protrusion P are removed by a lift-off method (see FIG. 5, 111). , as shown in FIGS. 1(al and bl), has a long and thin protrusion P on the substrate B, and has a light emitting region including a pn junction PN extending perpendicularly to the substrate B within the protrusion P. , a semiconductor light emitting device with an emission wavelength of 890 to 960 nm is manufactured.

上述の実施例の発光素子は、n −GaAs基板のみを
用いて製造したものであるが、発光材料を変えることに
より、すなわち化合物半導体の禁制帯幅の異なる材料を
使用することにより、発光波長を種々に変えることも可
能である0発光材料としては、m−v族化合物半導体で
あるGaAs、 GaP、 AlGaAs、、 InP
、 InGaAsP、 InGaP、 1nAIP、 
GaAsPSGaN。
The light-emitting device of the above example was manufactured using only an n-GaAs substrate, but by changing the light-emitting material, that is, by using a material with a different forbidden band width of a compound semiconductor, the emission wavelength could be changed. Examples of light-emitting materials that can be varied include GaAs, GaP, AlGaAs, InP, which are m-v group compound semiconductors.
, InGaAsP, InGaP, 1nAIP,
GaAsPSGaN.

InAsP、 TnAsSbなど、II−Vl族化合物
半導体であるZn5e、 ZnS、 ZnO,CdSe
、 CdTeなど、IV−VT族化合物半導体であるP
bTe、 Pb5nTe、 Pb5nSeなど、更にT
V−TV族化合物半導体であるSiCなどがあり、それ
ぞれの材料の長所を活かして適用することが可能である
。たとえばn−GaAs基板上にn −AIGaAs層
をエピタキシャル成長させ、そのエピタキシャル成長層
から突起を形成し、p型不純物を拡散させてpn接合を
形成したものであってもよい。
Zn5e, ZnS, ZnO, CdSe, which are II-Vl group compound semiconductors such as InAsP and TnAsSb
, P, which is an IV-VT group compound semiconductor such as CdTe.
bTe, Pb5nTe, Pb5nSe, etc., and T
There are V-TV group compound semiconductors such as SiC, and each material can be applied by taking advantage of its advantages. For example, a pn junction may be formed by epitaxially growing an n-AIGaAs layer on an n-GaAs substrate, forming protrusions from the epitaxially grown layer, and diffusing p-type impurities.

第6図に示した本発明の半導体発光素子の第二の実施例
では、St (半絶縁性) −GaAsからなる基板B
1と、その基板B1の片面上において一方の端縁から他
方の端縁まで直線的に設けたn型AlGaAsからなる
細長い一条の四角柱状突起Pと、突起Pの一方の側面及
び基板Blの上面に設けたp側電極E1と、突起Pの他
方の側面及び基板B1の側面に設けたn側電極E2とで
構成されている。突起P内には、電極Elを設けた面に
沿ってp型不純物が拡散され、基板B1に対して垂直方
向に延在する発光iil域が形成され、その拡散フロン
トでpn接合PNが形成されている。
In the second embodiment of the semiconductor light emitting device of the present invention shown in FIG.
1, an elongated rectangular prism-like protrusion P made of n-type AlGaAs provided linearly from one edge to the other edge on one side of the substrate B1, one side of the protrusion P, and the upper surface of the substrate Bl. , and an n-side electrode E2 provided on the other side surface of the protrusion P and the side surface of the substrate B1. In the protrusion P, a p-type impurity is diffused along the surface where the electrode El is provided, and a light emitting region extending perpendicularly to the substrate B1 is formed, and a pn junction PN is formed at the diffusion front. ing.

本実施例の発光素子も同様に、電1iE1.82間に電
流を注入した場合、突起P内のpn接合PNを含む発光
領域によって、突起Pから突起Pの全長にわたって実質
的に基板B1に対して垂直方向にかつ線状に発光する。
Similarly, in the light-emitting element of this embodiment, when a current is injected between the electrodes 1iE1.82, the light-emitting region including the pn junction PN in the protrusion P substantially extends from the protrusion P to the substrate B1 over the entire length of the protrusion P. The light is emitted vertically and linearly.

しかも、電流は突起Pの一方の側面の電極E1からpn
接合PNを垂直に貫通して突起Pの他方の側面の電極E
2に流れるが、基板B1は半絶縁性基板であるために基
板B1内には電流が流れず、また電流が電極E1.82
間の最短通路を流れるので、発光り■域への電流の注入
効率がさらに向上し、その結果として光出力が増大する
ことになると共に、素子容量が減少して変調特性が向上
する。
Moreover, the current flows from the electrode E1 on one side of the protrusion P to pn
An electrode E on the other side of the protrusion P vertically penetrates the junction PN.
However, since the substrate B1 is a semi-insulating substrate, no current flows inside the substrate B1, and the current flows through the electrode E1.82.
Since the current flows through the shortest path between the two, the efficiency of current injection into the light emitting region is further improved, resulting in an increase in optical output, a reduction in device capacitance, and an improvement in modulation characteristics.

上記の第二の実施例においても前述の第一の実施例と同
様に、突起Pの断面形状は長方形状を呈するが、これは
特に限定はなく、第2図(bl、(C1に示す如く台形
状或いは逆台形状としても構わず、突起Pの平面形状も
長方形状である必要はなく、第3図fa)〜tc+に示
すように、発光領域を形成した突起Pの側面に四角形、
三角形または半円形などの凹部を形成し、発光領域での
基板B1に対して平行方向への光の励起を抑制し、基板
B1に対して垂直方向への光の励起をより促進すると共
に、実質上発光領域を増大し、効率の良いかつ輝度の高
い垂直方向の発光を得るようにしてもよい。
In the second embodiment described above, the cross-sectional shape of the protrusion P is rectangular as in the first embodiment, but this is not particularly limited, and as shown in FIGS. The projection P may have a trapezoidal shape or an inverted trapezoidal shape, and the planar shape of the projection P does not have to be rectangular. As shown in FIG.
A concave portion such as a triangle or a semicircle is formed to suppress the excitation of light in the direction parallel to the substrate B1 in the light emitting region, further promote the excitation of light in the direction perpendicular to the substrate B1, and to substantially reduce the The upper light emitting area may be increased to obtain efficient and bright light emission in the vertical direction.

次に第6図に示した構造の半導体発光素子の製造方法の
一例を、Sl (半絶縁性) −GaAs基板上にn型
A lGaAs層をエピタキシャル成長させた場合につ
いて第7図(al〜+11を参照しながら説明する。
Next, an example of a method for manufacturing a semiconductor light emitting device having the structure shown in FIG. 6 is shown in FIG. 7 (al to +11 I will explain while referring to it.

まず、Sl −GaAs基板Bl (第7図(al参照
)の上面全体に液相エピタキシャル成長法(LPE)、
分子線エピタキシャル成長法(MBE)、有機金属熱分
解気相成長法(MOCVD)などによってn−AlGa
Asエピタキシャル成長[B2を設け(第7図(bl参
照)、このエピタキシャル成長1iB2の上面全体に、
自体既知のマスキング剤(たとえば窒化ケイ素、酸化ケ
イ素などが例示され、これらは電子ビーム蒸着、スパッ
タ、CVD法などによって適用される)で、マスク層1
を施す(第7図(C1参照)。
First, a liquid phase epitaxial growth method (LPE) was applied to the entire upper surface of the Sl-GaAs substrate Bl (see Fig. 7 (al)).
n-AlGa by molecular beam epitaxial growth (MBE), metal organic pyrolysis vapor deposition (MOCVD), etc.
As epitaxial growth [B2 is provided (see FIG. 7 (bl)), and the entire upper surface of this epitaxial growth 1iB2 is
The mask layer 1 is formed using a masking agent known per se (for example, silicon nitride, silicon oxide, etc., which are applied by electron beam evaporation, sputtering, CVD, etc.).
(see Figure 7 (C1)).

次にフォトリソグラフィを行うべく、マスク層1の上面
にレジス)Rを塗布して、所望の幅及び長さのパターン
(−条の突起Pの平面形状であってこの場合は細長い長
方形のパターン、第3図(al〜(C1に示したような
形状にする場合は、それと同一のパターン)をマスク層
1の上面のほぼ中央に露光・現像しく第7図(di参照
)、マスク層1をN11.F−IF系バッファエツチン
グなどによりエツチングする(第7図(el参照)。
Next, in order to perform photolithography, a resist (resist) R is applied to the upper surface of the mask layer 1, and a pattern (a planar shape of the -striped projections P, in this case an elongated rectangular pattern) with a desired width and length is formed. Figure 3 (al~ (if the shape shown in C1, the same pattern) is exposed and developed approximately in the center of the upper surface of the mask layer 1. Figure 7 (see di) shows that the mask layer 1 is N11. Etch using F-IF buffer etching or the like (see FIG. 7 (el)).

エツチング後、たとえばRIEまたはROBEにより上
記n−^lGaAsエピタキシャル成長JDB2を基板
B1までイオンエツチングし、基板B1上に所定の高さ
を有するn −AIGaAsからなる細長い一条の突起
Pを形成する(第7図(fl参照)。当該突起Pの頂上
面には、上記の工程の際に施与したマスク層1及びレジ
ストRが存在しているが、該マスク[1及びレジスI−
Rを残存させた状態(残存させておくことが好ましい)
で、p型の不純物(好適には亜鉛)の拡散を行って、突
起P内にその両側面に沿って基板B1に対して垂直方向
に延在する拡散領域(発光領域を含む)をそれぞれ形成
すると共に、基板bl内にその上面に沿って基板Blに
対して平行方向に延在する拡j1々領域を形成して、こ
の領域をp型AlGaAsとし、これにより突起P内の
拡Il&@r4域において不純物の拡散していない領域
と拡散フロントとの界面にpn接合PNを形成する(第
7図(a参照)。
After etching, the n-^lGaAs epitaxially grown JDB2 is ion-etched by RIE or ROBE, for example, to the substrate B1, and a long and thin protrusion P made of n-AIGaAs having a predetermined height is formed on the substrate B1 (Fig. 7). (See fl).On the top surface of the protrusion P, the mask layer 1 and the resist R applied in the above step are present, but the mask [1 and the resist I-
State in which R remains (it is preferable to leave it in place)
Then, a p-type impurity (preferably zinc) is diffused to form diffusion regions (including light-emitting regions) extending perpendicularly to the substrate B1 along both side surfaces of the protrusion P. At the same time, an enlarged region J1 extending in a direction parallel to the substrate Bl is formed in the substrate bl along its upper surface, and this region is made of p-type AlGaAs. A pn junction PN is formed at the interface between the region where impurities are not diffused and the diffusion front (see FIG. 7(a)).

拡散工程の後に、RIBまたはRIBEなどにより基板
B1の上面をイオンエツチングし、基板al内に延在す
る拡散領域を除去する(第7図(hl参照)。
After the diffusion step, the upper surface of the substrate B1 is ion-etched by RIB or RIBE to remove the diffusion region extending within the substrate al (see FIG. 7 (hl)).

次に、突起Pの両側面、突起P上のレジストRの上面及
び基板B1の上面に、p側の電極材として例えばCr 
−Auからなる電極Elを真空蒸着などの手段によって
設ける(第7図(11参照)。その後、全体を突起Pの
長さ方向に、突起Pから半分に切断しく第7図fJl参
照)、切断面の全面にn側の電極材としてたとえばAu
 −Geからなる電極E2を真空蒸着などの手段によっ
て設ける(第7図(k)参照)、最後に、突起P上の電
極E1、レジストR及びマスクN1をリフトオフ法によ
り除去することにより(第7図f11参照)、第6図(
al、(blに示したような半導体発光素子が製造され
る。
Next, on both sides of the protrusion P, the upper surface of the resist R on the protrusion P, and the upper surface of the substrate B1, for example, Cr is applied as a p-side electrode material.
- Provide an electrode El made of Au by means such as vacuum evaporation (see Fig. 7 (11). Then, cut the whole in half from the protrusion P in the length direction of the protrusion P, see Fig. 7 fJl), and then cut. For example, Au is used as the n-side electrode material on the entire surface.
An electrode E2 made of -Ge is provided by means such as vacuum evaporation (see FIG. 7(k)).Finally, the electrode E1, resist R and mask N1 on the protrusion P are removed by a lift-off method (see FIG. 7(k)). (See Figure f11), Figure 6 (
A semiconductor light emitting device as shown in al and (bl) is manufactured.

この第二の実施例の発光素子は、第6図及び上記製造工
程からも明らかなように、第一の実施例のものを突起P
から半分に切断したような形状を呈するものであり、従
って第一の実施例のものをその製造後に突起Pから半分
に切断しただけのものであってもよい。
As is clear from FIG. 6 and the manufacturing process described above, the light emitting device of this second embodiment is different from that of the first embodiment by the protrusion P.
Therefore, the first embodiment may be simply cut in half from the protrusion P after manufacturing.

第8図は第二の実施例の変更例を示し、基板al内に延
在する拡散領域を除去していない点が第6図に示したも
のと異なる。ところでこのような発光素子は、突起P内
に形成されたpn接合PNを含む発光領域によって基板
B1に対して垂直方向に発光するものであるため、突起
P内に基板B1に対して垂直方向の発光領域が延在して
いればよい、しかして基板B1は半絶縁性であるため、
この基板al内にはp型不純物を拡散しても拡散領域は
形成されるが、pn接合を含む発光領域は形成されず、
従って基板al内に拡散領域が延在する構造のものであ
っても構わない。
FIG. 8 shows a modification of the second embodiment, which differs from that shown in FIG. 6 in that the diffusion region extending within the substrate al is not removed. By the way, such a light emitting element emits light in the direction perpendicular to the substrate B1 by the light emitting region including the pn junction PN formed in the protrusion P. It is sufficient that the light emitting region extends, and since the substrate B1 is semi-insulating,
Even if p-type impurities are diffused in this substrate Al, a diffusion region is formed, but a light emitting region including a pn junction is not formed.
Therefore, a structure in which the diffusion region extends within the substrate al may be used.

第9図に示す変更例では、素子を半分に切断せず、しか
も電極E1と同様に電極E2を突起Pの側面及び基板B
1の上面に設けたものである。この発光素子は、電極E
2のワイヤボンディングのし難さを改善したことに特徴
がある。すなわち、第6図及び第8図の実施例では、電
極E2が素子の側面に位置するため、ワイヤボンディン
グがし難<<、素子の平面に設けてあればワイヤボンデ
ィングがし易くなる。
In the modified example shown in FIG. 9, the element is not cut in half, and the electrode E2 is connected to the side surface of the protrusion P and the substrate B in the same way as the electrode E1.
It is provided on the top surface of 1. This light emitting element has an electrode E
The feature is that the difficulty of wire bonding in No. 2 has been improved. That is, in the embodiments of FIGS. 6 and 8, since the electrode E2 is located on the side surface of the element, wire bonding is difficult<<, whereas wire bonding is easier if it is provided on the plane of the element.

さらに別の変更例を第10図に示す。(alに示す発光
素子は、拡散領域が素子の切断面に沿って形成され、こ
の切断面に電極E1が設けられており、山)の発光素子
は、突起Pを形成する際に基板B1までイオンエツチン
グしないものであり、共に放熱を考慮した構造を有する
。たとえば第10図TCIに示す如く、発光素子を5I
SCuSBeO2SiC,ダイヤモンド、セラミックな
どからなるサブマウント・ヒートシンク3上にグイボン
ディングによって接着し、電IE2を金などのワイヤ4
を用いワイヤボンディングによって接続し、電極E1の
全面にA1、Auなどからなるリード端子5を取付けて
使用することにより、発光領域で発生した熱がリード端
子5及びヒートシンク3を伝わって効率良く放熱される
ことになる。
Yet another modification example is shown in FIG. In the light emitting element shown in (al), the diffusion region is formed along the cut surface of the element, and the electrode E1 is provided on this cut surface. They do not undergo ion etching, and both have structures that take heat radiation into consideration. For example, as shown in Figure 10 TCI, the light emitting element is 5I
The electric IE2 is bonded onto a submount heat sink 3 made of SCuSBeO2SiC, diamond, ceramic, etc. using wire bonding, and the electric IE2 is connected to a wire 4 made of gold or the like.
By using wire bonding to connect the electrode E1 and attaching the lead terminal 5 made of A1, Au, etc. to the entire surface of the electrode E1, the heat generated in the light emitting region is transmitted through the lead terminal 5 and the heat sink 3 and is efficiently dissipated. That will happen.

次に、上述の実施例では、全て突起P内のpn接合を含
む発光領域が、ホモ接合により構成されたものであるが
、これはシングルへテロ接合またはダブルへテロ接合で
も構わず、ダブルへテロ接合によりpn接合を含む発光
領域を構成した例を第11図及び第12図に示す。まず
、第11図に示した発光素子は、基板B1が5r−Ga
Asからなり、突起Pがn−GaAsと突起Pの一側面
に沿って突起Pを縦断する方向に形成したダブルへテロ
構造とからなり、p側電極E1が突起Pの頂上面におい
てその頂上面の端部に沿って形成され、n側電極E2が
突起Pのダブルへテロ接合を形成した側面及び基板B1
の上面に形成されているものである。ダブルへテロ構造
のAt、A2.A3において、A1はn  AlxGa
+−1lAssA2はp  AlyGal−yAs、、
A3はp  A1tGa+−zAsからなり、八1とA
2との境界面でpn接合が形成されている。
Next, in the above-mentioned embodiments, all the light emitting regions including the pn junctions in the protrusions P are constituted by homojunctions, but this may be a single heterojunction or a double heterojunction, or a double heterojunction. FIGS. 11 and 12 show an example in which a light emitting region including a pn junction is constructed using a telojunction. First, in the light emitting device shown in FIG. 11, the substrate B1 is made of 5r-Ga.
The protrusion P is made of n-GaAs and a double heterostructure formed along one side of the protrusion P in the longitudinal direction of the protrusion P, and the p-side electrode E1 is formed on the top surface of the protrusion P. and the side surface where the n-side electrode E2 forms a double heterojunction of the protrusion P and the substrate B1.
It is formed on the top surface of. Double heterostructure At, A2. In A3, A1 is n AlxGa
+-1lAssA2 is pAlyGal-yAs,,
A3 consists of pA1tGa+-zAs, 81 and A
A pn junction is formed at the interface with 2.

ダブルへテロ構造によって発光領域を構成することによ
り、活性領域で電流及び光に対する閉じ込め効果が大き
くなり、その結果、ホモ接合やシングルへテロ接合のも
のに比較して発光輝度を高めることができる。
By configuring the light emitting region with a double heterostructure, the confinement effect for current and light in the active region is increased, and as a result, the luminance can be increased compared to a homojunction or a single heterojunction.

第12図に示した発光素子は、第11図に示したものと
構造的にはほぼ同一であるが、基板B1にGaAs %
^lGaAsブラッグ反射鏡7を設けてレーザダイオー
ドとして使用できるように構成しである。この実施例で
もダブルへテロ構造を存することにより、同様に活性領
域で電流及び光に対する閉じ込め効果が大きくなり、ホ
モ接合やシングルへテロ接合のものに比べて低闇値化、
高出力化が可能となる。
The light emitting device shown in FIG. 12 is structurally almost the same as that shown in FIG.
A GaAs Bragg reflector 7 is provided so that it can be used as a laser diode. In this example, the presence of a double heterostructure also increases the confinement effect for current and light in the active region, resulting in a lower darkness value than that of a homojunction or a single heterojunction.
High output is possible.

以下に、第11図に示した構造の半導体発光素子の製造
方法の一例を、5l−GaAs基板上にn型GaAs層
をエピタキシャル成長させた場合について第13図fa
t〜(ロ))を参照しながら説明する。
An example of a method for manufacturing a semiconductor light emitting device having the structure shown in FIG. 11 will be described below with reference to FIG.
This will be explained with reference to t~(b)).

まず、Sl −GaAsi仮Bl (第13図(al参
照)の上面全体にLPE、MBE、MOCVDなどによ
ってn−GaAsエピタキシャル成長1’iB2を設け
(第13図中)参照)、このエピタキシャル成長788
2の上面全体に自体既知のマスキング剤(たとえば窒化
ケイ素、酸化ケイ素などが例示され、これらは電子ビー
ム蒸着、スパッタ、CVD法などによって適用される)
でマスク層1を施す(第13図FC+参照)。
First, an Sl-GaAsi temporary Bl (see FIG. 13 (al) where n-GaAs epitaxial growth 1'iB2 is provided on the entire upper surface by LPE, MBE, MOCVD, etc. (see FIG. 13 middle)), and this epitaxial growth 788
A masking agent known per se (for example, silicon nitride, silicon oxide, etc. is exemplified, and these are applied by electron beam evaporation, sputtering, CVD method, etc.) over the entire upper surface of 2.
Mask layer 1 is applied (see FIG. 13 FC+).

次にフォトリソグラフィを行うべく、マスク層1の上面
にレジス)Rを塗布して所望のパターンを形成しく第1
3図fd+参照)、マスク層1をドライ法やウェット法
などによりエツチングしてパターン化する(第13図(
el参照)。
Next, in order to perform photolithography, a resist (R) is applied to the upper surface of the mask layer 1 to form a desired pattern.
(See Fig. 3 fd+), and pattern the mask layer 1 by etching it using a dry method or a wet method (see Fig. 13 (
(see el).

エツチング後、たとえばRIEまたはRIBEにより」
二記n−GaAsエピタキシャル成長層B2の一側面を
基板B1に若干至るまでイオンエツチングし、基板Bl
上に所定の高さを有するn −GaAsからなる細長い
一条の突起Pを形成する(第13図tfl参照)。
After etching, for example by RIE or RIBE.”
2. One side of the n-GaAs epitaxial growth layer B2 is ion-etched until it slightly reaches the substrate B1.
A long and thin projection P made of n-GaAs and having a predetermined height is formed on the top (see FIG. 13, tfl).

そして、ダブルへテロ構造にすべく、前工程でエツチン
グした突CPの一側面にn  AlxGa1−Jq層A
1.、p−AI、Ga+−yAs層A2、p  AlG
aAsをMOCVDなどによって順次エピタキシャル成
長させ、iAlとA2との境界面にpn接合を形成する
(第13図(g)参照)、ここにおいて、上記各AlG
aAs1iのAIの組成比X、 y、2は、たとえばX
=0〜0.4、y−o〜0.1.2=0〜0.4で、x
>y<zを満足すればよく、またJiA2はp型または
n型、或いはアンドープのものでもよい、ダブルへテロ
接合を形成後、突起Pの頂上面に残存しているマスク層
1及びレジストRをリフトオフ法により除去し、再びフ
ォトリソグラフィを行うべく、基板B1の上面にレジス
トR゛を塗布して所望のパターンを形成しく第13図(
h)参照)、RIEまたはRIBEにより突起Pの頂上
面を幾分イオンエツチングする(第13図(11参照)
、さらにフォトリソグラフィを用いて突起Pの頂上面の
ダブルへテロ接合形成側にレジストR′を塗布して所望
のパターンを形成する(第13図(」)参照)。
Then, in order to form a double heterostructure, an nAlxGa1-Jq layer A is formed on one side of the protruding CP etched in the previous step.
1. , p-AI, Ga+-yAs layer A2, pAlG
AAs is sequentially grown epitaxially by MOCVD or the like to form a pn junction at the interface between iAl and A2 (see FIG. 13(g)).
The AI composition ratio X, y, 2 of aAs1i is, for example, X
=0~0.4, yo~0.1.2=0~0.4, x
>y<z, and JiA2 may be p-type, n-type, or undoped. After forming the double heterojunction, the mask layer 1 and resist R remaining on the top surface of the protrusion P In order to remove it by a lift-off method and perform photolithography again, a resist R' is applied to the upper surface of the substrate B1 to form a desired pattern.
h)), the top surface of the protrusion P is somewhat ion-etched by RIE or RIBE (see Fig. 13 (see 11)).
Then, using photolithography, a resist R' is applied to the top surface of the protrusion P on the side where the double heterojunction is to be formed to form a desired pattern (see FIG. 13).

次に、突起Pの頂上面の残余部分にp側の電極材として
たとえばCr −Auからなる電tlilE1を角度を
もたせた真空蒸着(Angled蒸着)などの手段によ
って設ける(第13図(kl参照)、その後、突起Pの
頂上面及び基板B1の上面に残存するレジストR゛、R
”をリフトオフ法により除去しく第13図(11参照)
、i/&に突起Pのダブルへテロ接合形成側の側面及び
基板B1の上面にn側の電極材として例えばAu −G
eからなる電極E2を電極Elと同様にAngled蒸
着などの手段によって設ける(第13図((ロ)参照)
ことにより、第11図に示したような半導体発光素子が
製造される。
Next, on the remaining part of the top surface of the protrusion P, an electric potential made of Cr-Au is provided as a p-side electrode material by means such as angled vacuum deposition (see Fig. 13 (kl)). , after that, the resists R', R remaining on the top surface of the protrusion P and the top surface of the substrate B1
Figure 13 (see 11)
, for example, Au-G as an n-side electrode material on the side surface of the protrusion P on the double heterojunction formation side and on the upper surface of the substrate B1 at i/&.
Electrode E2 consisting of e is provided by means such as angled vapor deposition similarly to electrode El (see Fig. 13 ((b)).
As a result, a semiconductor light emitting device as shown in FIG. 11 is manufactured.

第12図に示した発光素子の製造に関しては、基本的に
は第11図に示したものとほとんど同一であり、第13
図の調造工程(3)で基板Bl上にGaAs、 AlG
aAsからなるブラッグ反射鏡7を設け、これを工程偽
)に供すればよい。
The manufacturing process of the light emitting device shown in FIG. 12 is basically the same as that shown in FIG.
In the preparation step (3) shown in the figure, GaAs, AlG
A Bragg reflector 7 made of aAs may be provided and this may be subjected to a process (not shown).

本発明において、電極E1、E2は、実施例に示す大き
さに特定されるものではなく、基板B1に対して垂直方
向に発光しうる限り、任意の大きさで設けることができ
る。また、pn接合の形成方法については、特に制限を
嬰せず、例えば不純物の拡散法、p(またはn)型半導
体層とn(またはp)型半導体層のエピタキシャル気相
成長法(この場合は、異f1接合することも可能である
)、或いはその他の方法であってもよい。
In the present invention, the electrodes E1 and E2 are not limited to the sizes shown in the embodiments, but can be provided in any size as long as they can emit light in a direction perpendicular to the substrate B1. In addition, there are no particular restrictions on the method of forming the pn junction, such as impurity diffusion method, epitaxial vapor phase growth method of p (or n) type semiconductor layer and n (or p) type semiconductor layer (in this case, , it is also possible to perform different f1 junctions), or other methods may be used.

〔発明の効果〕〔Effect of the invention〕

上記より明らかなように、本発明の半導体装置素子は、
平板部の片面上に該面上を横切って延在する少なくとも
一条の突起を設け、突起内にその全長にわたって延在す
るpn接合を含む発光領域を形成したことにより、優れ
た集束性かつ均一な線状の発光が得られ、テープなどの
検査用、OA機器などの表示用または光フアイバ通信用
として最適なものであると共に、光ファイバとの結合が
容易であり、その製造工程も簡単で大量生産することが
でき、しかも製造工程において任意の線状発光パターン
を得ることができるなど、実用上非常に有用なものであ
る。
As is clear from the above, the semiconductor device element of the present invention includes:
By providing at least one protrusion extending across the surface on one side of the flat plate part and forming a light emitting region including a pn junction extending over the entire length within the protrusion, excellent focusing and uniform light emission can be achieved. It emits linear light, making it ideal for inspecting tapes, displaying OA equipment, and optical fiber communication. It is also easy to connect with optical fibers, and its manufacturing process is simple and can be produced in large quantities. It is extremely useful in practice, as it can be produced and any linear light emitting pattern can be obtained in the manufacturing process.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図fa)、山)は本発明の半導体発光素子の第一の
実施例を示し、(alはその斜視図、(′b)は断面図
、第2図fal〜(C1は第1図に示した発光素子の突
起の断面形状の変更例を示す断面図、第3図(al〜(
clは第1図に示した発光素子の突起の平面形状の変更
例を示す平面図、第4図は第1図に示した発光素子を二
次元アレイ化したものの斜視図、第5図!8)〜(11
は第1図に示した発光素子の製作工程の一例を示す流れ
図、第6図は本発明の発光素子の第二の実施例を示し、
(alはその斜視図、fb)は断面図、第7図fat〜
(11は第6図に示した発光素子の製作工程の一例を示
す流れ図、第8図は第二の実施例の変更例の断面図、第
9図は別の変更例の断面図、第10図(al〜telは
さらに別の変更例を示し、+alはその断面図、(bl
は(alに示したものの変更例の断面図、(C)は(a
lに示したものの使用例の概略断面図、第11図は本発
明の発光素子の別の実施例の断面図、第12図は本発明
の発光素子のさらに別の実施例の断面図、第13図(a
l〜((ロ)は第11図に示した発光素子の製作工程の
一例を示す流れ図、第14図(al、(′b)は従来の
LEDの検査用としての一船的な使用例を示す概略図で
ある。 B、Bl     :平板部(基板) B2.AI、A2.A3   :エピタキシャル成長層
P      :突起 El、 B2     :電極 PN       : p n接合 1      :絶縁膜(マスク層) 1゛      :マスク層 RSR”、R”ニレジスト 特許出願人 新技術開発事業団(ほか6名)(a) (a) 第2図 (―)(こ) (b〕(ご) 第8図 <a>        (b’) 第9図 (C)
Fig. 1 fa), crest) shows the first embodiment of the semiconductor light emitting device of the present invention, (al is a perspective view thereof, ('b) is a sectional view, and Fig. 2 fal to (C1 is a A cross-sectional view showing an example of changing the cross-sectional shape of the protrusion of the light emitting element shown in FIG.
cl is a plan view showing an example of a change in the planar shape of the protrusion of the light emitting element shown in Fig. 1, Fig. 4 is a perspective view of a two-dimensional array of the light emitting elements shown in Fig. 1, and Fig. 5! 8)~(11
is a flow chart showing an example of the manufacturing process of the light emitting device shown in FIG. 1, FIG. 6 shows a second embodiment of the light emitting device of the present invention,
(al is a perspective view, fb) is a sectional view, Fig. 7 fat~
(11 is a flowchart showing an example of the manufacturing process of the light emitting device shown in FIG. 6, FIG. 8 is a cross-sectional view of a modification of the second embodiment, FIG. 9 is a cross-sectional view of another modification, and FIG. Figures (al to tel indicate yet another modification example, +al is a sectional view thereof, (bl
is a sectional view of a modified example of the one shown in (al), and (C) is a cross-sectional view of a modified example of the one shown in (a
11 is a sectional view of another embodiment of the light emitting device of the present invention, and FIG. 12 is a sectional view of still another embodiment of the light emitting device of the present invention. Figure 13 (a
l~((b) is a flowchart showing an example of the manufacturing process of the light emitting device shown in Fig. 11, and Figs. 14(al and ′b) are examples of the use of a single ship for testing conventional LEDs. B, Bl: flat plate part (substrate) B2.AI, A2.A3: epitaxial growth layer P: protrusion El, B2: electrode PN: p-n junction 1: insulating film (mask layer) 1゛: mask Layer RSR", R" Niresist patent applicant New Technology Development Corporation (and 6 others) (a) (a) Figure 2 (-) (ko) (b) (go) Figure 8 <a>(b' ) Figure 9 (C)

Claims (1)

【特許請求の範囲】[Claims] 平板部と、該平板部の片面上に該面上を横切って延在す
る少なくとも一条の突起と、平板部及び突起の任意の個
所に設けた電極とからなり、突起内に平板部に対して垂
直方向に延在するpn接合を含む発光領域を有すること
を特徴とする半導体発光素子。
Consisting of a flat plate part, at least one protrusion extending across the surface on one side of the flat plate part, and an electrode provided at any location on the flat plate part and the protrusion, A semiconductor light emitting device characterized by having a light emitting region including a pn junction extending in a vertical direction.
JP61227545A 1986-09-25 1986-09-25 Semiconductor light emitting device Pending JPS6381870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61227545A JPS6381870A (en) 1986-09-25 1986-09-25 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61227545A JPS6381870A (en) 1986-09-25 1986-09-25 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JPS6381870A true JPS6381870A (en) 1988-04-12

Family

ID=16862577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61227545A Pending JPS6381870A (en) 1986-09-25 1986-09-25 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JPS6381870A (en)

Similar Documents

Publication Publication Date Title
US5414281A (en) Semiconductor light emitting element with reflecting layers
US5739552A (en) Semiconductor light emitting diode producing visible light
JP3863569B2 (en) Method for manufacturing a semiconductor substrate having a row of MOVPE layers
US5008891A (en) Semiconductor light-emitting devices
JPH08222763A (en) Semiconductor light emitting element
JP2834922B2 (en) Light emitting diode
KR101165258B1 (en) Luminous element and method of manufacturing the same
JP2824371B2 (en) Light emitting diode
JP3511213B2 (en) Optical semiconductor device
JPH07176788A (en) Light emitting diode
JPS62189770A (en) Junction-type semiconductor light emitting device
US5898190A (en) P-type electrode structure and a semiconductor light emitting element using the same structure
JPH065921A (en) Light emitting diode
JPS6381870A (en) Semiconductor light emitting device
KR20050068807A (en) Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same
JP3240099B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPS63107075A (en) Semiconductor light emitting element
JP3139890B2 (en) Semiconductor light emitting device
JPS63119282A (en) Semiconductor light emitting device structure
JP2002151733A (en) Light emitting diode and method of manufacturing the same
JP3606545B2 (en) Semiconductor light emitting device
JP2720609B2 (en) Light emitting diode
KR940003437B1 (en) Surface emitting led
JPS63107076A (en) Semiconductor light emitting element
JPS63164480A (en) Semiconductor light-emitting element