JPS6375592A - Power source controller by timer of audio device - Google Patents
Power source controller by timer of audio deviceInfo
- Publication number
- JPS6375592A JPS6375592A JP21933186A JP21933186A JPS6375592A JP S6375592 A JPS6375592 A JP S6375592A JP 21933186 A JP21933186 A JP 21933186A JP 21933186 A JP21933186 A JP 21933186A JP S6375592 A JPS6375592 A JP S6375592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time
- level
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 230000005236 sound signal Effects 0.000 claims description 17
- 238000005562 fading Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、オーディオ装置のタイマによる電源制御装置
に係り、特にスリーブ機能に好適なオーディオ装置のタ
イマによる電源制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a timer-based power supply control device for an audio device, and particularly to a timer-based power supply control device for an audio device suitable for a sleeve function.
従来のオーディオ装置のタイマによる電源制御装置は、
たとえば、特公昭54−44590号公報、特公昭54
−42579号公報に開示されているように、タイマの
設定時刻となった時に制御すべき装置の電源を単にオン
またはオフにしてオーディオ復調信号(以下、単にオー
ディオ信号という)の放音または停止を制御するのみで
あった。The power control device using a timer for conventional audio equipment is
For example, Japanese Patent Publication No. 54-44590, Japanese Patent Publication No. 54-44590,
As disclosed in Japanese Patent No. 42579, when the set time of the timer is reached, the power of the device to be controlled is simply turned on or off to emit or stop the audio demodulated signal (hereinafter simply referred to as the audio signal). It was only to control.
すなわち、従来では、タイマによりオーディオ装置の電
源をオフにする場合、オーディオ信号レベルの大きさと
いう点に関して特に配慮がされていなかった。That is, conventionally, when turning off the power of an audio device using a timer, no particular consideration was given to the magnitude of the audio signal level.
〔発明が解決しようとする問題点〕
したがって、上記従来技術では、オーディオ装置の電源
をオフにする時のオーディオ信号レベルが大きい場合に
は、たとえば眠りにつこうとする使用者に不快感を与え
るという問題があった。[Problems to be Solved by the Invention] Therefore, in the above-mentioned prior art, if the audio signal level is high when the audio device is turned off, it may cause discomfort to the user who is trying to fall asleep, for example. There was a problem.
本発明の目的は、タイマによって、オーディオ装置の電
源をオフにする際に、オーディオ信号レベルの大きい状
態で急激にオフにすることなく、したがって使用者に不
快感を与えることのないオーディオ装置のタイマによる
電源制御装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a timer for an audio device that does not abruptly turn off the power of the audio device when the audio signal level is high, and therefore does not cause discomfort to the user. An object of the present invention is to provide a power supply control device according to the present invention.
上記目的は、タイマ設定時刻以降のオーディオ信号レベ
ルを検出し、無音区間が検出された場合には、この区間
に電源をオフにする一方、無音区間が検出されなかった
場合には、オーディオ信号レベルを徐々に低下させた後
に電源をオフにすることによって達成される。The above purpose is to detect the audio signal level after the timer setting time, and if a silent interval is detected, turn off the power during this interval, and if no silent interval is detected, the audio signal level This is achieved by gradually reducing the power and then turning off the power.
タイマは設定時刻になると時刻検出信号を出力する。ま
た、オーディオ信号レベルはレベル検出回路で一定の基
準レベルと比較され、該基準レベ・ 3 ・
ル以下の時にレベル検出回路はレベル検出信号を出力す
る。本発明は、時刻検出信号が得られた後、一定時間内
にレベル検出信号が得られた場合にはレベル検出信号に
基づいてオーディオ装置の電源をオフにする。また、一
定時間内にレベル検出信号が得られなかった場合には、
オーディオ信号レベルを徐々に低下させた後に電源をオ
フにする。The timer outputs a time detection signal when the set time comes. Further, the audio signal level is compared with a certain reference level by a level detection circuit, and when the audio signal level is below the reference level, the level detection circuit outputs a level detection signal. The present invention turns off the power of the audio device based on the level detection signal if the level detection signal is obtained within a certain period of time after the time detection signal is obtained. Also, if a level detection signal is not obtained within a certain period of time,
Turn off the power after gradually reducing the audio signal level.
この結果、本発明によれば、オーディオ信号レベルの大
きい状態で急激に電源がオフになることがなく、シたが
って、使用者に不快感を与えることがない。As a result, according to the present invention, the power is not suddenly turned off when the audio signal level is high, and therefore the user does not feel uncomfortable.
以下、本発明を図面を用いて説明する。第1図は、本発
明の一実施例を示すブロック図である。Hereinafter, the present invention will be explained using the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention.
第1図において、1は、信号入力端子2に接続されたチ
ューナ回路、3は、モータ3aとそれに連動して動くボ
リューム3bとにより構成されるフェーダ−回路、4は
増幅回路、5は増幅回路4により駆動されるスピーカ、
6は、チューナ回路1の電源をオンまたはオフにする電
源スイッチ、・ 4 ・
7は、信号入力端子2に入力された信号2aの電圧レベ
ルを検出するレベル検出回路、10は、タイマスイッチ
12で時刻を設定されるタイマ回路、8は、増幅回路4
の電源をオンまたはオフにする電源スイッチ、9は、電
源スイッチ6および8のオン・オフを制御すると共に、
フェーダ−回路5を制御する制御回路、11は電源入力
ラインである。In FIG. 1, 1 is a tuner circuit connected to a signal input terminal 2, 3 is a fader circuit composed of a motor 3a and a volume 3b that moves in conjunction with the motor 3a, 4 is an amplifier circuit, and 5 is an amplifier circuit. a speaker driven by 4;
6 is a power switch that turns on or off the power of the tuner circuit 1; 4; 7 is a level detection circuit that detects the voltage level of the signal 2a input to the signal input terminal 2; 10 is a timer switch 12; A timer circuit 8 is an amplifier circuit 4 in which the time is set.
A power switch 9 turns on or off the power switches 6 and 8, and controls the on/off of the power switches 6 and 8.
A control circuit controls the fader circuit 5, and 11 is a power input line.
ここで、第1図のレベル検出回路7、タイマ回路10お
よび制御回路9の動作について説明する。Here, the operations of the level detection circuit 7, timer circuit 10, and control circuit 9 shown in FIG. 1 will be explained.
レベル検出回路7は、信号入力端子2に入力した信号2
aの信号レベルがあらかじめ決められたレベルより低下
した時に、レベル検出信号7aを出力する。The level detection circuit 7 detects the signal 2 input to the signal input terminal 2.
When the signal level of a falls below a predetermined level, a level detection signal 7a is output.
タイマ回路10は、タイマスイッチ12で設定された時
刻を検出した時に、時刻検出信号10aを出力する。The timer circuit 10 outputs a time detection signal 10a when the time set by the timer switch 12 is detected.
出力された時刻t1からあらかじめ決められた第1の時
間T1内の時刻t2にレベル検出信号7aが出力された
場合、該時刻t2に電源制御信号9aを出力して、電源
スイッチ6と8とをオフにし、チュー六回路1と、増幅
回路4の電源をオフにする。また制御回路9は、時刻検
出信号10aが出力された時刻t1からあらかじめ決め
られた第1の時間T1が経過した時刻t3までにレベル
検出信号7aが出力されなかった場合には、フェード制
御信号9bを出力し、フェーダ−回路6のモータ3aを
駆動して、増幅回路4に供給する信号6Cの信号レベル
を徐々に低下させる。そして、時刻も5から、あらかじ
め決められた第2の時間T2経過時に電源制御信号9a
を出力して電源スイッチ6と8とをオフにしてチューナ
回路1と増幅回路4の電源をオフにする。When the level detection signal 7a is output at time t2 within a predetermined first time T1 from the output time t1, the power supply control signal 9a is output at the time t2, and the power switches 6 and 8 are turned on. Turn off the power to the Chu6 circuit 1 and the amplifier circuit 4. Furthermore, if the level detection signal 7a is not output by time t3 when a predetermined first time T1 has elapsed from time t1 when the time detection signal 10a is output, the control circuit 9 outputs a fade control signal 9b. is output, the motor 3a of the fader circuit 6 is driven, and the signal level of the signal 6C supplied to the amplifier circuit 4 is gradually lowered. Then, from time 5, the power supply control signal 9a is activated when a predetermined second time T2 has elapsed.
is output, power switches 6 and 8 are turned off, and the tuner circuit 1 and amplifier circuit 4 are turned off.
以下、本実施例の動作を第2図および第3図を用いて、
さらに詳細に説明する。これらの図において、第1図と
同一符号は、第1図の当該符号個所における信号波形を
示している。ただし、6.8は第1図の電源スイッチ6
および8の状態な表わしている。The operation of this embodiment will be explained below using FIGS. 2 and 3.
This will be explained in more detail. In these figures, the same reference numerals as in FIG. 1 indicate signal waveforms at the corresponding reference numerals in FIG. However, 6.8 is the power switch 6 in Figure 1.
and 8 states.
まず、前記第1の時間T1内にレベル検出信号7aが検
出された場合について、第2図を用いて説明する。First, the case where the level detection signal 7a is detected within the first time T1 will be explained using FIG. 2.
タイマスイッチ12で設定した時刻t1にタイマ回路1
0から時刻検出信号10aが出力されると、制御回路9
は、該時刻t1からあらかじめ決められた第1の時間T
1内にレベル検出信号7aが供給される場合には、電源
制御信号9aを出力する。Timer circuit 1 at time t1 set by timer switch 12.
When the time detection signal 10a is output from 0, the control circuit 9
is a predetermined first time T from the time t1
When the level detection signal 7a is supplied within 1, the power supply control signal 9a is output.
第2図では、第1の時間T1内の時刻t2に、信号入力
端子2を介してチュー六回路1から入力される信号2a
のレベルが低下するため、レベル検出回路7は、該時刻
t2においてレベル検出信号7aを出力する。この結果
、制御回路9は時刻t2において電源制御信号9aを出
力する。したがって、電源スイッチ6と8はオン(ON
)からオフ(OFF)となり、チュー六回路1および増
幅回路4の電源はオフとなる。この為に、増幅回路4の
出力信号4aは、時刻t2以降出力されなくなる。In FIG. 2, a signal 2a is input from the Chu6 circuit 1 via the signal input terminal 2 at time t2 within the first time T1.
Since the level of t2 decreases, the level detection circuit 7 outputs the level detection signal 7a at the time t2. As a result, the control circuit 9 outputs the power supply control signal 9a at time t2. Therefore, power switches 6 and 8 are turned on (ON).
) to OFF, and the power to the Chu6 circuit 1 and the amplifier circuit 4 is turned off. For this reason, the output signal 4a of the amplifier circuit 4 is no longer output after time t2.
すなわち、この第2図の場合には、入力信号2aの無音
区間において電源がオフとされることになる。That is, in the case of FIG. 2, the power is turned off during the silent section of the input signal 2a.
つぎに、前記第1の時間T1内にレベル検出回路7aが
検出されなかった場合について、第3図を用い説明する
。Next, a case where the level detection circuit 7a is not detected within the first time T1 will be explained using FIG. 3.
前記第2図に関して説明したように、時刻t1にタイマ
回路10から時刻検出信号10aが出力されるが、第3
図では、時刻t1からあらがじめ決められた第1の時間
T1経過の時刻t3までに、入力信号2aのレベルが低
下しないためにレベル検出回路7からレベル検出信号7
aが出力されない。そこで、制御回路9は、時刻t3
からあらかじめ決められた第2の時間T2が経過する時
刻t4まで、フェード制御信号?bを出力する。この結
果、フエーグー回路3のモータ3aが駆動され、これに
応じてボリューム6bが徐々に絞られるために、増幅回
路4の出力信号4aのレベルは徐々に低下する。As explained with reference to FIG. 2, the time detection signal 10a is output from the timer circuit 10 at time t1, but the third
In the figure, by time t3 when a predetermined first time T1 has elapsed from time t1, the level detection signal 7 is output from the level detection circuit 7 in order to prevent the level of the input signal 2a from decreasing.
a is not output. Therefore, the control circuit 9 controls the time t3.
to time t4 at which a predetermined second time T2 elapses, the fade control signal ? Output b. As a result, the motor 3a of the Faygoux circuit 3 is driven, and the volume 6b is gradually turned down accordingly, so that the level of the output signal 4a of the amplifier circuit 4 gradually decreases.
制御回路9は、時刻t4において、前記フェード制御信
号9bの出力を停止すると共に、電源制御信号9aを出
力する。この結果、前記第2図の場合と同様に、チュー
す回路1および増幅回路4の電源はオフとなり、増幅回
路4の出力信号4aは、時刻t4以降完全に出力されな
くなる。At time t4, the control circuit 9 stops outputting the fade control signal 9b and outputs the power supply control signal 9a. As a result, as in the case of FIG. 2, the power to the tune circuit 1 and the amplifier circuit 4 is turned off, and the output signal 4a of the amplifier circuit 4 is completely no longer output after time t4.
すなわち、この第3図の場合には、オーディオ信号レベ
ルを徐々に低下した後に、電源をオフにすることになる
。That is, in the case of FIG. 3, the power is turned off after the audio signal level is gradually lowered.
第4図は、前記第1図のレベル検出回路7の一具体例を
示す回路図である。FIG. 4 is a circuit diagram showing a specific example of the level detection circuit 7 shown in FIG. 1.
同図において、ダイオード7bは入力信号2aを半波整
流する。コンデンサ7dは前記半波整流された信号を平
滑する。比較回路7fは前記平滑された信号の電位v1
と、電池7gの電位VBとを比較し、電位v1が電池7
gの電位VBより低下した時に、レベル検出信号7aを
出力する。なお、抵抗7eは、コンデン−9−7dに充
電された電荷の放電の時定数を決めるための抵抗である
。In the figure, diode 7b performs half-wave rectification on input signal 2a. The capacitor 7d smoothes the half-wave rectified signal. The comparison circuit 7f compares the potential v1 of the smoothed signal.
and the potential VB of the battery 7g, and the potential v1 is the battery 7g.
When the potential of g is lower than VB, a level detection signal 7a is output. Note that the resistor 7e is a resistor for determining the time constant of discharging the electric charge charged in the capacitor 9-7d.
以下、第4図のレベル検出回路7の動作を、第5図を用
いて説明する。第5図において、第4図と同一符号は、
第4図の当該符号個所における信号波形を示している。The operation of the level detection circuit 7 shown in FIG. 4 will be explained below using FIG. 5. In Figure 5, the same symbols as in Figure 4 are
4 shows a signal waveform at the corresponding symbol point in FIG. 4.
入力信号2aはダイオード7bを通過することによって
、第5図70に破線で示すように半波整流され、さらに
コンデンサ7dによって平滑されるために、同図70に
実線で示す信号となり、比較回路7fの(−)入力端子
に供給される。なお、この(−)入力端子に供給される
信号の立ち上がり時定数は、ダイオード7bのオン抵抗
値と、コンデンサ7dの容量値とで決定され、また立ち
下がり時定数は、抵抗7eの抵抗値と、コンデンサ7d
の容量値とで決定される。The input signal 2a is half-wave rectified by passing through the diode 7b as shown by the broken line in FIG. is supplied to the (-) input terminal of The rising time constant of the signal supplied to this (-) input terminal is determined by the on-resistance value of the diode 7b and the capacitance value of the capacitor 7d, and the falling time constant is determined by the resistance value of the resistor 7e. , capacitor 7d
It is determined by the capacitance value of
比較回路7fは、(−)入力端子に供給される信号7c
の電位と、(+)入力端子に供給されている電池7gの
電位VBとを比較し、信号7cの電位が、電位vB以下
の時にレベル検出信号7aを出力する。The comparison circuit 7f receives a signal 7c supplied to the (-) input terminal.
It compares the potential of the signal 7c with the potential VB of the battery 7g supplied to the (+) input terminal, and outputs the level detection signal 7a when the potential of the signal 7c is less than the potential vB.
なお、以上の説明では、入力信号2aを得るのにチュー
ナ回路1を設けるようにしたが、本発明ではチューナ回
路1に代えて、例えばCDプレーヤまたはテレビチー−
す等の他のオーディオ機器を設けるようにしてもよい。In the above explanation, the tuner circuit 1 is provided to obtain the input signal 2a, but in the present invention, instead of the tuner circuit 1, for example, a CD player or a TV player is used.
It is also possible to provide other audio equipment such as
また、前記した第1の時間T1と第2の時間T2は固定
的とする必要はなく、使用者が自由に設定できるように
してもよい。Further, the first time T1 and the second time T2 described above do not need to be fixed, and may be set freely by the user.
本発明によれば、タイマのスリーブ機能で、オーディオ
装置の電源を切る際に、無音区間で電源を切るか、ある
いはスピーカから放音される音量をフェードアウトした
後に電源を切ることができるので、たとえば音楽のフラ
イマックス等で電源が切れたりすることがない。このた
めに、本発明によれば、使用者に不快感を与えることが
ないという効果がある。According to the present invention, the sleeve function of the timer makes it possible to turn off the power to an audio device either during a silent section or after fading out the volume of the sound emitted from the speakers, for example. The power won't turn off when playing music such as Flymax. Therefore, according to the present invention, there is an effect that the user does not feel uncomfortable.
第1図は本発明の一実施例のブロック図、第2図および
第3図は第1図の動作を説明するための波形図、第4図
は第1図のレベル検出回路の一具体例を示す回路図、第
5図は第4図の動作を説明するための波形図である。
符号の説明
2・・・・・・信号入力端子、3・・・・・・フェーダ
−回路、4・・・・・・増幅回路、7・・・・・・レベ
ル検出回路、10・・・・・・タイマ回路、6,8・・
・・・・電源スイッチ、9・・・・・・制御回路。
第 21.¥]
Ma 1¥]
1才
T νべ゛ルオ矢出口路
7久りべ゛ル#出信号
系 5図FIG. 1 is a block diagram of an embodiment of the present invention, FIGS. 2 and 3 are waveform diagrams for explaining the operation of FIG. 1, and FIG. 4 is a specific example of the level detection circuit of FIG. 1. FIG. 5 is a waveform diagram for explaining the operation of FIG. 4. Explanation of symbols 2...Signal input terminal, 3...Fader circuit, 4...Amplification circuit, 7...Level detection circuit, 10... ...Timer circuit, 6, 8...
...Power switch, 9...Control circuit. No. 21. ¥】 Ma 1 ¥] 1 year old T ν Bell Oya Exit Road 7 Kure Bell # Output signal system 5 diagram
Claims (2)
という)を入力する信号入力端子と、前記信号入力端子
を介して供給されるオーディオ信号を増幅してスピーカ
を駆動する増幅回路と、前記増幅回路の電源をオン・オ
フ制御する電源スイッチとを有するオーディオ装置にお
いて、 前記信号入力端子を介して供給されるオー ディオ信号のレベルと予定の基準電圧とを比較し、オー
ディオ信号レベルが基準電圧以下の時にレベル検出信号
を出力するレベル検出回路と、前記増幅回路に供給する
オーディオ信号のレベル制御を行なうフェーダー回路と
、外部から設定された設定時刻を検出して時刻検出信号
を出力するタイマ回路と、前記フェーダー回路と前記電
源スイッチとを前記時刻検出信号およびレベル検出信号
に基づいて制御する制御回路とを具備し、 前記制御回路は、前記タイマ回路から時刻検出信号が出
力される第1の時刻から予定の第1の時間経過前に前記
レベル検出回路からレベル検出信号が出力された場合は
、該レベル検出信号が出力された時刻に前記電源スイッ
チをオフにする電源制御信号を出力する一方、前記第1
の時間経過前に前記レベル検出信号が出力されなかった
場合は、前記第1の時間経過時刻から予定の第2の時間
経過時刻まで前記増幅回路へ供給するオーディオ信号の
レベルを徐々に低下させるためのフェード制御信号を前
記フェーダー回路に出力し、前記第2の時間経過時刻に
前記電源スイッチをオフにする電源制御信号を出力する
ようにしたことを特徴とするオーディオ装置のタイマに
よる電源制御装置。(1) A signal input terminal into which an audio demodulated signal (hereinafter simply referred to as an audio signal) is input, an amplifier circuit which amplifies the audio signal supplied through the signal input terminal and drives a speaker, and the amplifier circuit In an audio device having a power switch for controlling power on/off, the level of the audio signal supplied through the signal input terminal is compared with a predetermined reference voltage, and when the audio signal level is below the reference voltage, the level is determined. a level detection circuit that outputs a detection signal, a fader circuit that controls the level of an audio signal supplied to the amplifier circuit, a timer circuit that detects a set time set from the outside and outputs a time detection signal, and the fader circuit that outputs a time detection signal. a control circuit that controls the circuit and the power switch based on the time detection signal and the level detection signal; If the level detection signal is output from the level detection circuit before the first time elapses, a power control signal is output to turn off the power switch at the time when the level detection signal is output, while the first
If the level detection signal is not output before the elapse of time, the level of the audio signal supplied to the amplifier circuit is gradually reduced from the first time elapsed time to the scheduled second time elapsed time. A timer-based power supply control device for an audio device, characterized in that the fader circuit outputs a fade control signal to the fader circuit, and outputs a power supply control signal for turning off the power switch at the second elapsed time.
動して動くボリュームとからなることを特徴とする特許
請求の範囲第1項記載のオーディオ装置のタイマによる
電源制御装置。(2) A timer-based power supply control device for an audio device according to claim 1, wherein the fader circuit comprises a motor and a volume driven by the motor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21933186A JPS6375592A (en) | 1986-09-19 | 1986-09-19 | Power source controller by timer of audio device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21933186A JPS6375592A (en) | 1986-09-19 | 1986-09-19 | Power source controller by timer of audio device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6375592A true JPS6375592A (en) | 1988-04-05 |
Family
ID=16733788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21933186A Pending JPS6375592A (en) | 1986-09-19 | 1986-09-19 | Power source controller by timer of audio device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6375592A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02310834A (en) * | 1989-05-24 | 1990-12-26 | Nec Corp | Optical recording medium |
JPH03107813U (en) * | 1990-02-19 | 1991-11-06 | ||
US5153580A (en) * | 1990-01-16 | 1992-10-06 | Rca Thomson Licensing Corporation | Retriggerable sleep timer with user-prompting mode operation |
-
1986
- 1986-09-19 JP JP21933186A patent/JPS6375592A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02310834A (en) * | 1989-05-24 | 1990-12-26 | Nec Corp | Optical recording medium |
US5153580A (en) * | 1990-01-16 | 1992-10-06 | Rca Thomson Licensing Corporation | Retriggerable sleep timer with user-prompting mode operation |
JPH03107813U (en) * | 1990-02-19 | 1991-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1997009756A2 (en) | Method and apparatus for automatic shut off of electronic equipment | |
JPS6375592A (en) | Power source controller by timer of audio device | |
JPS6375591A (en) | Power source controller by timer of audio device | |
JP2002034091A (en) | Electronic device with audio amplifier, and control method for the electronic device | |
JPH08317497A (en) | Voice guidance device | |
JP2000165152A (en) | Power amplifier circuit | |
JPS5923610A (en) | Acoustic device | |
JP2005108372A (en) | Audio player | |
JPH05259784A (en) | Acoustic equipment | |
JPH0727743Y2 (en) | Remote control device | |
JP2007251410A (en) | Audio device | |
JPS642247Y2 (en) | ||
JPS645396Y2 (en) | ||
JP3646457B2 (en) | Amplifier circuit for sound | |
KR0131216Y1 (en) | Apparatus for reproducing a sound with timer | |
JPH09167438A (en) | Device for reducing shock noise accompanying release of mute | |
JPH0713348Y2 (en) | Speaker protection circuit | |
JPS5834633Y2 (en) | tape recorder | |
JP2002367270A (en) | Reset circuit in car audio device | |
JPH01221023A (en) | Acoustic equipment | |
JPS6325532Y2 (en) | ||
KR910001306Y1 (en) | Automatic alarm circuit using the function of reservative recording | |
JPH02287284A (en) | On-timer circuit of acoustic machinery | |
JPH03175815A (en) | On-timer circuit with alarm volume control | |
KR900008857Y1 (en) | Output decreasing function slip circuit for audio device |