JPS6367942A - Transmission system for computer network - Google Patents

Transmission system for computer network

Info

Publication number
JPS6367942A
JPS6367942A JP61211584A JP21158486A JPS6367942A JP S6367942 A JPS6367942 A JP S6367942A JP 61211584 A JP61211584 A JP 61211584A JP 21158486 A JP21158486 A JP 21158486A JP S6367942 A JPS6367942 A JP S6367942A
Authority
JP
Japan
Prior art keywords
message
port
node device
ports
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61211584A
Other languages
Japanese (ja)
Inventor
Tadahiro Teraoka
寺岡 忠浩
Makoto Nomi
能見 誠
Masaharu Yabushita
藪下 正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61211584A priority Critical patent/JPS6367942A/en
Publication of JPS6367942A publication Critical patent/JPS6367942A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To detect the abnormality of a receiving port within a short period in an accumulation type transmission system by forming a counter indicating the number of receiving times of a message by respective receiving ports to the receiving ports, comparing the values of the counter obtained at different points of time and deciding the receiving ports having the same value as abnormal ports as the result of comparison. CONSTITUTION:In the accumulation type transmission system for optionally coupling plural node devices 1 provided with plural transmitting/receiving ports by the ports to constitute a computer network, transmitting the same message simultaneously from an optional node device to plural node device through previously fixed one or more transmitting ports 14a-14d and repeatedly transmitting the message from the node devices receiving the message through the receiving ports 11a-11d, a receiving counter 18 is connected correspondingly to receiving buffers 12a-12d, messages received from respective receiving buffers are stored in corresponding storage areas every extract of the message, after the passage of prescribed time, the recorded value is compared with the current counter value, and a port corresponding to the contents of the counter having the same value is decided as an abnormal port. The decision is executed prior to retransmission.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機ネットワークの伝送方式に関し、特に
ネットワークの障害を短時間に険出し、障害時にもデー
タ伝送を中断することなく維持でき、かつノード装置を
経済的に構成できる計算機ネットワークの伝送方式に関
するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a computer network transmission system, and in particular, to a computer network transmission system that can quickly detect network failures, maintain data transmission without interruption even in the event of a failure, and This invention relates to a computer network transmission system that allows node devices to be configured economically.

〔従来の技術〕[Conventional technology]

従来、パケット交換網等の蓄積型ネットワークにおいて
は、ネットワークのトラフィックを抑制する方法とし7
て、互いに網を介し、て結合された計算機同志が送出す
るメツセージの−・部に着償確認、情報を挿入し1て、
その確認が取ハるまで、続1−1で送らない方法を採用
している。しかし、トy数の計算機1こ同時に同じl′
iv報を送信する、いわゆる同報通信を行う場合、複数
の確認情報が必要どなり、かつ確認情報を挿入する手順
が複雑であった5また、ネットワーク網を利用して交信
する加入者同志を結合する経路は、一定のルールで唯一
の経路を選択し、障害発生時に代替経路を探オ;する−
・1一 方法が採られている。この方式では2経路の再構成に時
間を要し、また回報通信、つまり全てないし一部の複数
のR1算機に同一のメツセージを同時に送信することが
困難であった。
Conventionally, in storage-type networks such as packet switching networks, the method of suppressing network traffic has been 7
Then, the computers connected to each other through the network insert the payment confirmation and information into the - section of the message sent by the connected computers.
We have adopted a method of not sending the sequel 1-1 until that confirmation is received. However, one calculator for toy number y has the same l'
When transmitting an IV report, so-called broadcast communication, multiple pieces of confirmation information are required, and the procedure for inserting the confirmation information is complicated. Select the only route according to certain rules, and search for an alternative route in the event of a failure;
・11 methods are adopted. In this method, it takes time to reconfigure the two routes, and it is also difficult to send the same message to all or some of the R1 computers at the same time.

そこで、この問題を解決するために5例えば、特願昭6
0−280913号明細書に記載さ狙た方法が提案され
た。この方法では、各ノードにおいて、受信したメツセ
ージをそのまま中継するどともに、メツセージの到来し
た方向にも送信することで送信確認とするのである。送
達未確認の場合、引き続く同一発信源のメツセージの発
信、および中継を保留することにより、同報通信の送達
確認とメツセージトラフィックの抑制伝効果的に行うこ
とができる。その場合に、具体的には発信源ごとにメツ
セージ保持数カウンタを設けて、送信直前にこのカウン
タ値を参照し、メツセージを送信し、ないでキューに戻
すことにより保留する。
Therefore, in order to solve this problem, for example,
0-280913 was proposed. In this method, each node not only relays the received message as is, but also confirms the transmission by transmitting it in the direction in which the message arrived. If delivery is not confirmed, subsequent transmission and relaying of messages from the same source is suspended, thereby effectively confirming the delivery of broadcast communications and suppressing message traffic. In that case, specifically, a message holding number counter is provided for each transmission source, the counter value is referred to immediately before transmission, the message is sent, and the message is put on hold by returning it to the queue.

一方5.ノード装置に内蔵さJlているトライノ、チー
1−論理素子を利用したオープンコレクタ回路は第30
図に示すように、トライステー1−輪Jl素了31の入
力データ3・1と同じ信号を出力コントロール信号どし
て入力することにより、オープンコレクタ@路を構成し
ている。第30図の回路では、オーブンコレクタの出力
をディスエーブルすると、 きの出力立上り時間が、オ
ーブンコレクタ特有のプルアップ抵抗RLと負荷容fA
Cして定まる時定数に基づいて変化し11通常の論理素
子より増大する。すなわち、入力信号を出力ディスエー
ブル(i号と兼用し、て通常のオープンコレクタど同じ
ような動・作を行わせる論理回路では、出力をディスエ
ーブルしたときの出力の立上り時間については。
On the other hand5. The 30th open collector circuit using the trino and logic elements built into the node device is
As shown in the figure, by inputting the same signal as the input data 3.1 of the tri-stay 1-wheel Jl Soryo 31 as the output control signal, an open collector@path is constructed. In the circuit of Figure 30, when the output of the oven collector is disabled, the output rise time is reduced by the pull-up resistor RL specific to the oven collector and the load capacitance fA.
It changes based on a time constant determined by 11 and is larger than that of a normal logic element. That is, in a logic circuit in which the input signal is also used as output disable (i) and operates like a normal open collector, the rise time of the output when the output is disabled is as follows.

配慮されていなかった。It wasn't taken into consideration.

〔発明が解決しようどする問題点〕[Problems that the invention attempts to solve]

上記提案の方法では、ネットワークの障害を検出する場
合、一定回数だけ再送した後、送達未確認のポートを異
常と判定していた。しかし、再送のためにメツセージを
保留することが、メツセージ1−ラフイック機能に大き
な影響を及ぼすことについて、何も配慮されていなかっ
た。さらに5上記の方法では、保留するメツセージが、
送4rJするメツセージと混在してノード装置内を巡回
しているが、その場合の処理効率の点についても配慮さ
れていなかった。また、従来のノード装置相互の結合は
、ループを除き、半二重(バス方式)や全二重通信であ
るが、半二重の場合、競合調整時間なるオーバヘッドと
、そのためのロジックの複雑化、全二重の場合、伝送線
が2本必要であることが必要であり、いず、1(も1台
のノード装置の結合にポートが2つ必要であった。
In the method proposed above, when detecting a network failure, after retransmitting a certain number of times, a port to which delivery has not been confirmed is determined to be abnormal. However, no consideration was given to the fact that holding a message for retransmission has a large effect on the message 1-raw function. Furthermore, in the above method, the message to be held is
Although the message is circulated within the node device mixed with the messages sent 4rJ, no consideration has been given to the processing efficiency in this case. In addition, conventional connection between node devices is half-duplex (bus method) or full-duplex communication, except for loops, but half-duplex communication requires overhead due to contention adjustment time and the complexity of the logic. In the case of full duplex, two transmission lines are required, and two ports are required to connect one node device.

また、、ノード装置に内蔵さ扛るオーブンコレクタ回路
についても、従来の技術では、オーブンコレクタ出力の
立上り時間を短くする点については配慮されていなかっ
た。すなわち、複数の出力をワイアードORして、高速
に動作させる回路においては、プルアップ抵抗RLの値
をできる限り小さくしなけ肛ば高速に動作できないので
、電’J+f、容量が大きい論理素子を使用し、なけれ
ばならず、消費電力が増大するという問題がある。また
、電流容量の小さい論理素子では、プルアップ抵抗Rし
を小さくすることができないので、出力の立上り時間が
増大するという問題もある。
Further, regarding the oven collector circuit built into the node device, the conventional technology does not give consideration to shortening the rise time of the oven collector output. In other words, in a circuit that operates at high speed by wire-ORing multiple outputs, it is impossible to operate at high speed unless the value of the pull-up resistor RL is made as small as possible. However, there is a problem that power consumption increases. Furthermore, in a logic element with a small current capacity, the pull-up resistor R cannot be made small, so there is also the problem that the rise time of the output increases.

本発明の目的は、こ」Iらの問題を改善し、(a)ネッ
トワークのメツセージ伝送遅延時間の長さを短縮でき、
(b)ネットワークのメツセージ伝送における確認情報
挿入手順の複雑さをなくシフ、(c)ネットワーク経路
の再構成に要する時間を短縮し、かつ(d)障害に対す
る許容度が高く。
The purpose of the present invention is to improve these problems and (a) shorten the message transmission delay time of the network;
(b) eliminates the complexity of the confirmation information insertion procedure in network message transmission; (c) reduces the time required to reconfigure network paths; and (d) is highly tolerant to failures.

(e)回報通信を行うことができ、(f)、ノード装置
を経済的に構成できる計算機ネットワークの伝送方式を
提供することにある。
The object of the present invention is to provide a computer network transmission system that (e) enables repeat communication and (f) allows economical configuration of node devices.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するため、本発明による計算機ネットワ
ークの伝送方式は、複数の送受イaポートを備えた複数
のノード装置を該送受48ポートにより任意に結合し、
て計算機ネットワークを構成し5、任意のノード装置か
ら予め定めたloつ以上の送1dポートを介して複数の
ノード装置に同時に同一のメツセージを送信し、該メツ
セージを受4Bポートを介し2て受信した。ノード装置
が該メツセージを再度送信を繰り返し、上記メツセージ
を伝達する蕾積型伝送方式において、各受信ポートに対
し、該受信ポートによるメツセージの受信数を示すカウ
ンタを設け、異なる時刻での該カウンタの値を比較して
、その結果が等しくなった受イ3ポートを異常と判定す
ることに特徴がある。また、各受信ポートに対し、該受
信ポートによるメツセージの受信数を示すカウンタを設
け、任意のノード装置から発信ないし中継送信したメツ
セージと同一のノンセージが、該、ノード装置が上記メ
ツセージを送信したポート・の企てより受信さ、ILる
まで、上記ノンセージを発信した同一のノード装置より
引き続き発信さJtた上記メツセージとは異なるノンセ
ージの発信および中継を保留することにも特徴がある。
In order to achieve the above object, the computer network transmission system according to the present invention arbitrarily connects a plurality of node devices equipped with a plurality of transmission/reception ports using the 48 transmission/reception ports,
construct a computer network 5, simultaneously transmit the same message from any node device to multiple node devices via predetermined LO or more sending ports, and receive the message via the receiving port 2. did. In an accumulation type transmission method in which a node device repeatedly transmits the message and transmits the message, a counter is provided for each receiving port to indicate the number of messages received by the receiving port, and the value of the counter is calculated at different times. The feature is that the values are compared and the three receiving ports with the same result are determined to be abnormal. In addition, a counter is provided for each receiving port to indicate the number of messages received by the receiving port, and a non-message that is the same as a message transmitted or relayed from any node device is sent to the port to which the node device sent the message. Another feature is that the sending and relaying of non-messages that are different from the above-mentioned messages that are subsequently sent from the same node device that sent the above-mentioned non-sages are suspended until the above-mentioned non-sages are received and IL is reached.

(作  用〕 本発明の第1の実施例においては、受(ごカウンタが伝
送ポートのモニタとして動作するので、ノンセージ受信
が行われないと、カウンタ値が更新されない。すなわち
、ボー]−に、ノード装置が粘合さJしていないか、あ
るいは結合さ、ILCいる、ノード装置が停止中である
ど判断することができろ−また。
(Function) In the first embodiment of the present invention, since the reception counter operates as a monitor of the transmission port, the counter value is not updated unless non-sage reception is performed. It can also be determined whether the node device is not connected or connected, the ILC is connected, or the node device is stopped.

メツセージを新たに受信することにより、正常復帰と見
なすことができるので、短時間で、しかもm純な操作に
より、ポートの異常、正常復帰在検出することがでさる
。すなわち、第1実施例では。
Since receiving a new message can be regarded as a return to normality, it is possible to detect a port abnormality or return to normality in a short time and with simple operations. That is, in the first embodiment.

受信バッファに対応して受信カウンタを設け、各シの受
信バッファからメツセージを取り出すごとに。
A reception counter is provided corresponding to each reception buffer, and each time a message is retrieved from each reception buffer.

対応した記憶領域に記憶し1.所定の時間経過した後に
この記録値とこの時の現カウンタ値とを比較すれば、値
の等し、いカウンタに対応するポートでは受信が行わ、
11ていない異常ポートであることが判定できる。この
判定を、再送を行う前に行えばよい。
Store in the corresponding storage area 1. If this recorded value is compared with the current counter value at this time after a predetermined period of time has elapsed, the values are equal, and reception is performed at the port corresponding to the negative counter.
It can be determined that this is an abnormal port that does not have an error of 11. This determination may be made before retransmission.

次に、第2の実施例では、送1B制御モジュールi  
     −u − に対して送信を必要とするメゾセージのみが転送される
ため、中継メツセージのスループッ1−の向上が図9る
。すなわち、第2実施例では、受信したメツセージをそ
の発信源でグループ化し7.送イaするメッセージをは
タグ(以下、1−一クンと記す)を付加する。各グルー
プに割当てるトークンの数の上限を定めて、ノード装置
内のノンセージの受け渡しはトークンで行い、トークン
の付加さ]1ていないメツセージを伝送処理の対象から
外すことにより5送信を保留する。
Next, in the second embodiment, the transmission 1B control module i
Since only meso messages that need to be transmitted to -u- are transferred, the throughput of relay messages is improved as shown in FIG. That is, in the second embodiment, received messages are grouped by their source and 7. A tag (hereinafter referred to as 1-1) is added to the message to be sent. An upper limit on the number of tokens to be allocated to each group is set, non-messages within the node device are exchanged using tokens, and messages that do not have a token attached to them are removed from the transmission process, thereby suspending transmission.

第3の実施例においては、計算機ネットワークをループ
の合成とし71.ノード装置を複数ループの交点どする
ことにより、各、ノード装置は、備えているポート数と
等しい数のノード装置と結合する。
In the third embodiment, the computer network is a combination of loops 71. By placing the node device at the intersection of a plurality of loops, each node device is coupled to the same number of node devices as the number of ports it has.

各、ノード装置がブロードキャストし、たデータは、そ
のノード装置を含むループを一巡し、で、そのノード装
置の備えた全ての受信ポートで再受IHさ、1する。す
なわち、この−逆時間がその、ノード装置周辺における
トラフィックのフィードバック情報であるから、この情
報を次データ送信の時期に利用することにより、トラフ
ィックの抑制を効果的に行う。
The data broadcast by each node device goes around a loop that includes that node device, and is then re-received by all receiving ports provided by that node device. That is, since this -reverse time is feedback information of traffic around the node device, traffic can be effectively suppressed by using this information at the time of next data transmission.

第4の実施例においては、1−ライスチー1−論理素子
の入力信号の立上りまたは立下りに対し、で。
In the fourth embodiment, 1-Raischi 1-For the rising or falling edge of the input signal of the logic element.

出力コントロール信号を充分に遅らせる手段を設ける8
すなわち、出力コントロール信号を遅らせることは、ト
ライステート論理素子がディスエーブルされてハイイン
ピーダンス状態になるタイミングを遅らせることになる
。従って、トライステート論理素子がハイインピーダン
スになるまでの間では、通常の二値論理素子として高速
に動作するので、出力の立上りは、プルアップ抵抗RL
の大きさと殆んど関係なく、高速化できる。さらに。
Providing means to sufficiently delay the output control signal 8
That is, delaying the output control signal delays the timing at which the tristate logic element is disabled and enters a high impedance state. Therefore, until the tri-state logic element becomes high impedance, it operates at high speed as a normal binary logic element, so the rise of the output is caused by the pull-up resistor RL.
The speed can be increased almost regardless of the size of the moreover.

プルアップ抵抗RLの値を大きくすることができるので
、スイッチング動作時の消l11電力が格段に小さくな
る。また、トライステート論理素子の特性として、ディ
スエーブル時の出力電流が通常の二値論理素子より格段
に小さいので、低消費のオープンコレクタ回路が実現で
きる。
Since the value of the pull-up resistor RL can be increased, the power consumption of the transistor 11 during switching operation can be significantly reduced. Further, as a characteristic of the tri-state logic element, the output current when disabled is much smaller than that of a normal binary logic element, so that an open collector circuit with low consumption can be realized.

〔実施例〕〔Example〕

以下、本発明の実施例を、図面により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第5図は、本発明の第1の実施例を適用した計算機ネッ
トワークシステムの構成図である2第5図において、1
がノード装置、2が伝送線である。こ、:で、ノード装
置lの結合は、格子状に結合した場合を示したが5他の
結合(例えば。
FIG. 5 is a configuration diagram of a computer network system to which the first embodiment of the present invention is applied.
is a node device, and 2 is a transmission line. In this case, the connection of the node devices l is shown as being connected in a lattice pattern, but 5 other connections (for example.

ループ結合)でも勿論差し支えない。Of course, loop coupling) is also acceptable.

この計算機ネットワークシステムは、各ノード装置1を
伝送線2で格子状に結合さ九た構成をしており、各ノー
ド装置1は伝送線2を通し、C他の、ノード装置lどメ
ツセージの伝送を行う、1:のどき、ノード装[1から
のメツセージの送信は、ブロードキャスト方式により、
伝送線2を通して接続さ第1た隣接のノード装置lへメ
ツセージを送信する。
This computer network system has a configuration in which each node device 1 is connected in a lattice shape by a transmission line 2, and each node device 1 transmits messages to C, other node devices, etc. through the transmission line 2. 1: Nodoki, node equipment [Messages from 1 are sent by broadcast method,
The message is transmitted to the first adjacent node device l connected through the transmission line 2.

第6図は、第5図の、ノード装置1の詳細構成図である
。第6図において、3は、ノード装置lの制御ど機能処
理を行う処理装置モジュール、4はメツセージの伝送を
制御する伝送制御モジュール、21は受(H線、22は
送471線である。送信線22は。
FIG. 6 is a detailed configuration diagram of the node device 1 shown in FIG. In FIG. 6, 3 is a processing device module that performs control functions of the node device I, 4 is a transmission control module that controls message transmission, 21 is a receiving (H line, 22 is a sending 471 line, and 471 is a sending line). Line 22 is.

接続先のノード装置1では受fR線21となる。It becomes the receiving fR line 21 in the connected node device 1.

以下、伝送制御モジュール4ど処理装置モジュール3と
の間での送信(受信)をローカル送信(受信)といい、
ノード装置l相互間の送f口(受信)をグローバル送信
(受(i)ということにする。
Hereinafter, transmission (reception) between the transmission control module 4 and the processing device module 3 will be referred to as local transmission (reception).
The sending port (receiving) between node devices l will be referred to as global sending (receiving).

第7図は、第6図の伝送制御モジュール4の詳細構成図
である5第7図において、5は受(1制御モジユール、
6は送信制御モジュール、7はメツセージ管理テーブル
、8はポート管理テーブル。
7 is a detailed configuration diagram of the transmission control module 4 in FIG. 6. In FIG. 7, 5 is a receiver (1 control module,
6 is a transmission control module, 7 is a message management table, and 8 is a port management table.

9は他、ノード装置11\送信するメツセージを接続す
る中継キュー、10は再送キュー511は受(nポート
(添字a−dは異なる機種に対するポートID)、12
は受信バッファ(添字は11と同じようにポート I 
D以下、同じである)、13は送(nバッフ7.14は
送信ポート、15け処理装置モジュール3に送信するメ
ツセージを結合するローカル送(nキュー、1Gはメツ
セージを格納するための分割さ]tたメモリ空間(以下
、バレンE・という)のうち5空パレツトを管理しo(
給するパレット管理モジュール、17は非使用中の1・
−クンを管理するトークン管理モジュール、18は各ポ
ートにおけるメツセージの受信数を示す受イごカウンタ
であるヤ 第9図は、第7図における受faカウンタ18の構成を
示す図である。受(aカウンタ18は、受4Qバッファ
12に対応してa−eの5つのカウンタから構成さ、l
Xている。各カウンタは符号無しの整数カウンタであり
、受信バッファ12からメツセージが取り出されるごと
に対応するカウンタの値がプラス1される。メツセージ
をバレン1−に格納するために、ノード装置lの始動時
にバレンl−管理モジュール1Gがパレットを各受信バ
ッファ12と結合する。客受(iポート11は5対応す
る受473バッファ12ど結合しているバレン1−に、
受イa線21より到来するメツセージを格納するヨ受信
制御モジュール5は、受信バッファ12からメツセージ
が格納さ、Itているパレットを取り出し、そのメツセ
ージが中継を必要とするものであり、か・つメツセージ
管理テーブル7にト・−クンの番号が登録されていなけ
れば、トークン管理モジュール17から[−−クンを得
てその番号をメツセージ管理テーブル7に登録するとと
もに、[・−クンとパレットを結合し、1−一クンを中
継キュー9に接続する。しかし、中継を必要とするが、
既に1・−クンの番号がメツセージ管理テーブル7にM
−8さ1+。
9 is a relay queue to which the message to be sent is connected to the node device 11, 10 is a retransmission queue 511 is a receiving (n port (subscripts a-d are port IDs for different models), 12
is the receive buffer (the subscript is the port I as in 11)
D and below are the same), 13 is a sending port (n buffer 7.14 is a sending port, 15 is a local sending (n queue) that combines messages to be sent to the processing device module 3, 1G is a dividing buffer for storing messages) ]t memory space (hereinafter referred to as baren E), manages 5 empty palettes o(
Pallet management module 17 is the one that is not in use.
18 is a reception counter that indicates the number of messages received at each port. FIG. 9 is a diagram showing the configuration of the reception fa counter 18 in FIG. 7. The receiving (a counter 18 is composed of five counters a to e corresponding to the receiving 4Q buffer 12,
I have X. Each counter is an unsigned integer counter, and each time a message is retrieved from the receive buffer 12, the value of the corresponding counter is incremented by one. In order to store messages in the balen 1-, the balen 1-management module 1G combines a pallet with each receiving buffer 12 upon start-up of the node device 1-. Customer receiver (i-port 11 is connected to the 5-corresponding receiver 473 buffer 12 and the like,
The reception control module 5 that stores messages arriving from the reception line A 21 takes out the pallet in which the message is stored from the reception buffer 12, and determines whether the message requires relaying or not. If the token number is not registered in the message management table 7, obtain the [--kun from the token management module 17 and register that number in the message management table 7, and combine the [--kun and palette]. and connects 1-1 to relay queue 9. However, it requires relay,
The number 1-kun is already in the message management table 7.
-8sa1+.

ていた場合、パレットのアドレスをメツセージ管理テー
ブル7に登録するのみとする。
If so, the address of the palette is only registered in the message management table 7.

ここで、トークンとメツセージ管理テーブル7の構成を
説明する。第8図は、1−一クンの構成例を示す図、第
10図はメツセージ管理テーブル7の構成例を丞す図で
ある。
Here, the structure of the token and message management table 7 will be explained. FIG. 8 is a diagram showing an example of the configuration of 1-1, and FIG. 10 is a diagram showing an example of the configuration of the message management table 7.

第8図において、1011−1.次トークン番号(以下
、NPと記す)、102は前トークン番号(以下、BP
と記す)、103はアドレスボイ〉りである。アドレス
ポインタ103には、結ばしているバレン]−のアドレ
ス値が入る。もし、0′C−あJlば、バレン1−が結
合していないことを示す、NPIOlどBP102は、
中継キュー9あるいは再送キュー10において田川され
るeキューの中で、前後のトークンを指しているので、
自身のNPIOI、BP103の値を前後の1−一クン
に写すことにより、キューの途中からトークンを取り出
すことが可能である。このようなトークンをl ・Dの
、ノード装置1内に複数個備える2 第10図において、71は1−一りン番号登録フ、l−
ルド、72は中継保留メツセージ登録フィールドで、中
継保留メツセージのバレン1〜アドレスを入れる。73
はメツセージ通番フィールド(メッセージをは、その発
信源を示す情報SAと1発1n源ごとにイ]加されるメ
ツセージ通昌情報があるものとする)、74はメツセー
ジが受4’B済であることを示す受信済フラグ、75は
メツセージが送信済であることを示す送信済フラグ、7
6ば再送カウンタである。ここで、受信済フラグ74は
、74 a 、 74 h 、 74 c 、 74 
d 、 74 eの5・っに分けら、Itており、そJ
しぞれ受信バッファ12a。
In FIG. 8, 1011-1. The next token number (hereinafter referred to as NP), 102 is the previous token number (hereinafter referred to as BP).
103 is an address voice. The address pointer 103 contains the address value of the connected baren]-. If 0′C-aJl, BP102 such as NPIOl, which indicates that valene 1- is not bonded, is
Since it refers to the previous and next tokens in the e-queue that is transmitted in the relay queue 9 or retransmission queue 10,
By copying the values of its own NPIOI and BP103 to the previous and subsequent 1-1 keys, it is possible to take out a token from the middle of the queue. A plurality of such tokens are provided in the node device 1 of l.D.2 In FIG.
Field 72 is a relay pending message registration field in which the address of baren 1 to relay pending message is entered. 73
is a message serial number field (assuming that a message has information SA indicating its source and message passing information added for each source), and 74 indicates that the message has been received. 75 is a sent flag indicating that the message has been sent, 7
6 is a retransmission counter. Here, the received flags 74 are 74 a , 74 h , 74 c , 74
It is divided into 5 and 74 e, and it is J
Reception buffer 12a, respectively.

12b、12c、12cl、120に対応している。12b, 12c, 12cl, and 120.

送信済フラグ74も同じように、75a、75b。Similarly, the sent flag 74 is 75a, 75b.

75 c + 75 d + 75 eの5つの分けら
、1tてJ3す。
75 c + 75 d + 75 e, 1t and J3.

そJしぞれ送信バッファI 3 a 、  l 3 b
 、  l 3 、: 。
Transmission buffers I3a and l3b respectively
, l 3 , : .

13d、13eに対応している。上記再送カウンタ76
は、メツセージが再送キューlOから取り出さjt、中
継キュー9に接続さ、Iするどさにプラス1さ、11る
が、カウンタ値が所定の値に達したどきには、未確認ポ
ートもしくはそ、ILに接続されている隣接、ノードに
異常があり、メツセージが帰還しない、ことを示してい
る。
It corresponds to 13d and 13e. The retransmission counter 76
In this case, the message is taken out from the retransmission queue lO, connected to the relay queue 9, and added 1 to I, but when the counter value reaches a predetermined value, the unidentified port or the IL This indicates that there is an error in the adjacent node connected to the node, and the message is not returned.

第11図は、第7図におけるポート管理テーブル8の構
成例を示す図である。第11図においで、81は受信ポ
ートの異常を示す受(’Bポート異常フラグ、82は送
信ポートの異常を示す送信ポート異常フラグである。両
フラグともに、ポートに対応してそれぞ、114つに分
かtcでいる。受信ポート異常フラグ81は、受信カウ
ンタ記録フィールド77と受4Bカウンタ18とを比較
した時、値の等してカウンタと対応するものがセットさ
21シ、あるいは上記再送カウンタ76の値が所定の値
に達したどき、送達未確認のポートに対応するものがセ
ントされ、メソセージが受信されるとリセットさ戯るも
のであり、送信ポート異常フラグ82は対応するポート
からメツセージが送(aできない時にセットされる。受
(nポート異常フラグ81がセットされている間は、そ
れど対応するポートでの送達確認は行わない。
FIG. 11 is a diagram showing an example of the configuration of the port management table 8 in FIG. 7. In FIG. 11, 81 is a receiver ('B port error flag) indicating an error in the receiving port, and 82 is a transmitting port error flag indicating an error in the transmitting port. When the receiving port abnormality flag 81 is compared with the receiving counter record field 77 and the receiving 4B counter 18, a value corresponding to the counter with the same value is set. When the value of the counter 76 reaches a predetermined value, the counter corresponding to the unconfirmed port is sent, and when a message is received, it is reset, and the sending port abnormality flag 82 indicates that a message is sent from the corresponding port. It is set when sending (a) is not possible. While receiving (n port abnormality flag 81 is set), delivery confirmation is not performed at the corresponding port.

第12図は、第7図における伝送制御モジュール4の受
13側、特に受信制御モジュール5の内部構成の詳細図
である。受信制御モジュール5は、伝送ポートに対応し
た4つのグローバル受48制御モジュール50 ]、 
a = dと、処理装置モジュール3に対応したローカ
ル受信制御モジュール502と、再送制御モジュール5
03ど、上記モジュールのタイミングをとるタイミング
制御モジュール504とから構成さ、Iする。にこでは
、グローバル受(i制御モジュール501とローカル受
信制御モジュール502とは、全て同り、構成であるた
め。
FIG. 12 is a detailed diagram of the receiving 13 side of the transmission control module 4 in FIG. 7, particularly the internal configuration of the reception control module 5. The reception control module 5 includes four global reception 48 control modules 50 corresponding to the transmission ports.
a = d, a local reception control module 502 corresponding to the processing device module 3, and a retransmission control module 5
03, and a timing control module 504 that takes timing of the above modules. In Japan, global reception (i control module 501 and local reception control module 502 have the same configuration).

501aのみを示し1.他の記載を省略している。Only 501a is shown.1. Other descriptions are omitted.

グローバル受信制御モジュール501またはローカル受
信制御モジュール502は、対応する受(nバッファ]
2からメツセージを取り出すと、所定の受信カウンタ値
をプラス1するとともに、受信ポート異常フラグをリセ
ツ1へする。取り出したメツセージを中継あるいは保留
する場合には5全ての受信カウンタ値をメツセージ管理
テーブル17の受信カウンタ記録フィールド77にセッ
ト・する。
The global reception control module 501 or the local reception control module 502 controls the corresponding reception (n buffer).
When a message is retrieved from 2, a predetermined reception counter value is incremented by 1, and the reception port abnormality flag is reset to 1. When relaying or holding the retrieved message, all five reception counter values are set in the reception counter record field 77 of the message management table 17.

再送制御モジュール503は、再送キューlOからメツ
セージを取り出すと、受信カウンタ記録フィールド77
の値と受信カウンタ18の値とを比較し、等し、いポー
トに対応する受信ポート異常フラグをセラ1−する。ま
た、再送カウンタ7Gの値が所定の値を越えていたなら
ば、送達未確認のボてトに対応する受(iポート異常フ
ラグをセットする。受信ポート異常フラグがリセット・
さ、ILでいるポートで送達未確認がある場合には、メ
ソセージを中継キュー9に接続する。
When retransmission control module 503 retrieves a message from retransmission queue IO, retransmission control module 503 records reception counter record field 77.
and the value of the reception counter 18, and if they are equal, the reception port abnormality flag corresponding to the corresponding port is set to 1-. Furthermore, if the value of the retransmission counter 7G exceeds a predetermined value, the reception (i-port abnormality flag) corresponding to the unconfirmed delivery is set.The reception port abnormality flag is reset.
If there is unconfirmed delivery on the IL port, the message is connected to the relay queue 9.

第13図は、第7図における伝送制御モジュール4の送
信側、特に送信制御モジュール6の内部構成の詳細を示
す図である。送13制御モジュール6は、グローバル送
信モジュール601と、ローカル送信モジュール602
とで構成される。
FIG. 13 is a diagram showing details of the internal configuration of the transmission side of the transmission control module 4 in FIG. 7, particularly the transmission control module 6. The transmission 13 control module 6 includes a global transmission module 601 and a local transmission module 602.
It consists of

グローバル送信モジュール601は、中継キュー9から
トークンを取り出し、送イaバッフ−/ 13a −d
の全てに、メツセージを格納したバレン!〜のアドレス
をセットする。送信終了後、所定の送信済フラグをセッ
トし、再送キュー10に1・−クンを接続する。送4B
が行われない送イaバッファ13と対応するポート管理
テーブル8内の送信ポート異常フラグをセットする。
The global sending module 601 takes out the token from the relay queue 9 and sends it to the sending buffer -/13a-d.
A baren that stores messages in everything! Set the address of ~. After the transmission is completed, a predetermined transmitted flag is set and 1.-kun is connected to the retransmission queue 10. Delivery 4B
The transmission port abnormality flag in the port management table 8 corresponding to the transmission port a buffer 13 in which the transmission is not performed is set.

【1−カル送信制御モジュール602は、ローカル送(
aキュー15からパレットアドレスを得て、これを送信
バッフγ13eにセットする。送信終了後、メツセージ
管理テーブル7の所定の送信済フラグをセットし、パレ
ットをパレット管理モジュール16に返却する。送信が
行われない場合には。
[1-The local transmission control module 602 controls the local transmission (
The pallet address is obtained from the a-queue 15 and set in the transmission buffer γ13e. After the transmission is completed, a predetermined sent flag in the message management table 7 is set, and the pallet is returned to the pallet management module 16. In case the transmission does not take place.

ポート管理テーブル8内の所定の異常フラグをセットす
る。
A predetermined abnormality flag in the port management table 8 is set.

以上説明し、たような、ノー1(装置1において、池の
ノード装置lどの間でメツセージ伝送を行う場合を詳述
する。
A case in which message transmission is performed between node devices L and the like in No. 1 (device 1) as described above will be described in detail.

先ず、受信制御モジュール・1の動作を述べる5第1図
(a)(b)、第2図は、受信制御モジュール4の動作
フローチャートである。第1図(a)(b)はグローバ
ル受(n制御モジュール501またはローカル受信制御
モジュール502の動作フローを示し、第2図は再送制
御モジュール503の動作フローを示し、ている。
First, the operation of the reception control module 1 will be described. FIGS. 1A and 1B and FIG. 2 are flowcharts of the operation of the reception control module 4. 1A and 1B show the operation flow of the global reception control module 501 or the local reception control module 502, and FIG. 2 shows the operation flow of the retransmission control module 503.

メツセージはパレットに格納されるため、受信の前に受
信バッファ12にはパレットのアドレスがセットされ、
受1aポート11は、対応する受(,7バツフア12の
パレットアドレスに従って受信したメツセージを格納す
る。
Since messages are stored in pallets, the address of the pallet is set in the receive buffer 12 before reception.
The receiver 1a port 11 stores the received message according to the pallet address of the corresponding receiver (,7 buffer 12).

先ず、受信バッファ12aにメツセージを格納したパレ
ットが結合されているとすると(ステップ1001)、
グローバル受43制御モジュール501aは、受信バッ
フγ12aからパレットアドレスを取り出しくステップ
1002)、ポート管理テーブル8内の受(nポート異
常フラグ81aをクリアするとともに、受イHカウンタ
18内の対応するカウンタの1直をプラス1する(ステ
ップ1003)。次に、メツセージ1゛γ理テーブル8
の通番領域73を読み出し7、これとメツセージの通番
とを比較しくステップ1004’)、等し、くなけ]1
ば、受(a済フラグ7・1および送(n済フラグ75を
クリアし、受信バッファ12aと対応する受信済フラグ
74aをセットし、受信カウンタ18の値をメツセージ
管理テーブル7内の受信カウンタ記録フィールド77に
記録する(ステップ1005)。一方、等しい時には、
受4n済フラグ74aをセットする(ステップ1006
)、ステップ1005を実行し、た後、メツセージ管理
テーブル8のトークン番号登録フィールド71を確認し
くステップ1008)、0となっていれば、[・−クン
管理モジュール17よりトークンを受け取り、そのアド
レスポインタ103に受信バッファ12aより得たバレ
ン1−のアドレスを七ッ1−するとともに、1−一クン
の番号を1−一クン番号フィールド71にセットし、再
送カウンタ76を0にクリアし、てから(ステップ1o
o9)、t−−クンを中継香ニー9に接続しくステップ
1010)、パレット管理モジュール16を呼び出し、
受信バッファ12にバレントを結合させる(ステップt
oll)。ステップ1008の結果、トークン番号登録
フィールド71の内容が0以外であった場さ、受(aバ
ッファ12aより取り出したパレットのアドレノ、を中
JtHR留メツセージ登録フィールド72にセットする
(ステップlo 12)のみで、ステップtollに移
る。
First, suppose that pallets storing messages are combined in the reception buffer 12a (step 1001).
The global receiver 43 control module 501a takes out the pallet address from the reception buffer γ12a (step 1002), clears the receiver (n port abnormality flag 81a) in the port management table 8, and sets the corresponding counter in the receiver H counter 18. Add 1 to 1 shift (step 1003).Next, add 1 to 1 shift (step 1003).
Read out the serial number area 73 of 7 and compare this with the message serial number (step 1004'), equal, kunake]1
For example, clear the received (a completed flag 7.1 and the sent (n completed flag 75), set the received flag 74a corresponding to the reception buffer 12a, and record the value of the reception counter 18 in the reception counter record in the message management table 7. It is recorded in field 77 (step 1005).On the other hand, when they are equal,
Set the received 4n completion flag 74a (step 1006
), execute step 1005, and then check the token number registration field 71 of the message management table 8. Step 1008), if it is 0, receive the token from the management module 17 and set its address pointer 103, inputs the address of baren 1- obtained from the reception buffer 12a, sets the number of 1-1-kun in the 1-1-kun number field 71, clears the retransmission counter 76 to 0, and then (Step 1o
o9), connect the t-kun to the relay fragrance 9; step 1010), call the pallet management module 16;
Binding the current to the receive buffer 12 (step t
oll). As a result of step 1008, if the contents of the token number registration field 71 are other than 0, the address number of the pallet taken out from the reception (a buffer 12a) is set in the intermediate JtHR message registration field 72 (step lo 12). Then, move to step toll.

ステップ1006を実行した後は、パレットをパレット
管理モジュール16に返却する(ステップ1013’)
。次に、受信済フラグ74および送信済フラグ75が全
て(ただし、セラ[・さ、ltている受(nポート異常
フラグ81および送信ポート異常フラグ82に対応する
ものは除く)セットさ51シていることを確認したなら
ば(ステップ1014)、ト・−クンを現在いるキュー
から外しくステップ1015)、アト1ノスポインタ1
03が指し、ているパレットをパレット管理モジュール
16に返却し、(ステップ101G)、中*i留メソセ
ージ登録フィールド72の内容をアドレスポインタ10
3に写し、中継保留メツセージ登録フィールド7− 2
=+  − 2をOにクリアする(ステップ1017)。ステップ1
017を実行した結果5 トークンのアドレスポインタ
103の内容が0でなければ、ステップ101Oを実行
し、0であれば、ト・−クンをトークン管理モジュール
17に返却し1.1−一クン登録フィールド71を0ク
リアする(ステップ1017.1018)。ステップ1
018を実行した後は、ステップ1011を実行する。
After executing step 1006, the pallet is returned to the pallet management module 16 (step 1013').
. Next, all the received flags 74 and sent flags 75 are set (excluding those corresponding to the n port error flag 81 and the transmit port error flag 82). If it is confirmed that the token is in the queue (step 1014), remove the token from the queue it is currently in (step 1015), and set the at1 pointer 1.
The pallet pointed to by 03 is returned to the pallet management module 16 (step 101G), and the contents of the message registration field 72 are transferred to the address pointer 10.
3, relay pending message registration field 7-2
=+ − 2 is cleared to O (step 1017). Step 1
Result 5 of executing 017: If the content of the address pointer 103 of the token is not 0, execute step 101O, and if it is 0, return the token to the token management module 17 and fill in the 1.1-kun registration field. 71 is cleared to 0 (steps 1017 and 1018). Step 1
After executing step 018, step 1011 is executed.

他のグローバル受信制御モジュール501b−dおよび
ローカル受信制御モジュール502も同しように行う。
The other global reception control modules 501b-d and local reception control module 502 are also operated in the same manner.

次に、再送制御モジュール503の動作を5第2図によ
り詳述する。先ず;−再送制御モジュール503は、再
送キュー10に1・−クンがあるか否かを調べ(ステッ
プ1101)、あ](ばトークンを取り出し、そのメツ
セージと対応する受信カウンタ記録フィールド77の内
容と、この時の受4Bカウンタ18の値とを比較し、一
致するものは。
Next, the operation of the retransmission control module 503 will be explained in detail with reference to FIG. 2. First, the retransmission control module 503 checks whether there is a 1. , and the value of the receiver 4B counter 18 at this time are compared, and if they match.

受信ポート異常フラグ81をセラI−L((fllえば
The reception port abnormality flag 81 is set to Sera I-L ((full).

受信カウンタ記録フィールド77aと受jaカウ〉り1
8aの値が等しけハば、受信ポート・異常フラグ81a
をセットする)(ステップ1102)、再送カウンタ7
6の値が所定値より大きいか否かを調べる(ステップ1
103)。所定値より大きいどきには、送達未確認(受
信済フラグ74がセットされていない)ポートに対応す
る受信ポート異常フラグ81をセラ[・し、て(ステッ
プ110・1)、所定値以下の場合には、処理ステップ
1104を実行せず、メツセージ管理テーブル7の受イ
ご済フラグ74を参照し、メツセージが全ポートで受信
済になっているかを調べる(ステップ1105)。
Reception counter record field 77a and reception counter record field 77a
If the values of 8a are equal, receive port/abnormal flag 81a
) (step 1102), retransmission counter 7
Check whether the value of 6 is larger than a predetermined value (step 1
103). When the value is greater than a predetermined value, the receiving port abnormality flag 81 corresponding to the port whose delivery has not been confirmed (received flag 74 is not set) is set (step 110.1), and when the value is less than the predetermined value, does not execute processing step 1104, but refers to the received flag 74 of the message management table 7 to check whether the message has been received on all ports (step 1105).

受信済でないポートがあれば、1・−クンを中継キュー
9に接続しくステップll0G)、再送カウンタ76の
値をプラス1する(ステップ1107)。
If there is a port that has not received the data, 1.-kun is connected to the relay queue 9 (step 110G), and the value of the retransmission counter 76 is incremented by 1 (step 1107).

全ポートで受信済であれば、トークンのアドレスポイン
タ103が指すパレットをパーツl−管即モジュール1
6に返却しくステップ1108)、新しくアドレスポイ
ンタ103には、中継医留メツセージ登録フィール[へ
の内容をセラ]−する()、テyブ1109’)。ステ
ップ11o9を実行した結果。
If all ports have received it, the pallet pointed to by the address pointer 103 of the token is immediately transferred to module 1.
Returning to Step 1108), the address pointer 103 is newly filled with the contents of the relay message registration field (), tab 1109'). Result of executing step 11o9.

アドレスポインタ103の内容が0でない場合、h−ク
ンを中継キュー9に接続し、中継保留メツセージ登録フ
ィールドを0クリアする(ステップ1110.1111
)、Lかし、アドレスポインタ103の内容が0どなっ
た場合には、トークンをトークン管理モジュール17に
返却し、トークン番号登録フィールドを0クリアする(
ステップ1112)。
If the content of the address pointer 103 is not 0, connect the h-kun to the relay queue 9 and clear the relay pending message registration field to 0 (steps 1110 and 1111).
), if the content of the address pointer 103 becomes 0, the token is returned to the token management module 17 and the token number registration field is cleared to 0 (
Step 1112).

次に、第7図における送信制御モジュール6により、メ
ツセージの送信を行う場合について5説明する。第3図
および第4図は、送(a制御モジュール6の動作フロー
チャートである。詳し、くは、第3図がグローバル送(
a制御モジュール601の動作フローチャート、第4図
がローカル送信制御モジュール602の動作フローチャ
ートである。
Next, a case in which a message is transmitted by the transmission control module 6 in FIG. 7 will be explained. 3 and 4 are operation flowcharts of the global transmission (a control module 6).
FIG. 4 is an operation flowchart of the a control module 601, and FIG. 4 is an operation flowchart of the local transmission control module 602.

先ず、第3図において、中継キュー9にトークンがある
と(ステップL201’)、1−−クンを取り出し、そ
のアドレスポインタ103の内容、゛つまりメツセージ
を格納したパレット・のア1(レスを送信バッファ13
 a ” dにセットしくステップ1202)、送信ポ
ート14a−dにメツセージ送信を行わせ、送信が終了
するのを待つ(ステップ1203)、送信が終了すると
、正常終了したポートに対応した送di済フラグ75を
セットするとともに、異?it終了したポートに対応し
た送信ポート異常フラグ82をセットする(ステップ1
204)。そし、て、 1−−クンを再送キュー10に
接続し、(ステップ1205)、再び中継キュー9を見
に行く。中継キュー9にトークンが無い場Cには待機す
る。
First, in FIG. 3, when there is a token in the relay queue 9 (step L201'), 1--kun is taken out and the contents of its address pointer 103, i.e., address 1 of the pallet that stores the message (sends the response). Buffer 13
a" d (step 1202), causes the sending ports 14a to 14d to send a message, and waits for the sending to finish (step 1203). When the sending is finished, the sent flag corresponding to the port that has completed normally is set. 75, and also sets the transmission port abnormality flag 82 corresponding to the port for which abnormality has been terminated (step 1).
204). Then, 1--kun is connected to the retransmission queue 10 (step 1205), and the relay queue 9 is checked again. If there is no token in the relay queue 9, C waits.

次に、第4図においては、ローカル送信制御モジュール
602は、0−カル送10キュー15にメツセージがあ
ると(ステップ1301)、ローカル送信キューI5か
らメツセージが格納さ、lまたパレットのアドレスを取
り出す(ステップ1302)。
Next, in FIG. 4, when there is a message in the 0-Cal sending queue 15 (step 1301), the local sending control module 602 stores the message from the local sending queue I5 and takes out the address of the pallet. (Step 1302).

次に、このアドレスを送信バッファ13eにセットし、
処理装置モジュールに受(aを行わせ、こ、1シが終了
するまで待機する(ステップ13θ4〕2正常終了の場
合には、送信ポー1〜異常フラグ82eをセラ[−する
(ステップ1305)、この後、パレットをパレット管
理モジュール16に返却し(ステップ1306)、再び
ローカル送信キュー15を見に行き、無はJtば待機す
る。
Next, set this address in the transmission buffer 13e,
Make the processing device module perform reception (a), and wait until the completion of step 1 (step 13θ4). 2. If it ends normally, set the transmission port 1 to abnormality flag 82e to zero (step 1305). After that, the pallet is returned to the pallet management module 16 (step 1306), and the local transmission queue 15 is checked again, and if there is nothing, it waits.

このように、第1の実施例においては、受信カウンタを
設けて、異なる時刻でのカウンタ値を比較することによ
り、受(iポートの異常を短時間に検出することが可能
である。特に5.ノード装置が接続されていないポート
や接続さJlでいるがノード装置が停止しているポート
の検出が短縮さJする。
In this way, in the first embodiment, by providing a reception counter and comparing the counter values at different times, it is possible to detect an abnormality in the reception (i-port) in a short time. .Detection of ports to which no node device is connected or ports that are connected but the node device is stopped is shortened.

次に、第15図および第16図は1本発明の第2の実施
例を示すメツセージ管理テーブル7および受信制御モジ
ュール6の構成図である。すなわち、第2実施例におい
ては、第7図のノード装置の構成のうち、受信制御モジ
ュール6に特徴かある。
Next, FIGS. 15 and 16 are configuration diagrams of a message management table 7 and a reception control module 6 showing a second embodiment of the present invention. That is, in the second embodiment, among the configurations of the node device shown in FIG. 7, the reception control module 6 is a feature.

第15図において、71はトークン番号登録フィールド
、72は中継区留メツセージ登録フィールドで、中継保
留メツセージのパレットアドレスを入れる。73はメツ
セージ通番フィールド(メッセージをは、その発(i源
を示す情報SΔと1発信源ごとに付加さJLろメツセー
ジ通毒情報があるも     ゛のどする)、74はメ
ツセージが受(n済であることを示す送信済フラグ、7
6は再送カウンタである。ここで、受信済フラグ74は
574d〜74eの5つに分けらiyており、そ、1℃
ぞ]L受信バッファ12a−12eに対応する。送(n
済フラグ74も同し、ように、75a〜75eの5つに
分けら、Itており、それぞハ送信バッファ13a〜1
3eに対応する。再送カウンタ76は、メツセージが再
送キュー10から取り出され、中継キュー9に接続さ、
lするときにプラス1されるが、カウンタ値が所定の値
に達したときには、未確認ポー1〜あるいはそれに接続
さ]tている隣接ノードに異常があり、メツセージが帰
還し、ないことを示し、ている。
In FIG. 15, 71 is a token number registration field, and 72 is a relay station message registration field, into which the pallet address of the relay pending message is entered. 73 is a message sequence number field (a message is sent if there is information SΔ indicating the source (i) and message poisoning information added for each source), and 74 is a message serial number field (if the message has been received (n)). Sent flag indicating that there is, 7
6 is a retransmission counter. Here, the received flag 74 is divided into five parts, 574d to 74e.
] corresponds to the L reception buffers 12a to 12e. Sending (n
Similarly, the completed flag 74 is also divided into five parts 75a to 75e, which correspond to transmission buffers 13a to 1.
Compatible with 3e. The retransmission counter 76 indicates that the message is taken out from the retransmission queue 10 and connected to the relay queue 9.
When the counter value reaches a predetermined value, there is an abnormality in the unconfirmed port 1 or the adjacent node connected to it, and the message is returned, indicating that there is no message. ing.

第16図において、受信制御モジュール5は。In FIG. 16, the reception control module 5.

ポートに対応したグローバル受信制御モジュール501
a−d、ローカル受13制御モジュール502、再送制
御モジュール503、および上記モジュールのタイミン
グをとるタイミング制御モジュール504とから構成さ
、flる。
Global reception control module 501 corresponding to ports
a to d, a local receiving 13 control module 502, a retransmission control module 503, and a timing control module 504 for timing the above modules.

第14図は、受信制御モジュール4の動作フ[1−のう
ちの再送制御モジュール503の動作フローを示してい
る。なお、グローバル受信制御モジュールとローカル受
信制御モジュールの動作は、第1図(a)(b)に示し
たものと同じである。
FIG. 14 shows the operation flow of the retransmission control module 503 of the operation flow [1-] of the reception control module 4. Note that the operations of the global reception control module and the local reception control module are the same as those shown in FIGS. 1(a) and 1(b).

メツセージはパレットに格納されるため、受信の前に受
信バッファ12には、パレットのアドレスが七ソ1−さ
、IL、受信ポート11は、対応する受信バッファ12
のパレットアドレスに従って受(iしたメツセージを格
納する。
Since a message is stored in a pallet, the address of the pallet is stored in the receive buffer 12 before reception.
The received message is stored according to the palette address.

先ず、再送制御モジュール503は、再送キュー10に
1ヘークンがあるか否かを調べ(ステップ1101a)
、あ]lば[・−クンを取り出しく1102a)、再送
カウンタ76の値が所定値より大きいか否かを調べる。
First, the retransmission control module 503 checks whether there is one hunk in the retransmission queue 10 (step 1101a).
, A] l[... 1102a), it is checked whether the value of the retransmission counter 76 is larger than a predetermined value.

所定値より大きいときには、送達未確認(受信済フラグ
74がセラ[・されていない)ポートに対応する受信ポ
ート異常フラグ81をセラ1〜して(ステップ1104
)、所定値以下の場合には5処理ステツプ1104を実
行せず。
If it is larger than the predetermined value, the reception port abnormality flag 81 corresponding to the port whose delivery is not confirmed (received flag 74 is not set to cell) is set to cell 1 (step 1104).
), if the value is less than the predetermined value, the fifth processing step 1104 is not executed.

メツセージ管理テーブル7の受信済フラグ74を参照し
、メツセージが全ポートで受信済になって−:ll − いるかを調べる(ステップ1105a)c受信済でない
ポートがあれば、トークンを中継キュー9に接続しくス
テップ1106)、再送カラ〉り76の値をプラス1す
る(ステップ1107)。全ポートで受信済であれば、
トークンのアドレスポインタ103が指すパレットをパ
レット・管理モジュール16に返却し、(ステップ11
08a)、新し。
Refer to the received flag 74 of the message management table 7 and check whether the message has been received on all ports (step 1105a) If there is a port that has not received the message, connect the token to the relay queue 9 (step 1106), and the value of retransmission value 76 is incremented by 1 (step 1107). If it has been received on all ports,
The pallet pointed to by the token address pointer 103 is returned to the pallet/management module 16, and (step 11
08a), new.

くアドレスポインタ103には、中継保留メソセージ登
録フィールドの内容をセットする(ステップ1109a
)、ステップ1109aを実行した結果、アドレスポイ
ンタ103の内容が0でない場合、トークンを中継キュ
ー9に接続し1、中継保留メツセージ登録フィールドを
Oクリアする(ステップ1llla)、Lかし、アドレ
スポインタ103の内容がOとなった場合には、1−−
クン在トークン管理モジュール17に返却し、トークン
番号R8フィールドをOクリアする(ステップ1112
a)。
The contents of the relay pending message registration field are set in the address pointer 103 (step 1109a).
), if the content of the address pointer 103 is not 0 as a result of executing step 1109a, connect the token to the relay queue 9 and clear the relay pending message registration field to O (step 1lla), set L, address pointer 103 If the content of becomes O, 1--
The token is returned to the existing token management module 17 and the token number R8 field is cleared to O (step 1112).
a).

このように、第2実施例においては、ネットワークのメ
ツセージ伝送における確認情報挿入手順−33−nr・ の複雑さがなくなり、ネットワーク経路の再構成に要す
る時間が短縮され、障害に対し、て許容度が高く2かつ
回報通信も行えるネットワークを構成することができる
As described above, in the second embodiment, the complexity of the confirmation information insertion procedure-33-nr in network message transmission is eliminated, the time required to reconfigure the network route is shortened, and the tolerance against failures is increased. It is possible to construct a network that has a high value of 2 and can also perform broadcast communication.

次に、第17図は1本発明の第3の実施例を示す計算機
ネットワークシステムの基本構成図である。第17図に
おいて、lはノード装置、2は伝送線であり、矢印の向
きはデータの流肛を示している。つまり、隣接関係にあ
る2台のノード装置間は単方向通信方式であり、3台の
ノード装置により形成されるループの合成が、本実施例
の構成である。
Next, FIG. 17 is a basic configuration diagram of a computer network system showing a third embodiment of the present invention. In FIG. 17, 1 is a node device, 2 is a transmission line, and the direction of the arrow indicates the flow of data. In other words, a unidirectional communication system is used between two adjacent node devices, and the configuration of this embodiment is a combination of a loop formed by three node devices.

第18図は、第17図におけるノード装置1の構成図で
ある。第18図において、41は処理ユニット(以下、
PUと記す)、42は通信制御ユニット(以下、CUと
記す)、43a=cは受信ポート、44d−fは送信ポ
ートである。また。
FIG. 18 is a configuration diagram of the node device 1 in FIG. 17. In FIG. 18, 41 is a processing unit (hereinafter referred to as
42 is a communication control unit (hereinafter referred to as CU), 43a=c is a reception port, and 44d-f are transmission ports. Also.

121は受信制御ユニット(以下、RCUど記す)、1
22は送信制御ユニツ1−(以下、S CUど記す)、
123は中継キュー、125はデータ管理−3=1− テーブル(以下、DMTと記す)、126はポートステ
ータス5127は時計である。他のノード装置からのデ
ータは、受信ポート13で受信さat、RCU l 2
1に渡さ、11る。PU41からのデータはRCIJ 
121が受ける。RCUI21は、受け取ったデータを
中継キュー123に°っなぐ。5CU122が中継キュ
ー123がらデータを取り出し、送信ポート44がその
データを他の一ノード装置に送信する。また、SC,U
122は、1)シ丁11にデータを送る。
121 is a reception control unit (hereinafter referred to as RCU), 1
22 is a transmission control unit 1- (hereinafter referred to as SCU),
123 is a relay queue, 125 is a data management-3=1- table (hereinafter referred to as DMT), and 126 is a port status 5127 is a clock. Data from other node devices is received at the reception port 13 at the RCU l 2
Passed to 1, 11. Data from PU41 is from RCIJ
121 receives. The RCUI 21 transfers the received data to the relay queue 123. The 5CU 122 retrieves data from the relay queue 123, and the transmission port 44 transmits the data to another node device. Also, SC, U
122: 1) sends data to the computer 11;

第19図は、第17図において使用されるデータのフォ
ーマットを示す図である。第19図°において、131
はデータ種別コード(以下、FCと記す)領域、132
はデータ発信源アドレス(以下、SAど記す)領域51
33はデータ通番(以下、Cと記す)領域、134は情
報(以下、■と記す)領域である。
FIG. 19 is a diagram showing the format of data used in FIG. 17. In Figure 19°, 131
is the data type code (hereinafter referred to as FC) area, 132
is the data source address (hereinafter referred to as SA) area 51
33 is a data serial number (hereinafter referred to as C) area, and 134 is an information area (hereinafter referred to as ■).

第21図は、第19図におけるRCU121の構成図で
あり、第20図はデータ管理テーブル(D M T) 
 l 25の構成図であり、第22図は第21図におけ
るポートステータス126の構成図である。
FIG. 21 is a configuration diagram of the RCU 121 in FIG. 19, and FIG. 20 is a diagram of the data management table (DMT).
FIG. 22 is a configuration diagram of the port status 126 in FIG. 21.

第21図において、1211は受信バッファ(以下、R
Bと記す)、1212は受信制御部。
In FIG. 21, 1211 is a reception buffer (hereinafter referred to as R
1212 is a reception control unit.

1213は受信制御部1212を時分割的に動作させる
タイミング制御部である。なお、添字gは。
1213 is a timing control unit that operates the reception control unit 1212 in a time-division manner. In addition, the subscript g is.

PU41用RBを示している。RB for PU41 is shown.

第20図において、1251がSA領域32.1252
が通番領域であり、これらは、データのSA領域325
通番領域33に各々対応する。また、1253は受信済
フラグ(a = cは、受信ボー h 43の添字に対
応する)、1254は送侶済フラグ、1255は着信済
フラグである。また。
In Fig. 20, 1251 is the SA area 32.1252
is the serial number area, and these are the SA area 325 of the data.
Each corresponds to the serial number area 33. Further, 1253 is a received flag (a=c corresponds to the subscript of the received call h43), 1254 is a sender flag, and 1255 is a received call flag. Also.

第22図において、1261が受信ポート異常フラグで
あり、1262が送信ポート異常フラグである。a−f
はポートの添字に対応する。
In FIG. 22, 1261 is a reception port abnormality flag, and 1262 is a transmission port abnormality flag. a-f
corresponds to the port index.

第21図において、受信ポート43は、受信データ(P
U41は生成データ)をそ1tぞ、1を対応するRB1
211に格納しく例えば、受信ポート43aはRB12
11a)、その後、タイミング制御部1213を起動す
る。タイミング制御部1213は、ポートステータス1
26の受(Rポート異常フラグ1261のうち、クリア
されている(つまり、正常を示している)ビットと対応
する受信制御部1212を起動する。受信制御部121
2は、自身と対応するRB1211にデータが無い場合
、前回受信し、てからの経過時間を求め、その値が予め
定めておいた所定の値を越えていたならば、受信ポート
異常フラグ12131の自身ど対応するビットをセット
・シ、受信ポートの異常を表示する。RB1211にデ
ータが有る場合、そのデ □−タの5A32とC33と
で0MT125を検索する。この結果、そのデータが未
RIII= t’あった場合、登録しく通番領域33の
値を0MT125の通番領域1252に書く)、受信し
たポートと対応する受信済フラグ1253のビットをセ
ラ[・シて、中継キュー123につなぐ。検索の結果、
登録済であった場合、そのデータを受信したポートと対
応する受信済フラグ1253のビットをセットし5その
受信データを抹消する。PU41からデータを受ける受
In制御部1212は、受信済フラグではなく、七償済
フラグ1255をセットする。
In FIG. 21, the receiving port 43 receives received data (P
U41 is the generated data), 1 is the corresponding RB1
For example, the reception port 43a is stored in RB12.
11a) Then, the timing control section 1213 is activated. The timing control unit 1213 controls the port status 1
The reception control unit 1212 corresponding to the bit that is cleared (in other words, indicates normal) of the R port abnormality flag 1261 is started.Reception control unit 121
2, if there is no data in the RB 1211 corresponding to itself, calculates the elapsed time since the last reception, and if the value exceeds a predetermined value, sets the reception port abnormality flag 12131. Sets the corresponding bit to indicate an error on the receiving port. If there is data in RB1211, search for 0MT125 using 5A32 and C33 of that data. As a result, if the data is not yet RIII=t', write the value of the serial number field 33 to the serial number field 1252 of 0MT125) and set the bit of the received flag 1253 corresponding to the receiving port. , is connected to the relay queue 123. As a result of the search,
If the data has been registered, the bit of the received flag 1253 corresponding to the port that received the data is set and the received data is deleted. The receiving in control unit 1212 that receives data from the PU 41 sets the seven compensation completed flag 1255 instead of the received flag.

次に、5CU122の構成と動作について、詳述する。Next, the configuration and operation of the 5CU 122 will be described in detail.

第23図は、5CU122の構成図である。1221は
送信データ処理部、1222は送イnバッファ(以下、
S B ト記す)、1223はFC登録テーブル(以下
、F CTと記す]である。
FIG. 23 is a configuration diagram of the 5CU 122. 1221 is a transmission data processing unit, 1222 is a transmission-in buffer (hereinafter referred to as
1223 is an FC registration table (hereinafter referred to as FCT).

5CU12’2は、中継キュー123がらデータを取り
出し、5B1222defにセットする。また、そのデ
ータのFC領域31の値が、FCT1223に登録され
ており、かっD MoTl 25内のそのデータに対す
るt信済フラグがクリアのままであったならば、SB1
222gにもセットする。
The 5CU 12'2 takes out the data from the relay queue 123 and sets it to 5B1222def. Also, if the value of the FC area 31 of that data is registered in the FCT 1223, and the t-credit flag for that data in the MoTl 25 remains clear, SB1
Set it to 222g.

ただし、そのデータのS A 32と等しいデータで、
以前に送信済となっているデータが受4’Bポート43
全てで受信済となっていない場合、(受信済フラグ12
53と受信ポート異常フラグ’1261を対応するビッ
トごとに論理和をとり(異常ポートでは、受信不能であ
るから、二扛を無視するため)、その結果がオール1か
否かで確認する。オール1であJlば、全ポートで受(
73済である)、5I31222にセットせずに、中継
キュー123につなぐ、5B1222de、fにセノ[
・シた場合、送イn済フラグ1254をセットし、SB
1222gにセットした場合には、着信済フラグ125
5をセットするeSCU122は、データを5B122
2defにセットしたならば、送信ポート44を起動す
る。送信ポート44は、5B1222defのデータを
他のノード装置に転送するが、送信ポート14の動作中
に障害を検知すると、転送を中断し、再度送信を試みる
。しかし、この回数・が予め定めた値(0以上)を越え
た場合には、そのデータの転送を行わない。また、この
時、送信ポート異常フラグ1262のそのポートに対応
するビットをセット・することにより、異常である旨の
表示がなされる(正常である旨の表示は、そのビットを
クリアすることによりなさJする。これは、送信が正常
終了した時に、送信ポートが行う)。
However, with data equal to S A 32 of that data,
Previously sent data is received at 4'B port 43.
If not all have been received, (received flag 12)
53 and the reception port abnormality flag '1261 for each corresponding bit (in order to ignore two signals since reception is not possible at the abnormal port), and check whether the result is all 1 or not. If all 1 is Jl, all ports receive (
73 completed), connect to the relay queue 123 without setting it to 5I31222, set Seno [ to 5B1222de, f
・If it is, set the sent-in completed flag 1254 and send it to SB.
If set to 1222g, the incoming call flag 125
The eSCU 122 that sets 5 sets the data to 5B122.
If set to 2def, the transmission port 44 is activated. The transmission port 44 transfers the 5B1222def data to another node device, but if a failure is detected during the operation of the transmission port 14, the transfer is interrupted and the transmission is attempted again. However, if this number of times exceeds a predetermined value (0 or more), the data is not transferred. At this time, an indication that the port is abnormal is made by setting the bit corresponding to that port in the sending port abnormality flag 1262 (an indication that it is normal is not made by clearing that bit). (This is done by the sending port when the sending is successfully completed).

第17図に示した基本構成のままでは、耐故障性は低い
。各ノード装置1には、送信、受信それぞれ3藺のポー
トを設けているが、第17図におい゛てネットワー!・
の端に位置する。ノード装置1は、そのうちの3ポート
しか使用していない。仮に、中央に位置した。ノード装
置1が停止したとすると。
The basic configuration shown in FIG. 17 has low fault tolerance. Each node device 1 is provided with three ports for transmission and three for reception, but in FIG.・
located at the edge of The node device 1 uses only three of the ports. For example, it was located in the center. Assume that the node device 1 has stopped.

送(i不能や受信不能となるノード装置があるので、空
いているポートをつないで(1つのノード装置の送信ポ
ート数および受信ポート数は、各々奇数個であるため、
基本構成時の空送信ポート数と空受信ポート数が等しい
)、第24図に示す構成にしている。こjtは、全ノー
ド装置で1つのループを形成するようにしたものである
。この構成において、データバスは少なくとも2つ有り
、■データの中継回数は多くて1回である。この構成に
おいて、中央に位置するノード装置が停止した時の構成
図が、第25図である。この構成になっても、2つのノ
ード装置間のデータバスは少なくとも2つ有る。また、
全ノード装置(6台)で1つのループを構成している。
Since there are node devices that cannot transmit or receive data, connect the vacant ports (the number of transmit ports and receive ports of one node device are odd numbers, so
The number of empty transmitting ports and the number of empty receiving ports in the basic configuration are equal), and the configuration is as shown in FIG. This jt is designed so that all node devices form one loop. In this configuration, there are at least two data buses, and (1) the number of times data is relayed is one at most. In this configuration, FIG. 25 is a configuration diagram when the node device located in the center is stopped. Even with this configuration, there are at least two data buses between two node devices. Also,
All node devices (6 devices) constitute one loop.

空ポートの処理に関しては、他に幾つが有り、例えば、
第26図に示す構成とする方法である。
Regarding processing of empty ports, there are several other methods, for example,
This is a method of creating the configuration shown in FIG.

この構成においても、データバスは少なくとも2つ有る
。また、第26図の構成で、中央に位置するノード装置
を停止させると、第27図の構成となる。この構成でも
、データバスは少なくとも2つ有るが、■データの中継
が最短でも2回必要な経路が存在する。
Even in this configuration, there are at least two data buses. Furthermore, in the configuration shown in FIG. 26, if the node device located in the center is stopped, the configuration shown in FIG. 27 will be obtained. Even in this configuration, there are at least two data buses, but there are (1) paths that require data to be relayed at least twice.

このように、第3実施例においては、単純な制御により
、トラフィックの増大を抑制でき、複数の経路に同時に
同一のメツセージを送ることができるので、過負荷時に
おいても高(a頼性のあるネットワークを実現できる。
In this way, in the third embodiment, the increase in traffic can be suppressed through simple control, and the same message can be sent to multiple routes at the same time. A network can be realized.

また、受信ポートと送信ポートの合計数のノード装置と
接続できる。つまり、接続可能なノード装置数以下の送
信(受信)ポート数で構成できるので、経済的である。
Also, it can be connected to the total number of node devices including receiving ports and sending ports. In other words, it is economical because the number of transmitting (receiving) ports can be less than the number of connectable node devices.

第28図は1本発明の第4の実施例を示すもので、ノー
ド装置に内蔵さJLるオープンコレクタ回路の構成図で
ある。また、第29図は、第28図の動作原理を示すタ
イミングチャート・である。
FIG. 28 shows a fourth embodiment of the present invention, and is a block diagram of an open collector circuit built in a node device. Further, FIG. 29 is a timing chart showing the operating principle of FIG. 28.

トライステート論理素子の入力信号の立上り、−、+1
−                        
’lρまたは立下りに対して、出力コントロール信号を
充分に遅らせることは、トライステート論理素子がディ
スエーブルさ九てハイインピーダンス状態になるタイミ
ングを遅らせることになる。従って、   ・トライス
テート論理素子がハイインピーダンスになるまでの間で
は1通常の二値論理素子どし、て高速に動作するので、
出力の立上りは、プルアップ抵抗RLの大きさと殆んど
関係なく、高速fヒできる。さらに、プルアップ抵抗R
Lの値を大きくすることができるので5スイッチング動
作時の消費電力が大幅に小さくなる。また、トライステ
ート論理素子の、特性として5デイス工−ブル時の出力
電流が通常の二値論理素子より大幅に小さいので、低消
費のオープンコレクタ回路が実現できる。
Rise of input signal of tri-state logic element, -, +1

Delaying the output control signal sufficiently with respect to 'lρ or falling will delay the timing at which the tristate logic element is disabled and enters a high impedance state. Therefore, until the tri-state logic element becomes high impedance, it operates as fast as a normal binary logic element, so
The rise of the output can be achieved at high speed, almost unrelated to the size of the pull-up resistor RL. Furthermore, the pull-up resistor R
Since the value of L can be increased, power consumption during 5-switching operation can be significantly reduced. Further, since the tristate logic element has a characteristic that the output current during 5-day fabrication is much smaller than that of a normal binary logic element, a low-consumption open collector circuit can be realized.

オープンコレクタ回路として、トライステート論理素子
を使用する場合、出力をオフにしてハイインピーダンス
とする出力コントロール信号入力を、出力を゛′ト1”
に変化させる入力信号の変化より遅らせる方法5例えば
遅延回路を設けることにより、トライステート論理素子
の出力がハイインビー・12− −ダンスになるタイミングが、出力信号が入力(8号に
基づいて変ずヒするタイミングより遅(なるので、出力
信号の立上りがオープンコレクタでない通常の論理素子
の動作と同じになり、出力(g号の立上りがオープンコ
レクタ素子に比べて早くなる。
When using a tri-state logic element as an open collector circuit, an output control signal input that turns off the output and makes it high impedance is used to turn the output off to high impedance.
Method 5: For example, by providing a delay circuit, the timing at which the output of the tri-state logic element becomes a high in-bee/12- Since the timing of the output signal (g) is later than that of the open collector element, the rise of the output signal is the same as the operation of a normal logic element that is not an open collector, and the rise of the output signal (g) is faster than that of an open collector element.

一方、トライステート論理素子の入力信号を直接出力コ
ントロール入力に接続してオープンコレクタ回路どして
使用する場合には、出力コントロール人力により、出力
がハイインピーダンスとなるのが入力信号に基づく出力
信号の変fヒより早いので2通常のオープンコレクタ素
子と同じような動作どなり、出力の立上りは、プルアッ
プ抵抗RLど負荷容量cLの積で決まる時定数TL=R
LcLとなり、オープンコレクタでない論理素子と同じ
立上り速度とするためには、RLの値を充分に小さくす
る必要がある。RLを小さくするには。
On the other hand, when the input signal of a tri-state logic element is directly connected to the output control input and used as an open collector circuit, the output becomes high impedance due to the output control input. Since it is faster than variable f, it operates in the same way as a normal open collector element, and the rise of the output is determined by the time constant TL = R, which is determined by the product of pull-up resistor RL and load capacitance cL.
In order to achieve the same rise speed as a non-open collector logic element, the value of RL needs to be sufficiently small. To reduce RL.

出力電流の大きい素子が必要であり、消費電力が高くな
る。
A device with a large output current is required, resulting in high power consumption.

本発明の第4実施例では、入力が変化して出力をハイレ
ベルにしようとするとき、トライステート論理素子の出
力コントロール4a号を入力変化より遅らせて動作させ
ることにより、出力のローレベルからハイレベルへの変
化は5通常の論理素子として動作するため、出力の立上
り速度は、プルアップ抵抗RLの影響を殆んど受けない
ので、R1の値を高くすることにより、低消費電力とす
ることができる。
In the fourth embodiment of the present invention, when the input changes and the output is set to high level, the output control No. 4a of the tri-state logic element is operated with a delay from the input change, so that the output changes from low level to high level. Since the change to level 5 operates as a normal logic element, the output rise speed is hardly affected by the pull-up resistor RL, so by increasing the value of R1, power consumption can be reduced. Can be done.

トライステート論理素子51に入力データが入力され、
出力コントロール信号5Gが′H′′のとき5トライス
テート論理素子51の出力が出力データ57に反映さ狂
る。出力コン[・ロール信号56は、入力データ54を
遅延回路5゛2を介して、予め定められた時間だけ遅延
する遅延データ55および入力データ54に基づいて、
出力制御回路53により出力される。トライステート論
理素子51の出力はプルアップ抵抗(Rし)58を介し
て電源にプルアップさ、IL、駆動する負荷と等価な負
荷容量cLが接続されている。簡qtのために、ト・ラ
イステート論理素子51にインバータを使用し、人力デ
ータ54として、第29図(a)に示すパル〜・13− ス幅t P wの矩形波を入力した場合を説明する。
Input data is input to the tri-state logic element 51,
When the output control signal 5G is ``H'', the output of the 5-tristate logic element 51 is reflected in the output data 57 and becomes erroneous. The output control signal 56 is based on the input data 54 and the delay data 55 that delays the input data 54 by a predetermined time via the delay circuit 5'2.
It is output by the output control circuit 53. The output of the tri-state logic element 51 is pulled up to the power supply via a pull-up resistor (R) 58, and is connected to IL and a load capacitance cL equivalent to the load to be driven. For simple qt, an inverter is used for the tri-state logic element 51, and a rectangular wave with a pulse width t P w shown in FIG. 29(a) is input as the human data 54. explain.

入力データ54は、遅延口vfs52により予め定めら
れた時間tdだけ遅延させられ、第29図(b)に示す
ような遅延データ55どなる。入力データ54と遅延デ
ータ55とを入力とし、て、出力制御回路53は出力コ
ントロール信号56を生成する。出力コントロール信号
5Gの生成手段は、種々の方法が考えられるが5例えば
2人力データ54と遅延データ55の論理和をとること
により。
The input data 54 is delayed by a predetermined time td by the delay port vfs 52, and becomes delayed data 55 as shown in FIG. 29(b). The output control circuit 53 receives input data 54 and delay data 55 and generates an output control signal 56. The output control signal 5G may be generated by various methods, such as by calculating the logical sum of the two-manpower data 54 and the delay data 55.

第29図(c)に示すような(tpw+td)のパルス
幅の信号となり、出力コントロール信号がHHHのとき
、出力イネーブルとなり、出力コントロール信号がII
 L Hのとき、出力ディスエーブルどなるように、ト
ライステート論理イ〉′バーク51の出力を制御する。
The signal has a pulse width of (tpw+td) as shown in FIG. 29(c), and when the output control signal is HHH, the output is enabled and the output control signal is set to II.
When LH, the output of the tri-state logic I>'bark 51 is controlled so that the output is disabled.

すなわち、入力データが’ H”から′L″に変化する
タイミングが遅延時間tdだけ遅らされた(c)に示す
46号が出力コントロール信号56として使用さ九るの
で、入力データ54が’H”から゛′Lパに変化してか
ら遅延時間tdの間も出力コントロール信号が′H゛′
である。ぞのため、トライステート論理素子51はイネ
ーブルであり、その出力は入力データ54の反転信号と
なり、素子固有の伝搬遅延時間の後、直ちにn L 1
1から゛H″に変化する。
That is, since the timing at which the input data changes from 'H' to 'L' is delayed by the delay time td, signal No. 46 shown in (c) is used as the output control signal 56, the input data 54 changes from 'H' to 'L'. Even during the delay time td after changing from `` to ``L'', the output control signal remains ``H''.
It is. Therefore, the tri-state logic element 51 is enabled and its output becomes the inverted signal of the input data 54, and after an element-specific propagation delay time, immediately n L 1
Changes from 1 to ``H''.

次に、入力データ54が゛H″から′L′°に変化して
時間tdを経過した後、出力コントロール信号56が、
 (e)に示すように”H″′からzl L II /
\変fヒするため、トライステート論理素子51の出力
がディスエーブルされ、ハイインピーダンス(z)状態
となる。
Next, after the input data 54 changes from ``H'' to ``L'' and time td elapses, the output control signal 56 becomes
As shown in (e), from "H"' to zl L II /
Because of the change in f, the output of tri-state logic element 51 is disabled and placed in a high impedance (z) state.

この後、入力データ54が(f L 11からI )(
11に変化すると、トライステート論理素子51がイネ
ーブルされ、出力データは入力データの反転信号である
L″になる。
After this, the input data 54 is (f L 11 to I ) (
11, the tri-state logic element 51 is enabled and the output data becomes L'', which is the inverted signal of the input data.

以上の出力データ57の波形が(d)である。The waveform of the above output data 57 is shown in (d).

従って、トライステート論理素子5Iの出力の立上りは
、トライステート論理素子51がイネーブルのときのI
L′″から# HIIへの立上り時間t T Llと等
しくなる。
Therefore, the rising edge of the output of tri-state logic element 5I is equal to the rise of I when tri-state logic element 51 is enabled.
It becomes equal to the rise time t T Ll from L''' to #HII.

一方、第30図に示すトライステート論理素子31を用
いた従来のオープンコレクタ回路では、入力データ34
は、トライステート論理装置31の出力コンi・ロール
入力に接続され、入力データが′H″からL″に変化す
ると、直ちにト・う・rステート論理装置31の出力が
ディスエーブルされ。
On the other hand, in the conventional open collector circuit using the tristate logic element 31 shown in FIG.
is connected to the output control input of the tri-state logic device 31, and as soon as the input data changes from ``H'' to ``L'', the output of the tri-state logic device 31 is disabled.

出力がハイインピーダンス状態になるので、出方データ
37′は、プルアップ抵抗RLと等価負荷容量CI−の
積で定まる時定数TL ” RL CLで立上る。
Since the output is in a high impedance state, the output data 37' rises with a time constant TL'' RLCL determined by the product of the pull-up resistor RL and the equivalent load capacitance CI-.

この波形が第29図(e)であり、その立上り時間tT
LH2は、TLの関数となり、出力が10%から90%
に変化する時間、つまり立上り時間tTLH2は、次式
のようになる。
This waveform is shown in FIG. 29(e), and its rise time tT
LH2 is a function of TL, and the output varies from 10% to 90%
The time for the change to tTLH2, that is, the rise time tTLH2, is expressed by the following equation.

t−rLHs+ =TL (12n0.9−1!nO,
l)辷2.2TL 従って1例えば、ローショット・キー(L S)タイプ
のT T L (T ransister −T ra
nsister  L、 ogic)の集積回路(I 
C: I r+tegrated  C1rcui仁)
の出力立上り時間t TL Hはl D n S以下で
あるため、これと等価に動作させるには、 としなければならず5負荷容量CLが10数pFのオー
ダであり、RLの値を小さくしなければならない。しか
し、そのようにすると、消費電力が大きくなり、通常の
LSタイプのTTLでは、駆動できない場合が生じる工 このように、従来のオープンコレクタ回路は。
t-rLHs+ =TL (12n0.9-1!nO,
l) Length 2.2 TL Therefore 1 For example, low shot key (LS) type T TL (Transister -T ra
integrated circuits (I
C: Ir+tegrated C1rcuijin)
Since the output rise time t TL H of is less than l D n S, in order to operate equivalently to this, the load capacitance CL is on the order of tens of pF, and the value of RL is made small. There must be. However, doing so increases power consumption and may not be able to drive the conventional LS type TTL.

出力の立上りがプルアップ負荷抵抗R■、と負荷容量C
Lの時定数T L = RL CLで決定さ4yるため
When the output rises, the pull-up load resistance R and load capacitance C
Since the time constant of L is determined by TL = RL CL, 4y.

出力の立上り時間がオープンコレクタでない通常の論理
素子に比べて遅くなる。もし2通常の論理素子と同じ立
上り速度を得ようとすると、プルアップ抵抗RLを小さ
くしなけ4Lばならず5出力電流が増大するので、出力
電流の消費電力が増加する。
The output rise time is slower than that of a normal logic element that is not an open collector. If it were to obtain the same rise speed as a normal logic element, the pull-up resistor RL would have to be made smaller, and the output current would increase, resulting in an increase in the power consumption of the output current.

本発明の第4実施例においては、[・ライステート論理
素子を使用し、出力コン]・ロール信号をオフするタイ
ミングを入力4’B号のレベルが変fヒするタイミング
より遅らせることにより、入力信号が変化したとき、入
力に追従して出力信号が変化するまでは、オープンコレ
クタでない通常の論理素子として動作させ、その後5出
力コントロール(8号のオフにより、出力をハイインピ
ーダンスとすることができるので、出力がハイレベルに
立上る時間が1通常の論理素子と同等となり、オープン
コレクタ素子より早くなる。また、トライステート論理
素子は、ハイインピーダンスになったときのオフ状態出
力電流が通常の論理素子に比べて1折重さいので、低消
費電力である。さらに、プルアップ抵抗RLの値が、出
力の立上り時間に及ぼす影響も少ないため、オープンコ
レクタ素子よりも高いインピーダンスのプルアップ抵抗
とすることができる。すなわち、本発明の第4実施例に
おいては、立上り時間は、使用する論理素子に対応した
ものになるので、従来のオープンコレクタ回路より高速
で低消費電力のオープンコレクタ回路が実現できる。
In the fourth embodiment of the present invention, the timing for turning off the roll signal is delayed from the timing at which the level of the input signal 4'B changes. When the signal changes, it operates as a normal logic element that is not an open collector until the output signal changes following the input, and then the output can be set to high impedance by turning off the 5 output control (No. 8 is turned off) Therefore, the time for the output to rise to a high level is the same as that of a normal logic element, and is faster than an open collector element.In addition, the off-state output current of a tri-state logic element when it becomes high impedance is equal to that of a normal logic element. Since it is one fold heavier than an open collector element, it has low power consumption.Furthermore, the value of the pull-up resistor RL has little effect on the output rise time, so a pull-up resistor with higher impedance than an open collector element is used. That is, in the fourth embodiment of the present invention, the rise time corresponds to the logic element used, so an open collector circuit that is faster and consumes less power than the conventional open collector circuit can be realized. .

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明によれば、異なる時刻での
カウンタ値を比較することにより、受信ポートの異常を
短時間に検出することができ、また、ネットワークのメ
ツセージ伝送における確認情報挿入手順の複雑さがなく
なり、ネットワーク経路の再構成に要する時間が短縮さ
れ、障害に対して許容度が高く、かつ回報通信も行え、
また、単純な制御によりトラフィックの増大を抑制でき
、複数の経路に同時に同一のメツセージを送ることがで
きるので5信頼性を高めることができる。また、出力立
上り時間が短縮され、低消費電力であるオープンコレク
タ回路を実現できる。
As explained above, according to the present invention, an abnormality in a receiving port can be detected in a short time by comparing counter values at different times, and also it is possible to detect an abnormality in a receiving port in a short time by comparing counter values at different times. It reduces complexity, reduces the time required to reconfigure network routes, is more tolerant to failures, and allows for round-trip communication.
Furthermore, the increase in traffic can be suppressed through simple control, and the same message can be sent to multiple routes at the same time, thereby improving reliability. Further, the output rise time is shortened, and an open collector circuit with low power consumption can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示す計算機ネットワー
クシステムにおけるノード装置の受信制御モジュールの
動作フローチャート、第2図は同じく再送制御モジュー
ルの動作フローチャート、第3図、第4図は同じく送信
制御モジュールの動作フローチャー1・、第5図は本発
明の第1実施例を適用した計算機ネットワークシステム
の構成図、第6図は第5図のノード装置の詳細構成図、
第7図は第5図の伝送制御モジュールの詳細構成図、第
8図はトークンの構成図5第9図は第7図における受信
カウンタの構成図、第10図は第7図のメツセージ管理
テーブルの構成図、第11図は第7図のポート管理テー
ブルの構成図、第12図は第7図の受信制御モジュール
の詳細構成図、第13図は第7図の送信制御モジュール
の詳細構成図、第14図は本発明の第2の実施例を示す
受信制御モジュールの動作フローチャート・、第15図
は第7図におけるメツセージ管理テーブルの構成図、第
16図は第7図の受信制御モジュールの構成図、第17
図本発明の第3実施例を示す計W機ネットワークシステ
ムの全体構成図、第18図は第17図におけるノード装
置の構成図、第19図はデータフォーマットの構成図、
第20図は第18図のデータ管理テーブルの構成図、第
21図は第18図の受信制御ユニットの構成図、第22
図は第21図のポートステータスの構成図、第23図は
第21図の送信制御ユニットの構成図、第2,1図は第
3実施例の構成図、第25図は障害時の再構成例を示す
図、第26図は第24図の変形実施例の構成図、第27
図は第26図の構成で障害時の再構成例の図、第28図
は本発明の第4実施例を示すオープンコレクタ回路の構
成図、第29図は第28図の動作原理を示すタイムチャ
ート、第30図は従来のオープンコレクタ回路の構成図
である。 l:ノード装置、2:伝送線、3:処理装置モジュール
、4:伝送制御モジュール、5:受信制御モジュール、
6:送信制御モジュール、7:メツセージ管理テーブル
、8:ポート管理テーブル。 9:中継キュー、18:受信カウンタ、100;1・−
クン、41:処理ユニット、42:通(S制御ユニット
・、13:受信ポート、14:送信ポート5121:受
信制御ユニット、122:送信制御ユニット、123:
中継キュー、125:データ管理テーブル、126:ポ
ートステータス、31゜51 : t−ライステート論
T!J、素子、52;遅延回路、53:出力制御回路、
54:入力データ、55:遅延データ、56:出力コン
トロール信号、57゜37′ :出力データ、58.3
8ニブルアツプ抵抗、59,39:負荷容量。 代現人弁理士小 月1 勝 男 琴10(e−) 第2図 始め /−77t’g l!ρl ヵt−31,3も−1,フずνヅ)x3+1L丁)ン ト 71ρ2.、 yyρ2 Y−り凛)1t、し yll、3            クンψ専)すζン
タ 1j  ν           //7θJ・ノX、
                         
        、j;′y〜           
    了ドレ又ネηンタ   )し7 y ’ 4 
        ts穣=θ楼料          
             “ I〃tセ メ・月シジば全床゛−) 九  7/p4              2Y−ク
ン曹す有Iユ                   
      トクンθ7】IY /71!77 ノタの を7 竿3凹 竿4図 竿5a 竿を済 tI        A’z 築8rfJ $9TM 子10凹 竿17 I!It 第7z口 蜂13 T!1 華!4図 芋15別 Z4     7( 草7乙図 薪!7図 ¥I8凹 隼lq口 ¥zO口 Ll)C 子21図 #zz目 矛24 T!1 隼z3Tj:J ¥25図 V−260 竿27回 ′第23図
FIG. 1 is an operation flowchart of a reception control module of a node device in a computer network system showing a first embodiment of the present invention, FIG. 2 is an operation flowchart of a retransmission control module, and FIGS. 3 and 4 are transmission flowcharts. Operation flowchart 1 of the control module, FIG. 5 is a configuration diagram of a computer network system to which the first embodiment of the present invention is applied, FIG. 6 is a detailed configuration diagram of the node device in FIG. 5,
Figure 7 is a detailed configuration diagram of the transmission control module in Figure 5, Figure 8 is a token configuration diagram, Figure 9 is a configuration diagram of the reception counter in Figure 7, and Figure 10 is the message management table in Figure 7. , FIG. 11 is a configuration diagram of the port management table in FIG. 7, FIG. 12 is a detailed configuration diagram of the reception control module in FIG. 7, and FIG. 13 is a detailed configuration diagram of the transmission control module in FIG. 7. , FIG. 14 is an operation flowchart of the reception control module showing the second embodiment of the present invention, FIG. 15 is a configuration diagram of the message management table in FIG. 7, and FIG. 16 is a flowchart of the reception control module in FIG. Configuration diagram, No. 17
Figure 18 is a diagram showing the overall configuration of a network system showing a third embodiment of the present invention; Figure 18 is a diagram showing the configuration of the node device in Figure 17; Figure 19 is a diagram showing the configuration of the data format;
FIG. 20 is a configuration diagram of the data management table in FIG. 18, FIG. 21 is a configuration diagram of the reception control unit in FIG. 18, and FIG.
The figure is a configuration diagram of the port status in Figure 21, Figure 23 is a configuration diagram of the transmission control unit in Figure 21, Figures 2 and 1 are configuration diagrams of the third embodiment, and Figure 25 is reconfiguration in the event of a failure. 26 is a diagram showing an example, and FIG. 26 is a configuration diagram of a modified embodiment of FIG. 24.
The figure shows an example of reconfiguration in the event of a failure with the configuration shown in Fig. 26, Fig. 28 is a block diagram of an open collector circuit showing the fourth embodiment of the present invention, and Fig. 29 shows a timing diagram showing the operating principle of Fig. 28. The chart, FIG. 30, is a configuration diagram of a conventional open collector circuit. l: node device, 2: transmission line, 3: processing device module, 4: transmission control module, 5: reception control module,
6: Transmission control module, 7: Message management table, 8: Port management table. 9: Relay queue, 18: Reception counter, 100; 1・-
41: Processing unit, 42: Communication (S control unit, 13: Reception port, 14: Transmission port 5121: Reception control unit, 122: Transmission control unit, 123:
Relay queue, 125: Data management table, 126: Port status, 31°51: t-Rystate theory T! J, element, 52; delay circuit, 53: output control circuit,
54: Input data, 55: Delay data, 56: Output control signal, 57°37': Output data, 58.3
8 nibble up resistance, 59, 39: load capacity. Genken Patent Attorney Ko Month 1 Katsu Ogoto 10 (e-) Start of Figure 2/-77t'g l! ρl kat-31, 3 is also -1, Fuzuνㅅ)x3+1Ld)nt71ρ2. , yyρ2 Y-ririn) 1t, yll, 3 Kun ψ Sen) ζ tanta 1j ν //7θJ・ノX,

,j;'y~
7 y' 4
ts = θrou fee
“I〃t Seme Tsuki Shijiba All Beds゛-) 9 7/p4 2Y-Kun Sosu Yu Iyu
Tokun θ7】IY /71!77 Notano 7 Rod 3 concave rod 4 figure rod 5a I finished the rod A'z 8rfJ $9TM child 10 concave rod 17 I! It No. 7z Kuchibee 13 T! 1 Flower! 4 figure potato 15 separate Z4 7 (grass 7 Otsu figure firewood! 7 figure ¥ I8 concave falcon lq mouth ¥ zO mouth Ll) C child 21 figure #zz eye spear 24 T! 1 Hayabusa z3Tj: J ¥25 Figure V-260 Rod 27 times' Figure 23

Claims (1)

【特許請求の範囲】 1、複数の送受信ポートを備えた複数のノード装置を該
送受信ポートにより任意に結合して計算機ネットワーク
を構成し、任意のノード装置から予め定めた1つ以上の
送信ポートを介して複数のノード装置に同時に同一のメ
ッセージを送信し、該メッセージを受信ポートを介して
受信したノード装置が該メッセージを再度送信を繰り返
し、上記メッセージを伝達する蓄積型伝送方式において
、各受信ポートに対し、該受信ポートによるメッセージ
の受信数を示すカウンタを設け、異なる時刻での該カウ
ンタの値を比較して、その結果が等しくなった受信ポー
トを異常と判定することを特徴とする計算機ネットワー
クの伝送方式。 2、上記ノード装置の異常ポートは、メッセージを新た
に受信したとき、正常復旧と判定されることを特徴とす
る特許請求の範囲第1項記載の計算機ネットワークの伝
送方式。 3、複数の送受信ポートを備えた複数のノード装置を該
送受信ポートにより任意に結合して計算機ネットワーク
を構成し、任意のノード装置から予め定めた1つ以上の
送信ポートを介して複数のノード装置に同時に同一のメ
ッセージを送信し、該メッセージを受信ポートを介して
受信したノード装置が該メッセージを再度送信を繰り返
し、上記メッセージを伝達する蓄積型伝送方式において
、各受信ポートに対し、該受信ポートによるメッセージ
の受信数を示すカウンタを設け、任意のノード装置から
発信ないし中継送信したメッセージと同一のメッセージ
が、該ノード装置が上記メッセージを送信したポートの
全てより受信されるまで、上記メッセージを発信した同
一のノード装置より引き続き発信された上記メッセージ
とは異なるメッセージの発信および中継を保留すること
を特徴とする計算機ネットワークの伝送方式。 4、上記メッセージの送信保留に際して、送信されるメ
ッセージにタグを付け、同一のノード装置より引き続き
発信された上記メッセージとは異なるメッセージにはタ
グを付けず、上記メッセージの送達確認完了後、タグを
受け渡すことにより、メッセージの送信保留およびその
解除を行うことを特徴とする特許請求の範囲第3項記載
の計算機ネットワークの伝送方式。 5、上記任意のノード装置は、送信済みのメッセージが
、規定された時間内に所定のポートの少なくとも1つの
受信ポートより、受信済みでない場合、改めて再送する
ことを特徴とする特許請求の範囲第3項記載の計算機ネ
ットワークの伝送方式。 6、上記任意のノード装置は、上記メッセージを送信し
た送信ポートに対応して定められた1つ以上の受信ポー
トの全てより受信されるまで、該メッセージを一定回数
再送した後、未だ上記メッセージを受信しない受信ポー
トを障害ポートとみなし、再送を打ち切るとともに、以
後、該障害ポートよりの受信完了を待たずして、上記障
害ポートよりの受信完了条件のみを再送条件とすること
を特徴とする特許請求の範囲第3項記載の計算機ネット
ワークの伝送方式。 7、上記任意のノード装置は、予め定めた時間が経過し
ても受信が行われない受信ポートを障害ポートとみなし
、メッセージを新たに受信したポートを正常復帰とみな
すことにより、送信保留に対する受信完了条件を適宜変
更していくことを特徴とする特許請求の範囲第3項記載
の計算機ネットワークの伝送方式。 8、上記任意のノード装置は、出力コントロール信号を
利用して、オープンコレクタ論理素子と等価にトライス
テート論理素子を動作させるオープンコレクタ回路を内
蔵し、該オープンコレクタ回路は、トライステート論理
素子の出力コントロール信号による出力ディスエーブル
タイミングを入力信号の変化タイミングより遅らせるこ
とを特徴とする特許請求の範囲第3項記載の計算機ネッ
トワークの伝送方式。
[Claims] 1. A computer network is constructed by arbitrarily coupling a plurality of node devices each having a plurality of transmission/reception ports by the transmission/reception ports, and one or more predetermined transmission ports are transmitted from any node device. In the storage type transmission method, the same message is sent to multiple node devices at the same time via a receiving port, and the node device that receives the message via a receiving port repeatedly sends the message again to transmit the message. A computer network characterized in that a counter is provided to indicate the number of messages received by the receiving port, and the values of the counter at different times are compared, and receiving ports for which the results are equal are determined to be abnormal. transmission method. 2. The computer network transmission system according to claim 1, wherein the abnormal port of the node device is determined to have returned to normal when a new message is received. 3. Configure a computer network by arbitrarily connecting a plurality of node devices equipped with a plurality of transmitting/receiving ports using the transmitting/receiving ports, and connect a plurality of node devices from any node device via one or more predetermined transmitting ports. In a storage type transmission method, in which the same message is simultaneously sent to each receiving port, and a node device that receives the message via a receiving port repeatedly sends the message again to transmit the message, A counter is provided to indicate the number of messages received by the node device, and the node device transmits the above message until the same message as the message transmitted or relayed from the node device is received from all the ports to which the node device sent the message. A transmission method for a computer network characterized by suspending the transmission and relaying of messages different from the above-mentioned messages that are subsequently transmitted from the same node device that has been transmitted. 4. When suspending the transmission of the above message, tag the message to be sent, do not tag messages that are different from the above message that are subsequently sent from the same node device, and after the delivery confirmation of the above message is completed, tag the message to be sent. 4. The computer network transmission system according to claim 3, wherein message transmission is suspended and released by passing the message. 5. The above-described arbitrary node device retransmits the transmitted message anew if the transmitted message has not been received from at least one receiving port of the predetermined ports within a specified time. The computer network transmission method described in Section 3. 6. The above arbitrary node device retransmits the message a certain number of times until the message is received by all of the one or more receiving ports determined corresponding to the sending port that sent the message, and then the above arbitrary node device still sends the above message. A patent characterized in that a reception port that does not receive data is regarded as a faulty port, retransmission is terminated, and thereafter, only the condition for completion of reception from the faulty port is set as the retransmission condition without waiting for the completion of reception from the faulty port. A computer network transmission system according to claim 3. 7. The above-mentioned arbitrary node device considers a receiving port that does not receive data even after a predetermined period of time has passed as a failed port, and considers a port that has newly received a message as having returned to normal, so that the receiving port for which transmission is pending is treated as a failed port. 4. The computer network transmission system according to claim 3, wherein the completion condition is changed as appropriate. 8. The above arbitrary node device includes an open collector circuit that operates a tristate logic element equivalently to an open collector logic element using an output control signal, and the open collector circuit operates the output of the tristate logic element. 4. The computer network transmission system according to claim 3, wherein the output disable timing by the control signal is delayed from the change timing of the input signal.
JP61211584A 1986-09-10 1986-09-10 Transmission system for computer network Pending JPS6367942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61211584A JPS6367942A (en) 1986-09-10 1986-09-10 Transmission system for computer network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61211584A JPS6367942A (en) 1986-09-10 1986-09-10 Transmission system for computer network

Publications (1)

Publication Number Publication Date
JPS6367942A true JPS6367942A (en) 1988-03-26

Family

ID=16608182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61211584A Pending JPS6367942A (en) 1986-09-10 1986-09-10 Transmission system for computer network

Country Status (1)

Country Link
JP (1) JPS6367942A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897941A (en) * 1981-12-08 1983-06-10 Toshiba Corp Diagnostic system of data transmitter
JPS58201440A (en) * 1982-05-20 1983-11-24 Mitsubishi Electric Corp Loop mode transmission system
JPS59190755A (en) * 1983-04-13 1984-10-29 Oki Electric Ind Co Ltd Channel duplexing system
JPS60134647A (en) * 1983-12-23 1985-07-17 Hitachi Ltd Communication network system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897941A (en) * 1981-12-08 1983-06-10 Toshiba Corp Diagnostic system of data transmitter
JPS58201440A (en) * 1982-05-20 1983-11-24 Mitsubishi Electric Corp Loop mode transmission system
JPS59190755A (en) * 1983-04-13 1984-10-29 Oki Electric Ind Co Ltd Channel duplexing system
JPS60134647A (en) * 1983-12-23 1985-07-17 Hitachi Ltd Communication network system

Similar Documents

Publication Publication Date Title
US6661773B1 (en) Method for detection of stale cells following route changes in a data communication
EP0495575B1 (en) Repeater interface controller
CA1248209A (en) Reliable synchronous inter-node communication in a self-routing network
US4489379A (en) Distributed data processing in ring-structured networks architected for full duplex peer-to-peer operation of processing stations and uninterruptible transfer of long data records between stations
CN103095540B (en) industrial Ethernet data distribution and link redundancy design
US5131041A (en) Fault tolerant interconnection networks
JPS6184943A (en) Self-routing packet and line switching system
JPS62144439A (en) Non-blocking self-routing exchange network
JPS62501114A (en) Lockup detection and recovery in packet-switched networks
CN102868604B (en) Two-dimension Mesh double buffering fault-tolerant route unit applied to network on chip
JPS6184942A (en) Self-routing exchange system
JPH03136424A (en) Recomposition system for high-speed mesh connetion type local area network
JPS5947906B2 (en) loop transmission system
WO1983002181A1 (en) A selector switch for a concurrent network of processors
JPH05508278A (en) Digital data communication network repeater
WO2011117088A1 (en) Implementing enhanced link bandwidth in a headless interconnect chip
EP3738279B1 (en) System, method, and device for communication between network segments
US6337860B1 (en) Redundancy termination
JPS6367942A (en) Transmission system for computer network
JPH03504912A (en) Communication systems and switching elements used in communication systems
US4870639A (en) Packet switching system
Bolding et al. Design of a router for fault-tolerant networks
JPH0191556A (en) Node equipment for indefinite communication network
WO2010150478A1 (en) Network system
JPH0477141A (en) Node device for monolithic communication network