JPS6367676A - 一般ル−プベクトル化処理方式 - Google Patents
一般ル−プベクトル化処理方式Info
- Publication number
- JPS6367676A JPS6367676A JP21191286A JP21191286A JPS6367676A JP S6367676 A JPS6367676 A JP S6367676A JP 21191286 A JP21191286 A JP 21191286A JP 21191286 A JP21191286 A JP 21191286A JP S6367676 A JPS6367676 A JP S6367676A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- intermediate text
- vector
- text
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract 3
- 238000004458 analytical method Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 13
- 238000003672 processing method Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 230000009191 jumping Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000009466 transformation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分腎〕
本発明は貰級言語で書かれたソースプログラムに含まれ
るループをベクトル化するベクトル化処理方式に関し、
特にベクトル化の対象とするループの種類を拡大する技
術に関する。
るループをベクトル化するベクトル化処理方式に関し、
特にベクトル化の対象とするループの種類を拡大する技
術に関する。
従来、ベクトル演算機能を有するベクトルプロセッサに
実行させる目的プログラムを、高級言語で書かれたソー
スプログラムを翻訳して得るコンパイラが、ソースプロ
グラムに対しベクトル化処理の対象としていたのは、Ｄ
Ｏ文によって形成されるループだけであり、ＩＦ文と０
０７０文で形成されるループなど、ＤＯ文以外によるル
ープはベクトル化の対象となっていなかった。
実行させる目的プログラムを、高級言語で書かれたソー
スプログラムを翻訳して得るコンパイラが、ソースプロ
グラムに対しベクトル化処理の対象としていたのは、Ｄ
Ｏ文によって形成されるループだけであり、ＩＦ文と０
０７０文で形成されるループなど、ＤＯ文以外によるル
ープはベクトル化の対象となっていなかった。
ベクトル演算機能を有するベクトルプロセッサにおいて
は、−ａに、目的プログラムのうちベクトル命令によっ
て実行される部分の割合を太き（すればするほど、実行
時間を短くすることができる。ところが、上述の従来技
術では、ベクトル化の対象がＤｏループのみであるため
、ＩＦ文と００７０文で作られたループはベクトル化の
対象とならず、スカラ命令で実行されるため性能が悪く
なるという欠点がある。
は、−ａに、目的プログラムのうちベクトル命令によっ
て実行される部分の割合を太き（すればするほど、実行
時間を短くすることができる。ところが、上述の従来技
術では、ベクトル化の対象がＤｏループのみであるため
、ＩＦ文と００７０文で作られたループはベクトル化の
対象とならず、スカラ命令で実行されるため性能が悪く
なるという欠点がある。
また従来のコンパイラでベクトル化するために、人手に
てＩＦ文と００７０文をＤｏ文に書き直すことも行なわ
れているが、人手によるため、対象ループの発見と四き
直しに多大な時間を必要とし、さらに書き直し時に誤り
を生むおそれがある。
てＩＦ文と００７０文をＤｏ文に書き直すことも行なわ
れているが、人手によるため、対象ループの発見と四き
直しに多大な時間を必要とし、さらに書き直し時に誤り
を生むおそれがある。
本発明はこのような従来の欠点を解決したものであり、
Ｄｏ文によって形成されるループのみならず、ＩＦ文と
００７０文で形成されるループなど、ＤＯ文以外による
ループもベクトル化し得るようにすることを目的とする
。
Ｄｏ文によって形成されるループのみならず、ＩＦ文と
００７０文で形成されるループなど、ＤＯ文以外による
ループもベクトル化し得るようにすることを目的とする
。
本発明における一般ベクトル化処理方式は、上記目的を
達成するため、 高級言語で書かれたソースプログラムを翻訳してベクト
ル演算機能を有するベクトルプロセッサに対する目的プ
ログラムを生成するコンパイラのベクトル化処理方式に
おいて、 高級言語で書かれたソースプログラムを読み込み、構文
解析を行なって第１の中間テキストを生成する構文解析
部と、 第１の中間テキストを、先頭に制御が来たら終わりまで
一直線に制御が進み且つ途中から分岐による飛び出しが
なく然も途中に制御が飛び込むこともない幾つかの第１
の中間テキストの列である基本ブロックにまとめ、該基
本ブロック間の制御の流れを解析する制御構造解析部と
、 該制御構造解析部で解析された基本ブロック間の制御の
流れをもとにループを検出するループ検出部と、 該ループ検出部によって検出されたループ内の第１の中
間テキストに対してインデックス変数を検出するインデ
ックス検出部と、 ゛ 前記検出されたループ内の第１の中間テキストの並
列実行可能性を判断するベクトル化判定部と、該ベクト
ル化判定部によってベクトル化可能と判定されたとき、
第１の中間テキストからベクトル化処理を施した第２の
中間テキストを生成するベクトルテキスト生成部と、 第２の中間テキストから目的プログラムを生成して出力
するコード生成部とを有する。
達成するため、 高級言語で書かれたソースプログラムを翻訳してベクト
ル演算機能を有するベクトルプロセッサに対する目的プ
ログラムを生成するコンパイラのベクトル化処理方式に
おいて、 高級言語で書かれたソースプログラムを読み込み、構文
解析を行なって第１の中間テキストを生成する構文解析
部と、 第１の中間テキストを、先頭に制御が来たら終わりまで
一直線に制御が進み且つ途中から分岐による飛び出しが
なく然も途中に制御が飛び込むこともない幾つかの第１
の中間テキストの列である基本ブロックにまとめ、該基
本ブロック間の制御の流れを解析する制御構造解析部と
、 該制御構造解析部で解析された基本ブロック間の制御の
流れをもとにループを検出するループ検出部と、 該ループ検出部によって検出されたループ内の第１の中
間テキストに対してインデックス変数を検出するインデ
ックス検出部と、 ゛ 前記検出されたループ内の第１の中間テキストの並
列実行可能性を判断するベクトル化判定部と、該ベクト
ル化判定部によってベクトル化可能と判定されたとき、
第１の中間テキストからベクトル化処理を施した第２の
中間テキストを生成するベクトルテキスト生成部と、 第２の中間テキストから目的プログラムを生成して出力
するコード生成部とを有する。
構文解析部によって、ソースプログラムから第１の中間
テキストが生成され、制御′８構造解析部は、この第１
の中間テキストを基本ブロックにまとめ、基本ブロック
間の制御の流れを解析する。ループ検出部は、上記制御
の流れをもとにループを検出し、インデックス検出部は
検出されたループ内の第１の中間テキストに対して、ル
ープの繰返しごとに一定数だけ増減する変数であるイン
デックス変数を検出する。そして、これらの情報をもと
に、前記検出されたループ内の第１の中間テキストの並
列実行可能性がベクトル化判定部で判定され、ベクトル
テキスト生成部によってベクトル化処理を施した第２の
中間テキストが生成され、この第２の中間テキストから
コード生成部で目的プログラムが生成される。
テキストが生成され、制御′８構造解析部は、この第１
の中間テキストを基本ブロックにまとめ、基本ブロック
間の制御の流れを解析する。ループ検出部は、上記制御
の流れをもとにループを検出し、インデックス検出部は
検出されたループ内の第１の中間テキストに対して、ル
ープの繰返しごとに一定数だけ増減する変数であるイン
デックス変数を検出する。そして、これらの情報をもと
に、前記検出されたループ内の第１の中間テキストの並
列実行可能性がベクトル化判定部で判定され、ベクトル
テキスト生成部によってベクトル化処理を施した第２の
中間テキストが生成され、この第２の中間テキストから
コード生成部で目的プログラムが生成される。
Ｃ実施例〕
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の実施例に使用するコンパイラの機能ブ
ロック図であり、１はソースプログラム、２はコンパイ
ラ、３は目的プログラム、２８１ は第１の中間テキス
ト、２８２は基本ブロック、２Ｂ３は第２の中間テキス
トである。コンパイラ２は構文解析部２１．制御構造解
析部２２．ループ（★山部２３゜インデックス検出部２
４．ベクトル化判定部２５．ベクトルテキスト生成部２
６およびコード生成部２７を含んでいる。
ロック図であり、１はソースプログラム、２はコンパイ
ラ、３は目的プログラム、２８１ は第１の中間テキス
ト、２８２は基本ブロック、２Ｂ３は第２の中間テキス
トである。コンパイラ２は構文解析部２１．制御構造解
析部２２．ループ（★山部２３゜インデックス検出部２
４．ベクトル化判定部２５．ベクトルテキスト生成部２
６およびコード生成部２７を含んでいる。
第１図において、コンパイラ２内の構文解析部２１は、
高級言語で書かれたソースプログラム１を読み込み、第
１の中間テキスト２８１を生成する。
高級言語で書かれたソースプログラム１を読み込み、第
１の中間テキスト２８１を生成する。
例えば、ソースプログラム１が第２図に示すようなソー
スプログラムとすると、第３図に示すような第１の中間
テキストを生成する。この第１の中間テキストは、次の
制御構造解析部２２へ渡される。
スプログラムとすると、第３図に示すような第１の中間
テキストを生成する。この第１の中間テキストは、次の
制御構造解析部２２へ渡される。
制御構造解析部２２では、第１の中間テキストを基本ブ
ロック２８２に分割し、基本ブロック間の制御の移行を
調べる。この様子を第４図に示す。なお、第４図におい
て８１〜Ｂ４は基本ブロックであり、ここで基本ブロッ
クとは、先頭に制御が来たら終わりまで一直線に制御が
進み且つ途中から分岐による飛び出しがなく然も途中に
制御が飛び込むこともない幾つかの第１の中間テキスト
の列である。
ロック２８２に分割し、基本ブロック間の制御の移行を
調べる。この様子を第４図に示す。なお、第４図におい
て８１〜Ｂ４は基本ブロックであり、ここで基本ブロッ
クとは、先頭に制御が来たら終わりまで一直線に制御が
進み且つ途中から分岐による飛び出しがなく然も途中に
制御が飛び込むこともない幾つかの第１の中間テキスト
の列である。
次のループ検出部２３では、プログラム中のループを検
出する０本明細書ではループを、強連拮な基本ブロック
の集まり、すなわちループに属する任意の基本ブロック
から他のブロックへループ内の基本ブロックのみを通っ
て制御を移すことができ、しかも入口ブロック（ループ
外からループ内の基本プロ７りに制御を渡す場合通る基
本ブロック）が１つであるものと定義する。また、２つ
の基本ブロックＢ１と基本ブロックＢ２について、プロ
グラムの入口から基本ブロックＢ２に達するどの路も必
ず基本ブロックＢ１を通るとき、基本ブロックＢｌは基
本ブロックＢ２の支配ブロックであると定義する。この
とき、基本ブロックＢ１は基本ブロックＢ２を支配する
ともいう。また、基本ブロックＢ１が基本プロ・ツクＢ
２に直接制御を渡しているとき基本ブロックＢ２は基本
ブロックＢ１の直後続ブロックであると定義する。これ
らの定義から、ループの入口ブロックは、ループ内のす
べての基本ブロックの支配ブロックになる。
出する０本明細書ではループを、強連拮な基本ブロック
の集まり、すなわちループに属する任意の基本ブロック
から他のブロックへループ内の基本ブロックのみを通っ
て制御を移すことができ、しかも入口ブロック（ループ
外からループ内の基本プロ７りに制御を渡す場合通る基
本ブロック）が１つであるものと定義する。また、２つ
の基本ブロックＢ１と基本ブロックＢ２について、プロ
グラムの入口から基本ブロックＢ２に達するどの路も必
ず基本ブロックＢ１を通るとき、基本ブロックＢｌは基
本ブロックＢ２の支配ブロックであると定義する。この
とき、基本ブロックＢ１は基本ブロックＢ２を支配する
ともいう。また、基本ブロックＢ１が基本プロ・ツクＢ
２に直接制御を渡しているとき基本ブロックＢ２は基本
ブロックＢ１の直後続ブロックであると定義する。これ
らの定義から、ループの入口ブロックは、ループ内のす
べての基本ブロックの支配ブロックになる。
しかも、入口ブロックはループ内の基本ブロックである
から、ループ内のある基本ブロックの直後続ブロックに
なっている。
から、ループ内のある基本ブロックの直後続ブロックに
なっている。
この事実を用いて、ループ検出部２３は、ループの入口
ブロックを、自分が支配しているある基本ブロックの直
後続ブロックが自分自身であるものを探すことによって
求める。第４図では基本ブロックＢ２は基本ブロックＢ
４を支配し、しかも基本ブロックＢ２は基本ブロックＢ
４の直後続ブロックであるから、基本ブロックＢ２はル
ープの入口ブロックである。またループ検出部２３は、
ループを、入口ブロックを含む強連結ブロック全体とし
て求める。第４図では基本ブロックＢ２．Ｂ３゜Ｂ４が
一つのループとして検出される。
ブロックを、自分が支配しているある基本ブロックの直
後続ブロックが自分自身であるものを探すことによって
求める。第４図では基本ブロックＢ２は基本ブロックＢ
４を支配し、しかも基本ブロックＢ２は基本ブロックＢ
４の直後続ブロックであるから、基本ブロックＢ２はル
ープの入口ブロックである。またループ検出部２３は、
ループを、入口ブロックを含む強連結ブロック全体とし
て求める。第４図では基本ブロックＢ２．Ｂ３゜Ｂ４が
一つのループとして検出される。
ループの繰返しごとに一定数だけ増減する変数を、本明
細書ではインデックス変数と呼ぶ。インデックス検出部
２４では、ループ内の第１の中間テキストをスキャンし
インデックス変数を検出する。
細書ではインデックス変数と呼ぶ。インデックス検出部
２４では、ループ内の第１の中間テキストをスキャンし
インデックス変数を検出する。
第３図では■がインデックス変数となる。インデックス
変数は一つのループ内に複数個あってもよい。
変数は一つのループ内に複数個あってもよい。
ベクトル化判定部２５では、第１の中間テキストのうち
、インデックス変数を定義するテキストを除いたものに
ついて、インデックス変数の初期値。
、インデックス変数を定義するテキストを除いたものに
ついて、インデックス変数の初期値。
増分値情報をもとに、すべての変数の定義参照関係を調
べ並列実行可能かどうかをチェックする。
べ並列実行可能かどうかをチェックする。
ベクトルテキスト生成部２６では、ベクトル化判定部２
５の判定結果を考慮し、第１の中間テキスト２８１から
ベクトル化処理を施した第２の中間テキスト２８３を以
下のようにして生成する。第３図の場合のように、ルー
プの脱出条件がインテ・７クス変数と定数との比較にな
っている場合等、制御がループに入る前にループ長の計
算が可能な場合、ベクトルテキスト生成部２６は、ベク
トル長ＶＬをそのループ長として第２の中間テキストを
生成する。第３図から作られる第２の中間テキストの一
例を示せば、第５図に示すものとなる。なお、第５図中
、ＶＭＩはヘクトルマスクである。他方、ベクトルテキ
スト生成部２６は、第６図のソースプログラムのように
ループ長がループの実行にともなって定まるときには、
ベクトル長は、配列宣言やコンパイラに対するオプショ
ン等から求まる長さで中間テキストを作成し、変数や配
列のストアについてのみ実行時にループ長を求めて、求
めたループ長をベクトル長としてストアする中間テキス
トを加える。第６図に対する第２の中間テキストの一例
を示せば第７図に示すものとなる。なお、第７図中、Ｌ
ｅａｄｉｎｇ ｚｅｒｏ Ｖ Ｍ １は、ベクトルマ
スクＶＭＩＯ中で先頭位置を０として最初に０要素がく
る位置を求める中間テキストである。
５の判定結果を考慮し、第１の中間テキスト２８１から
ベクトル化処理を施した第２の中間テキスト２８３を以
下のようにして生成する。第３図の場合のように、ルー
プの脱出条件がインテ・７クス変数と定数との比較にな
っている場合等、制御がループに入る前にループ長の計
算が可能な場合、ベクトルテキスト生成部２６は、ベク
トル長ＶＬをそのループ長として第２の中間テキストを
生成する。第３図から作られる第２の中間テキストの一
例を示せば、第５図に示すものとなる。なお、第５図中
、ＶＭＩはヘクトルマスクである。他方、ベクトルテキ
スト生成部２６は、第６図のソースプログラムのように
ループ長がループの実行にともなって定まるときには、
ベクトル長は、配列宣言やコンパイラに対するオプショ
ン等から求まる長さで中間テキストを作成し、変数や配
列のストアについてのみ実行時にループ長を求めて、求
めたループ長をベクトル長としてストアする中間テキス
トを加える。第６図に対する第２の中間テキストの一例
を示せば第７図に示すものとなる。なお、第７図中、Ｌ
ｅａｄｉｎｇ ｚｅｒｏ Ｖ Ｍ １は、ベクトルマ
スクＶＭＩＯ中で先頭位置を０として最初に０要素がく
る位置を求める中間テキストである。
最後に、コード生成部２７は、第２の中間テキストから
目的プログラム３を生成し、出力する。
目的プログラム３を生成し、出力する。
以上、ループの飛び出しがループの最後尾にある場合に
ついて説明したが、飛び出しがループの始めや途中にあ
るときにも同様の処理が可能である。
ついて説明したが、飛び出しがループの始めや途中にあ
るときにも同様の処理が可能である。
以上説明したように、本発明においては、ベクトル化処
理前にプログラムの制御構造を解析してループを見出す
ため、Ｄｏ文で作られるループだけでなく、ＩＦ文とＧ
ＯＴＯ文で作られるなど、各種のループをベクトル化す
ることができ、従来ベクトル化していなかったループを
ベクトル化するため、ベクトルプロセッサにおいてプロ
グラムの実行速度を短縮し得るという効果がある。
理前にプログラムの制御構造を解析してループを見出す
ため、Ｄｏ文で作られるループだけでなく、ＩＦ文とＧ
ＯＴＯ文で作られるなど、各種のループをベクトル化す
ることができ、従来ベクトル化していなかったループを
ベクトル化するため、ベクトルプロセッサにおいてプロ
グラムの実行速度を短縮し得るという効果がある。
第１図は本発明の実施例に使用するコンパイラの機能ブ
ロック図、 第２図はソースプログラム１の一例を示す図、第３図は
第２図のソースプログラムに対応する第１の中間テキス
トの一例を示す図、 第４図は第３図の第１の中間テキストを基本ブロックに
まとめた状態を示す図、 第５図は第３図に対応する第２の中間テキストの一例を
示す図、 第６図はソースプログラムの他の例を示す図および。 第７図は第６図に対応する第２の中間テキストの一例を
示す図である。 図において、工・・・ソースプログラム、２・・・コン
パイラ、３・・・目的プログラム、２１・・・構文解析
部、２２・・・制御構造解析部、２３・・・ループ検出
部、２４・・・インデックス検出部、２５・・・ベクト
ル化判定部、２６・・・ベクトルテキスト生成部、２７
・・・コード生成部、２８１・・・第１の中間テキスト
、２８２・・・基本ブロック、２８３・・・第２の中間
テキスト。
ロック図、 第２図はソースプログラム１の一例を示す図、第３図は
第２図のソースプログラムに対応する第１の中間テキス
トの一例を示す図、 第４図は第３図の第１の中間テキストを基本ブロックに
まとめた状態を示す図、 第５図は第３図に対応する第２の中間テキストの一例を
示す図、 第６図はソースプログラムの他の例を示す図および。 第７図は第６図に対応する第２の中間テキストの一例を
示す図である。 図において、工・・・ソースプログラム、２・・・コン
パイラ、３・・・目的プログラム、２１・・・構文解析
部、２２・・・制御構造解析部、２３・・・ループ検出
部、２４・・・インデックス検出部、２５・・・ベクト
ル化判定部、２６・・・ベクトルテキスト生成部、２７
・・・コード生成部、２８１・・・第１の中間テキスト
、２８２・・・基本ブロック、２８３・・・第２の中間
テキスト。
Claims (1)
- 【特許請求の範囲】 高級言語で書かれたソースプログラムを翻訳してベクト
ル演算機能を有するベクトルプロセッサに対する目的プ
ログラムを生成するコンパイラのベクトル化処理方式に
おいて、 高級言語で書かれたソースプログラムを読み込み、構文
解析を行なって第１の中間テキストを生成する構文解析
部と、 第１の中間テキストを、先頭に制御が来たら終わりまで
一直線に制御が進み且つ途中から分岐による飛び出しが
なく然も途中に制御が飛び込むこともない幾つかの第１
の中間テキストの列である基本ブロックにまとめ、該基
本ブロック間の制御の流れを解析する制御構造解析部と
、 該制御構造解析部で解析された基本ブロック間の制御の
流れをもとにループを検出するループ検出部と、 該ループ検出部によって検出されたループ内の第１の中
間テキストに対してインデックス変数を検出するインデ
ックス検出部と、 前記検出されたループ内の第１の中間テキストの並列実
行可能性を判断するベクトル化判定部と、該ベクトル化
判定部によってベクトル化可能と判定されたとき、第１
の中間テキストからベクトル化処理を施した第２の中間
テキストを生成するベクトルテキスト生成部と、 第２の中間テキストから目的プログラムを生成して出力
するコード生成部とを有することを特徴とする一般ルー
プベクトル化処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21191286A JPS6367676A (ja) | 1986-09-09 | 1986-09-09 | 一般ル−プベクトル化処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21191286A JPS6367676A (ja) | 1986-09-09 | 1986-09-09 | 一般ル−プベクトル化処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367676A true JPS6367676A (ja) | 1988-03-26 |
Family
ID=16613713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21191286A Pending JPS6367676A (ja) | 1986-09-09 | 1986-09-09 | 一般ル−プベクトル化処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367676A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007170235A (ja) * | 2005-12-20 | 2007-07-05 | Try:Kk | 定量ポンプヘッドおよびその製作方法 |
| KR101107809B1 (ko) * | 2004-05-13 | 2012-01-25 | 미쓰비시덴키 가부시키가이샤 | 상태 파악 장치 및 이 상태 파악 장치를 사용한 전력 개폐 기기의 개폐 제어 장치 |
-
1986
- 1986-09-09 JP JP21191286A patent/JPS6367676A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101107809B1 (ko) * | 2004-05-13 | 2012-01-25 | 미쓰비시덴키 가부시키가이샤 | 상태 파악 장치 및 이 상태 파악 장치를 사용한 전력 개폐 기기의 개폐 제어 장치 |
| JP2007170235A (ja) * | 2005-12-20 | 2007-07-05 | Try:Kk | 定量ポンプヘッドおよびその製作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821181A (en) | Method for converting a source program of high level language statement into an object program for a vector processor | |
| US20190265955A1 (en) | Method and system for comparing sequences | |
| JPH06314203A (ja) | コンパイラの最適化方法および装置 | |
| US5522074A (en) | Vectorization system for vectorizing loop containing condition induction variables | |
| US20230116546A1 (en) | Method for compilation, electronic device and storage medium | |
| Cummins | Deep learning for compilers | |
| Ferrante et al. | A program form based on data dependency in predicate regions | |
| US7496889B2 (en) | Whitespace keywords | |
| JPS6367676A (ja) | 一般ル−プベクトル化処理方式 | |
| US20060064681A1 (en) | Method and system for verifying makefile accuracy | |
| Paduraru et al. | Automatic test data generation for a given set of applications using recurrent neural networks | |
| JP2701246B2 (ja) | コンパイラのベクトル化処理方式 | |
| JPH09282173A (ja) | プログラムの静的解析方法 | |
| Chennupati et al. | Automatic evolution of parallel recursive programs | |
| US20210125103A1 (en) | Computer system, learning method, and program | |
| Marazzi | Bytecode-based detection of inline functions in binary executables | |
| Gómez | Obtaining High-Level Semantic Information from Binary Code | |
| JP3235462B2 (ja) | ｗｈｉｌｅループ構造変換装置 | |
| Lepper et al. | Visitor Optimization Revisited-Realizing Traversal Graph Pruning by Runtime Bytecode Generation | |
| JP2801193B2 (ja) | インダクション変数のベクトル化処理装置 | |
| JPH03220669A (ja) | 多重ループベクトル化コンパイル方式 | |
| White | Deep Learning Software Repositories | |
| JP2864589B2 (ja) | 関数値差異出力システム | |
| CN116974946A (zh) | 一种源代码分析方法、装置、电子设备及存储介质 | |
| JPH0795272B2 (ja) | コンパイル方法 |