JPS6364440A - Spatial split switch for packet line exchange - Google Patents
Spatial split switch for packet line exchangeInfo
- Publication number
- JPS6364440A JPS6364440A JP61208984A JP20898486A JPS6364440A JP S6364440 A JPS6364440 A JP S6364440A JP 61208984 A JP61208984 A JP 61208984A JP 20898486 A JP20898486 A JP 20898486A JP S6364440 A JPS6364440 A JP S6364440A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- circuit
- line
- memory
- space division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 abstract description 4
- 238000007405 data analysis Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は空間分割スイッチ交換方式に関し、特に該空間
分割スイッチ方式をパケット回線交換用に適用した時の
空間分割スイッチに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a space division switch switching system, and particularly to a space division switch when the space division switch system is applied to packet line switching.
従来、この種の空間分割スイッチでば、各ノードのオン
/オフ情報を保持メモリ等に格納しておぎ、その値に従
って各ノードのオン/オフに状態が制御されていた。Conventionally, in this type of space division switch, on/off information of each node is stored in a holding memory or the like, and the on/off state of each node is controlled according to the stored value.
(発明が解決しようとする問題点)
上述した従来の空間分割スイッチでは、保持メモリ等に
回線の接続情報が格納されているだけなので、回線上の
データを意識することなく、各ノードのオン/オフ状態
を半固定的あるいは時分割にオン/オフに制御している
ため、回線上に伝送されてくるパケット単位の交換を行
うことができないという欠点がある。(Problems to be Solved by the Invention) In the conventional space division switch described above, line connection information is only stored in a holding memory, etc., so each node can be turned on/off without being aware of the data on the line. Since the off state is controlled semi-fixedly or on/off in a time-division manner, there is a drawback that it is not possible to exchange packets transmitted on the line.
本発明のパターツ1〜回線交換用空間分割スイッチは、
パケットを蓄積し、行先を判別する機能を右Jるパケッ
1〜蓄積回路が空間分割スイッチのノード部分に設けら
れ、複数のバケツ1へ蓄積回路からの送信要求を制御す
る競合回路がパケット回線旬に設りられていることを特
徴とする。Paterts 1 to line switching space division switch of the present invention are as follows:
A packet 1 to storage circuit that stores packets and determines their destination is provided at the node part of the space division switch, and a competition circuit that controls transmission requests from the storage circuit to multiple buckets 1 is installed on the packet line. It is characterized by being installed in
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明のパケット回線交換用空間分割スイッチ
の一実施例のブロック図である。パケット端末100は
パケット回線10を介してパケット蓄積回路300,3
10,320に、パケット端末110はパケット回線1
1を介してパケット蓄積回路330,340.350に
、パケット端末120はパケット回線12を介してパケ
ット蓄積回路360,370.380にそれぞれ接続さ
れている。パケット蓄積回路300,330゜360は
パケット回線20を介してパケット端末200に、パケ
ット蓄積回路310,340゜370はパケット回線2
1を介してパケット端末210に、パケット蓄積回路3
20,350゜380はパケット回線22を介してパケ
ット端末220に接続されている。また、パケット蓄積
回路300,330.360はそれぞれ競合制御信号線
30,33.36を介して競合制御回路400に、パケ
ット蓄積回路310,340.370はそれぞれ競合制
御信号線31,34.37を介して競合制御回路410
に、パケット蓄積回路320゜350.380はぞぞれ
競合制御信号線32゜35.38を介して競合制御回路
420に接続されている。なお、パケット端末ioo、
iio。FIG. 1 is a block diagram of an embodiment of a packet line switching space division switch of the present invention. The packet terminal 100 connects the packet storage circuits 300 and 3 via the packet line 10.
10,320, the packet terminal 110 connects the packet line 1
1 to the packet storage circuits 330, 340, and 350, and the packet terminal 120 to the packet storage circuits 360, 370, and 380 through the packet line 12, respectively. The packet storage circuits 300 and 330° 360 connect to the packet terminal 200 via the packet line 20, and the packet storage circuits 310 and 340° 370 connect to the packet line 2.
1 to the packet terminal 210 via the packet storage circuit 3
20,350° 380 is connected to a packet terminal 220 via a packet line 22. Further, the packet accumulation circuits 300, 330.360 are connected to the conflict control circuit 400 via conflict control signal lines 30, 33.36, respectively, and the packet accumulation circuits 310, 340.370 are connected to the conflict control signal lines 31, 34.37, respectively. contention control circuit 410 via
Furthermore, the packet storage circuits 320, 350, and 380 are connected to the contention control circuit 420 via contention control signal lines 32, 35, and 38, respectively. In addition, packet terminal ioo,
iio.
120ば送信側、パケット端末200,210゜220
は受信側である。120: Sending side, packet terminal 200, 210° 220
is the receiving side.
第2図は第1図中のパケット蓄積回路300の一例を示
すブロック図である。FIG. 2 is a block diagram showing an example of the packet storage circuit 300 in FIG. 1.
受信回路301はパケット回線10を介してパケット端
末100と接続され、パケット端末100より発信した
パケットを受信する。メモリ304は、信号母線40を
介して受信回路301と接続され、受信回路301で受
信したパケットが蓄えられる。送信回路30は信号母線
40を介してメモリ304と接続され、メモリ304に
蓄えられているパケットをパケット回線20を介してパ
ケット端末200に送信する。テ4−タ分析回路303
は、信号母線40を介してメモリ30/l内に蓄積され
ているパケットのアドレスパートと自分で持っているア
ドレスパートの比較を行い、一致した場合は、データ分
析制御信号線43を介してパケット蓄積制御回路305
に通知する。パケット蓄積制御回路305は受信回路制
御信号線41を介して受信回路301と、送信回路制御
信号線42を介して送信回路302と、データ分析回路
制御線43を介してデータ分析回路303とそれぞれ接
続され、データ分析回路303からアドレスパート一致
の通知を受けると、競合制御信号線30を介して競合制
御回路400に送信要求を行い、競合制御回路400よ
りスタート指示があった場合、送信回路302に起動を
か【ノ、パケットをパケット回線20を介してパケット
端末200に送信する。なお、アドレスパートが一致し
なかった場合は、パケットは送信されない。The receiving circuit 301 is connected to the packet terminal 100 via the packet line 10 and receives packets transmitted from the packet terminal 100. The memory 304 is connected to the receiving circuit 301 via the signal bus 40, and stores packets received by the receiving circuit 301. The transmitting circuit 30 is connected to the memory 304 via the signal bus 40 and transmits the packets stored in the memory 304 to the packet terminal 200 via the packet line 20. Data analysis circuit 303
compares the address part of the packet stored in the memory 30/l via the signal bus 40 with the address part it owns, and if they match, the packet is transferred via the data analysis control signal line 43. Accumulation control circuit 305
Notify. The packet accumulation control circuit 305 is connected to the receiving circuit 301 via the receiving circuit control signal line 41, to the transmitting circuit 302 via the transmitting circuit control signal line 42, and to the data analysis circuit 303 via the data analysis circuit control line 43. When the address part match notification is received from the data analysis circuit 303, a transmission request is made to the contention control circuit 400 via the contention control signal line 30, and when a start instruction is received from the contention control circuit 400, the transmission circuit 302 Upon activation, a packet is sent to the packet terminal 200 via the packet line 20. Note that if the address parts do not match, the packet will not be transmitted.
なお、他のバケツi〜蓄積回路310,320゜・・・
、380も同様の構成である。In addition, other buckets i~storage circuits 310, 320°...
, 380 have a similar configuration.
以上説明したように本発明は、複数のパケット回線を収
容する空間分割スイッチにおいて、パケットを蓄積し、
行先を判別する機能を有するパケット蓄積回路を空間分
割スイッチのノード部分に、また複数の該パケット蓄積
回路からの送信要求を制御する競合制御回路を該パケッ
ト回線毎に設置することにより、空間分割スイッチのノ
ード自身が独立に交換を行うことが可能となり、パケッ
ト単位の交換およびパケットの同報機能を実現できる効
果がある。As explained above, the present invention stores packets in a space division switch that accommodates multiple packet lines,
By installing a packet storage circuit that has a function of determining the destination in the node part of the space division switch and a contention control circuit that controls transmission requests from a plurality of packet storage circuits for each packet line, the space division switch The nodes themselves can perform the exchange independently, which has the effect of realizing packet-by-packet exchange and packet broadcasting functions.
第1図は本発明のパケット回線用空間分割スイッチの一
実施例のブロック図、第2図は第1図中のパケット蓄積
回路300の一例を示すブロック図である。
100、 110. 120・・・パケット端末(送信
側)、200 、 210. 220・・・パケット端
末(受信側)、400 、 410. 420・・・競
合制御回路、10、11.12.20.21.22・・
・パケット回線、301・・・受信回路、
302・・・送信回路、
303・・・テ゛−タ分析回路、
304・・・メモリ、
305・・・パケット蓄積制御回路、
40・・・・・・信号母線(データバス)、41・・・
・・・受信回路制御信号線、42・・・・・・送信回路
制御信号線、43・・・・・・データ分析回路制御信号
線。FIG. 1 is a block diagram of an embodiment of a space division switch for packet lines according to the present invention, and FIG. 2 is a block diagram showing an example of the packet storage circuit 300 in FIG. 1. 100, 110. 120...Packet terminal (sending side), 200, 210. 220...Packet terminal (receiving side), 400, 410. 420... Competition control circuit, 10, 11.12.20.21.22...
-Packet line, 301...Reception circuit, 302...Transmission circuit, 303...Data analysis circuit, 304...Memory, 305...Packet accumulation control circuit, 40... Signal bus (data bus), 41...
...Reception circuit control signal line, 42...Transmission circuit control signal line, 43...Data analysis circuit control signal line.
Claims (1)
て、パケットを蓄積し、行先を判別する機能を有するパ
ケット蓄積回路が空間分割スイッチのノード部分に設け
られ、複数のパケット蓄積回路からの送信要求を制御す
る競合制御回路がパケット回線毎に設けられていること
を特徴するパケット回線交換用空間分割スイッチ。In a space division switch that accommodates multiple packet lines, a packet storage circuit that has the function of storing packets and determining their destination is provided in the node portion of the space division switch, and controls transmission requests from the multiple packet storage circuits. A space division switch for packet line switching, characterized in that a contention control circuit is provided for each packet line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61208984A JPS6364440A (en) | 1986-09-04 | 1986-09-04 | Spatial split switch for packet line exchange |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61208984A JPS6364440A (en) | 1986-09-04 | 1986-09-04 | Spatial split switch for packet line exchange |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6364440A true JPS6364440A (en) | 1988-03-22 |
Family
ID=16565404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61208984A Pending JPS6364440A (en) | 1986-09-04 | 1986-09-04 | Spatial split switch for packet line exchange |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6364440A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244869A (en) * | 1990-04-03 | 1994-09-02 | Koninkl Ptt Nederland Nv | Method and apparatus for packet switching |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60237743A (en) * | 1984-05-11 | 1985-11-26 | Nec Corp | Large-capacity data exchange device |
-
1986
- 1986-09-04 JP JP61208984A patent/JPS6364440A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60237743A (en) * | 1984-05-11 | 1985-11-26 | Nec Corp | Large-capacity data exchange device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244869A (en) * | 1990-04-03 | 1994-09-02 | Koninkl Ptt Nederland Nv | Method and apparatus for packet switching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6364440A (en) | Spatial split switch for packet line exchange | |
CA1141014A (en) | Data transmission exchange | |
JPH06197133A (en) | Communication system | |
JP2905495B2 (en) | Load control system | |
KR100208254B1 (en) | Apparatus for controlling message routing in full electronic switching system | |
WO2001043352A3 (en) | Domestic communication and entertainment system | |
JPS622746B2 (en) | ||
JP3449081B2 (en) | Packet communication method between one-to-many terminals | |
JP2933478B2 (en) | Switching system resource control method | |
JP3309212B2 (en) | Network switch device | |
JPH0276344A (en) | Load decentralizing system for lan packet network connection equipment | |
JPS6175643A (en) | Waving broadcast communication system | |
JP2530361B2 (en) | Terminal equipment interface equipment | |
JPS61127245A (en) | Communication network | |
JP2635635B2 (en) | Memory information updating device between distributed nodes | |
JPH0750461B2 (en) | Bus switching method | |
JPH02217039A (en) | Poling/selecting control procedure system | |
JPS61150543A (en) | In-node point-to-point communicating system | |
JPS6146653A (en) | Data transmission equipment | |
JPH0391856A (en) | Group terminal system | |
JPH02271747A (en) | Facsimile store and forward exchange system | |
JPH0584693B2 (en) | ||
JPS585547B2 (en) | Packet switching method using station proxy polling | |
JPS63164650A (en) | Node multiplexing system | |
JPH01129551A (en) | Packet switching device |