JPS6356812U - - Google Patents
Info
- Publication number
- JPS6356812U JPS6356812U JP14887086U JP14887086U JPS6356812U JP S6356812 U JPS6356812 U JP S6356812U JP 14887086 U JP14887086 U JP 14887086U JP 14887086 U JP14887086 U JP 14887086U JP S6356812 U JPS6356812 U JP S6356812U
- Authority
- JP
- Japan
- Prior art keywords
- diagram showing
- control amplifier
- frequency
- showing
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
第１図は、この考案の一実施例を示す正面図で
、第４図の前面パネルにおけるデイジタルイコラ
イザパラメータ設定部１００の拡大図である。第
２図は、この考案を適用したコントロールアンプ
の一実施例を示すブロツク図で、第８Ａ図、第８
Ｂ図、第８Ｃ図に示す具体回路の概要を示すもの
である。第３図は、実施例に示すコントロールア
ンプ中に組み込まれている音場効果方式の原理図
である。第４図は、実施例に示すコントロールア
ンプの前面パネルの構成を示す正面図である。第
５図は、第４図の前面パネルにおける表示部９０
の表示例を示す正面図で、インプツトレベル設定
時のものである。第６図は、第４図の前面パネル
におけるデイジタルイコライザパラメータ設定部
１００で設定されるデイジタルイコライザ４２の
フイルタ特性の一例を示すものである。第７図は
、実施例で示すコントロールアンプにおいてイコ
ライザオン／オフキー１１０をオフしたときのデ
イジタルイコライザパラメータ設定部１００にお
ける表示の状態を示す図である。第８Ａ図、第８
Ｂ図、第８Ｃ図は、第２図に同図番で示す各部の
詳細図である。第９図は、この実施例に示すコン
トロールアンプが適用されるリスニングルームの
スピーカ等の配置例を示す平面図である。第１０
図は、実施例で示すコントロールアンプ内のゲイ
ン配分を示すブロツク図である。第１１図は、第
１０図のゲイン配分を説明する線図である。第１
２図は、第１０図のゲイン配分によるノイズレベ
ルを示す線図である。第１３図は、第８Ｃ図にお
けるデイザ付Ａ／Ｄ変換回路２６６の構成例を示
すブロツク図である。第１４図は、第８Ｃ図にお
けるＤ／Ａ変換回路５６の構成例を示すブロツク
図である。第１５図は、第８Ｃ図におけるＤ／Ａ
変換回路４６の動作説明図である。 １０４……周波数特性表示部、１０２……デイ
ジタルイコライザパラメータ設定部。
、第４図の前面パネルにおけるデイジタルイコラ
イザパラメータ設定部１００の拡大図である。第
２図は、この考案を適用したコントロールアンプ
の一実施例を示すブロツク図で、第８Ａ図、第８
Ｂ図、第８Ｃ図に示す具体回路の概要を示すもの
である。第３図は、実施例に示すコントロールア
ンプ中に組み込まれている音場効果方式の原理図
である。第４図は、実施例に示すコントロールア
ンプの前面パネルの構成を示す正面図である。第
５図は、第４図の前面パネルにおける表示部９０
の表示例を示す正面図で、インプツトレベル設定
時のものである。第６図は、第４図の前面パネル
におけるデイジタルイコライザパラメータ設定部
１００で設定されるデイジタルイコライザ４２の
フイルタ特性の一例を示すものである。第７図は
、実施例で示すコントロールアンプにおいてイコ
ライザオン／オフキー１１０をオフしたときのデ
イジタルイコライザパラメータ設定部１００にお
ける表示の状態を示す図である。第８Ａ図、第８
Ｂ図、第８Ｃ図は、第２図に同図番で示す各部の
詳細図である。第９図は、この実施例に示すコン
トロールアンプが適用されるリスニングルームの
スピーカ等の配置例を示す平面図である。第１０
図は、実施例で示すコントロールアンプ内のゲイ
ン配分を示すブロツク図である。第１１図は、第
１０図のゲイン配分を説明する線図である。第１
２図は、第１０図のゲイン配分によるノイズレベ
ルを示す線図である。第１３図は、第８Ｃ図にお
けるデイザ付Ａ／Ｄ変換回路２６６の構成例を示
すブロツク図である。第１４図は、第８Ｃ図にお
けるＤ／Ａ変換回路５６の構成例を示すブロツク
図である。第１５図は、第８Ｃ図におけるＤ／Ａ
変換回路４６の動作説明図である。 １０４……周波数特性表示部、１０２……デイ
ジタルイコライザパラメータ設定部。
Claims (1)
- レベル、Ｑ、中心周波数をパラメータとして制
御するイコライザの特性表示において、レベル、
Ｑは数値表示とし、中心周波数は周波数スケール
上のグラフイツク表示としたことを特徴とする周
波数特性表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14887086U JPS6356812U (ja) | 1986-09-30 | 1986-09-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14887086U JPS6356812U (ja) | 1986-09-30 | 1986-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6356812U true JPS6356812U (ja) | 1988-04-15 |
Family
ID=31063543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14887086U Pending JPS6356812U (ja) | 1986-09-30 | 1986-09-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356812U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756022B2 (ja) * | 1977-08-18 | 1982-11-27 |
-
1986
- 1986-09-30 JP JP14887086U patent/JPS6356812U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756022B2 (ja) * | 1977-08-18 | 1982-11-27 |