JPS635289Y2 - - Google Patents

Info

Publication number
JPS635289Y2
JPS635289Y2 JP1982157070U JP15707082U JPS635289Y2 JP S635289 Y2 JPS635289 Y2 JP S635289Y2 JP 1982157070 U JP1982157070 U JP 1982157070U JP 15707082 U JP15707082 U JP 15707082U JP S635289 Y2 JPS635289 Y2 JP S635289Y2
Authority
JP
Japan
Prior art keywords
pair
resistors
transistor
transistors
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982157070U
Other languages
Japanese (ja)
Other versions
JPS5961622U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1982157070U priority Critical patent/JPS5961622U/en
Publication of JPS5961622U publication Critical patent/JPS5961622U/en
Application granted granted Critical
Publication of JPS635289Y2 publication Critical patent/JPS635289Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、一対の通常の電流制御のトランジス
タ又はFET(電界効果トランジスタ)から成る差
動増幅器及びその個々のトランジスタの特性のバ
ラツキによる同相電圧弁別比の低下を抑制する回
路を備えた高入力インピーダンス・高弁別比の生
体信号増幅器に関するものである。
[Detailed description of the invention] The invention suppresses the reduction in the common-mode voltage discrimination ratio due to variations in the characteristics of a differential amplifier consisting of a pair of ordinary current-controlled transistors or FETs (field effect transistors), and the individual transistors. The present invention relates to a biological signal amplifier with a high input impedance and a high discrimination ratio.

この種の増幅器としては、第1図に示すような
差動増幅器を構成するFETのgmのバラツキに起
因する弁別比の低下を抑制する回路を備えたもの
が周知である。即ち第1図においてC1及びC2
は入力用の一対のカツプリングコンデンサ、ZD
1〜ZD4は過電圧保護用のツエナーダイオード、
R1及びR2はその保護用の一対の直列抵抗、C
3及びC4は高周波に対する一対のフイルタコン
デンサ、R3及びR4は差動増幅器の一対の入力
抵抗である。A1は一対のFETQ1,Q1′から
成る差動増幅器、R5及びR6はFETQ1,Q
1′のそれぞれに対するソースホロワ用の一対の
抵抗、R7及びR8はFETQ1,Q1′のそれぞ
れに対する負荷用の一対の抵抗、Q2は差動増幅
器A1のドレイン電流の和を一定に保持するため
の電流帰還用のトランジスタ、R9はトランジス
タQ2を前記和電流に対応して制御するためのド
レイン電流加算用及びトランジスタQ2のベース
用の抵抗、R10は差動増幅器A1の帰還用及び
トランジスタQ2の負荷用として機能する抵抗、
A2は差動増幅器A1の差動出力を増幅する演算
増幅器、R11は一方のFETQ1のソースへの負
帰還用の抵抗、R12及びVR1はそれぞれ他方
のFETQ1′のソースへの負帰還用抵抗及び帰還
量調整用の可変抵抗、R13は演算増幅器A2の
出力用の抵抗である。
This type of amplifier is well known, as shown in FIG. 1, which is equipped with a circuit for suppressing a reduction in the discrimination ratio caused by variations in the gm of FETs constituting a differential amplifier. That is, in FIG. 1, C1 and C2
is a pair of coupling capacitors for input, ZD
1 to ZD4 are Zener diodes for overvoltage protection,
R1 and R2 are a pair of series resistors for protection, C
3 and C4 are a pair of filter capacitors for high frequencies, and R3 and R4 are a pair of input resistors of the differential amplifier. A1 is a differential amplifier consisting of a pair of FETQ1, Q1', R5 and R6 are FETQ1, Q
A pair of resistors for source followers for each of FETs Q1', R7 and R8 are a pair of resistors for loads for each of FETs Q1 and Q1', and Q2 is a current feedback for keeping the sum of the drain currents of differential amplifier A1 constant. R9 functions as a drain current addition resistor for controlling the transistor Q2 in accordance with the sum current and a resistor for the base of the transistor Q2, and R10 functions as a feedback for the differential amplifier A1 and a load for the transistor Q2. resistance to,
A2 is an operational amplifier that amplifies the differential output of differential amplifier A1, R11 is a resistor for negative feedback to the source of one FETQ1, and R12 and VR1 are resistors and feedback for negative feedback to the source of the other FETQ1', respectively. A variable resistor R13 for adjusting the amount is a resistor for the output of the operational amplifier A2.

通常抵抗R1,R2は例えば数kΩそしてR3,
R4は100MΩのオーダであり、基準電位Eと+
及び−入力端子間における生体信号及び同相電圧
(ハム)は僅かに分圧されて差動増幅器A1にお
いて同相電圧は大巾に相殺され、生体信号は差電
圧として検出され演算増幅器A2で増幅・出力さ
れる。その際第2図に誇張して示すように差動増
幅器A1の両FETQ1,Q1′のゲート−ソース
間電圧VGSに対するドレイン電流ID即ちgm特性に
ついてバラツキがあると、予め動作点をgmの一
致する基準動作点Aに設定してあつても同相電圧
eiが入力し、対応してVGSが両方のFETQ1及び
Q1′に対して共に△eiだけ変化したとすると、
両者のIDが不均衡に増加しようとする。しかしな
がら、これらの和電流によりトランジスタQ2の
ベースが制御され、抵抗R10の電圧降下が増大
し、結果として両FETQ1,Q1′のソース電圧
を引上げて動作点を基準点Aへ引き戻す定電流制
御が行われ、弁別比の低下が抑制される。しかし
ながら、この電流帰還回路では両FETQ1,Q
1′の和電流をほぼ一定に制御できたとしても、
同相電圧の入力レベルに対応するFETQ1,Q
1′のドレイン−ソース間電圧VDSの変化による
ドレイン電流の不均衡、即ち両FETQ1,Q1′
の内部抵抗のバラツキによる弁別比の低下は抑制
できなかつた。また、入力回路における回路要素
R1〜R4,ZD1〜ZD4等の定数のバラツキに
よる分圧比即ち両FETQ1,Q1′への入力レベ
ルのバラツキに起因する弁別比の低下の問題もあ
つた。
Normally, the resistors R1 and R2 are, for example, several kΩ, and R3,
R4 is on the order of 100MΩ and is connected to the reference potential E and +
The biosignal and the common mode voltage (HAM) between the and - input terminals are slightly divided, and the common mode voltage is largely canceled out in the differential amplifier A1.The biosignal is detected as a differential voltage and is amplified and output by the operational amplifier A2. be done. At this time, as shown in an exaggerated manner in FIG. 2, if there are variations in the drain current I D with respect to the gate-source voltage V GS of both FETs Q1 and Q1' of the differential amplifier A1, that is, the gm characteristic, the operating point should be set in advance to Even when set to the matching reference operating point A, the common mode voltage
If ei is input and V GS correspondingly changes by △ei for both FETs Q1 and Q1′, then
Both IDs tend to increase disproportionately. However, the sum of these currents controls the base of transistor Q2, increasing the voltage drop across resistor R10, and as a result, constant current control is performed to pull up the source voltages of both FETs Q1 and Q1' and return the operating point to reference point A. This suppresses a decrease in the discrimination ratio. However, in this current feedback circuit, both FETQ1 and Q
Even if the sum current of 1′ can be controlled to be almost constant,
FETQ1, Q corresponding to the input level of common mode voltage
Imbalance of drain current due to change in drain-source voltage V DS of FET1', that is, both FETQ1, Q1'
The decrease in the discrimination ratio due to variations in internal resistance could not be suppressed. There was also the problem of a reduction in the discrimination ratio due to variations in the voltage division ratio, ie, the input levels to both FETs Q1 and Q1', due to variations in the constants of circuit elements R1 to R4, ZD1 to ZD4, etc. in the input circuit.

よつて、本考案は同相電圧弁別比をより向上さ
せ得る冒頭に述べた種の生体信号増幅器を提供す
ることを目的とする。
Therefore, it is an object of the present invention to provide a biological signal amplifier of the type mentioned at the beginning, which can further improve the common-mode voltage discrimination ratio.

次に本考案を図示の実施例を基に説明する。 Next, the present invention will be explained based on the illustrated embodiments.

第3図は本考案の実施例による回路を示すもの
で、第1図による回路に対して、基準動作状態に
おける抵抗R7,R8及びR5,R6間の動作電
圧に対応するツエナー電圧を有し、かつ両FETQ
1,Q1′のソース電圧を抵抗器R5,R6を介
して平均してドレイン側へ帰還するために抵抗R
10及びトランジスタQ2のコレクタ間に挿入さ
れたツエナーダイオードZD5と、ベースがツエ
ナーダイオードZD5のカソードに接続してエミ
ツタにより抵抗R7,R8へそのカソード電圧を
印加し、コレクタ電流によりトランジスタQ2を
制御するトランジスタQ3と、ツエナーダイオー
ドZD5をブレイクダウン駆動する抵抗R14と、
発振防止用のバイパスコンデンサC5と、コンデ
ンサC6及び抵抗R15並びにコンデンサC7及
び抵抗R16からそれぞれ構成されている入力イ
ンピーダンスを上昇させるための負帰還回路とが
追加されている。
FIG. 3 shows a circuit according to an embodiment of the invention, which has a Zener voltage corresponding to the operating voltage between resistors R7, R8 and R5, R6 in the reference operating state, with respect to the circuit according to FIG. 1; And both FETQ
1, a resistor R is used to average the source voltage of Q1' and return it to the drain side via resistors R5 and R6.
10 and a Zener diode ZD5 inserted between the collector of the transistor Q2, and a transistor whose base is connected to the cathode of the Zener diode ZD5, whose emitter applies the cathode voltage to the resistors R7 and R8, and whose collector current controls the transistor Q2. Q3, a resistor R14 that drives the breakdown of the Zener diode ZD5,
A bypass capacitor C5 for preventing oscillation, and a negative feedback circuit for increasing the input impedance, each composed of a capacitor C6 and a resistor R15, and a capacitor C7 and a resistor R16, are added.

同相電圧入力に対する動作は次の通りである。 The operation for common mode voltage input is as follows.

+入力端子及び−入力端子へ入力する同相電圧
に対しては、両FETQ1,Q1′のソース出力が
それぞれコンデンサC6及びC7を介して帰還率
がほぼ1で負帰還されており、入力インピーダン
スが第1図の入力回路に対して1桁以上大きくな
り、分圧要素C1〜C4,R1,R2,ZD1〜
4のインピーダンスのバラツキの影響が対応して
より小さくなる。これにより第1図の入力回路に
対して少くとも10dB以上は同相電圧弁別比が向
上する。
With respect to the common mode voltage input to the + input terminal and the - input terminal, the source outputs of both FETs Q1 and Q1' are negatively fed back through capacitors C6 and C7, respectively, with a feedback rate of approximately 1, and the input impedance is The voltage dividing elements C1 to C4, R1, R2, ZD1 to
The influence of impedance variations of 4 is correspondingly smaller. This improves the common mode voltage discrimination ratio by at least 10 dB compared to the input circuit shown in FIG.

さらに、差動増幅器A1においては、振幅をei
とする同相電圧が両FETQ1,Q1′のゲートに
入力すると、追従してそれぞれのソース電圧がei
だけ上昇し、VDSをeiだけ減少させようとする。
その際第4図に誇張して示すようにVDS−ID特性、
即ちRdについてバラツキがあると、ドレイン電
流の和はトランジスタQ2により一定に制御され
るにしても両FETQ1及びQ1′間でドレイン電
流に不平衡が生じようとする。しかしながら、対
応してツエナーダイオードZD5のアノードの電
圧も両FETQ1,Q1′の電圧変化分が抵抗R5
及びR6により平均されてほぼeiだけ上昇するた
めに、トランジスタQ3を介しての電圧帰還によ
り両FETQ1,Q1′のドレイン電圧もほぼeiだ
け上昇し、したがつて動作点が第4図における基
準点Aへ引き戻す方向へ制御される。結果とし
て、従来の定電流制御に加えて本考案による電圧
帰還制御も行われることにより同相電圧に対して
はそのレベル変化にも拘わらず、予め設定可能な
所定のVGSに対して両FETQ1,Q1′のIDの一致
する基準動作点からのずれが抑制される。これに
より、前述の入力回路の改良による弁別比の上昇
に加えて、さらに10dB以上の弁別比の改善が可
能であることが確認された。
Furthermore, in the differential amplifier A1, the amplitude is
When the common mode voltage is input to the gates of both FETs Q1 and Q1', the respective source voltages follow
increases by ei and attempts to decrease V DS by ei.
At that time, as shown in an exaggerated manner in Figure 4, the V DS −I D characteristics,
That is, if there is variation in Rd, an imbalance will occur in the drain currents between both FETs Q1 and Q1' even though the sum of the drain currents is controlled to be constant by the transistor Q2. However, correspondingly, the voltage at the anode of the Zener diode ZD5 also changes due to the voltage change across both FETs Q1 and Q1'.
and R6, the drain voltage of both FETs Q1 and Q1' also rises by approximately ei due to the voltage feedback via transistor Q3, so that the operating point reaches the reference point in FIG. 4. It is controlled in the direction of pulling back to A. As a result, in addition to the conventional constant current control, the voltage feedback control according to the present invention is performed, so that both FETQ1 , The deviation of Q1' ID from the matching reference operating point is suppressed. As a result, it was confirmed that in addition to the increase in the discrimination ratio due to the input circuit improvement described above, it is possible to further improve the discrimination ratio by 10 dB or more.

生体信号に対しては両FETQ1,Q1′のゲー
トへの入力レベルの差分が、差動増幅器A1及び
演算増幅器A2で増幅され、抵抗R13から出力
される。その際本考案による電圧帰還回路R1
4,ZD5,Q3は生体信号の差動増幅に対して
は何ら影響を及ぼさない。また、差動増幅器A
1、トランジスタQ3及びQ2、ツエナーダイオ
ードZD5を通しての閉ループにより高周波の発
振を生じる可能性は、特に位相遅れが大きく生じ
るトランジスタQ2のベース−コレクタ間に高周
波バイパス用のコンデンサC5を挿入することに
より有効に防止できる。
For biological signals, the difference between the input levels to the gates of both FETs Q1 and Q1' is amplified by the differential amplifier A1 and the operational amplifier A2, and output from the resistor R13.
The differential amplifiers A4, ZD5, and Q3 have no effect on the differential amplification of the biosignal.
1. The possibility of high frequency oscillation occurring due to the closed loop through the transistors Q3 and Q2 and the Zener diode ZD5 can be effectively prevented by inserting a high frequency bypass capacitor C5 between the base and collector of the transistor Q2, which has a particularly large phase lag.

尚、本考案はFETQ1,Q1′に代えて高いhFE
を有するトランジスタやダーリントン接続された
トランジスタを用いる場合にも適用できる。さら
に、本考案はPチヤンネル型FET又はPNP型ト
ランジスタにも適用可能であり、この場合トラン
ジスタQ2及びQ3も逆のタイプになる。
Note that this invention uses high h FE instead of FETQ1, Q1'.
The present invention can also be applied to the case of using a transistor having a Darlington connection or a Darlington-connected transistor. Furthermore, the present invention is also applicable to P-channel type FET or PNP type transistors, in which case transistors Q2 and Q3 are also of opposite type.

以上、本考案により差動増幅器の対を成すトラ
ンジスタのドレイン又はコレクタ電流の和の定電
流化に加えて、同相電圧入力に対してそれぞれの
ドレイン−ソース又はコレクタ−エミツタ間電圧
を定電圧化することにより、同相電圧弁別比の大
巾な改善が可能になる。
As described above, according to the present invention, in addition to making the sum of the drain or collector currents of the transistors forming a pair of differential amplifiers a constant current, the respective drain-source or collector-emitter voltages can be made constant with respect to the common mode voltage input. This makes it possible to significantly improve the common-mode voltage discrimination ratio.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の生体信号増幅器の回路構成例、
第2図はそのうちの差動増幅器を構成するFET
のゲート−ドレイン間電圧に対するドレイン電流
特性、第3図は本考案による生体信号増幅器の回
路構成例及び第4図は前述のFETのドレイン−
ソース間電圧に対するドレイン電流特性を示す。 A1……差動増幅器、A2……演算増幅器。
Figure 1 shows an example of the circuit configuration of a conventional biological signal amplifier.
Figure 2 shows the FETs that make up the differential amplifier.
Fig. 3 shows an example of the circuit configuration of the biological signal amplifier according to the present invention, and Fig. 4 shows the drain current characteristics with respect to the gate-drain voltage of the above-mentioned FET.
The drain current characteristics with respect to the source voltage are shown. A1...differential amplifier, A2...operational amplifier.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 生体信号をそれぞれ入力とする一対のトランジ
スタ、Q1,Q1′から成る差動増幅器A1と、
その差動出力を入力とする演算増幅器A2とを備
え、一対のトランジスタQ1,Q1′のソース又
はエミツタには一対の抵抗R5,R6の一端がそ
れぞれ接続すると共に演算増幅器A2及び基準電
位Eからそれぞれ負帰還用の抵抗R11及びR1
2,VR1が接続し、一対の抵抗R5,R6の他
端には共通の帰還用抵抗R10が接続し、さらに
この接続点にアノードがそしてカソードにブレイ
クダウン駆動用の抵抗R14が接続したツエナー
ダイオードZD5と、一対のトランジスタQ1,
Q1′のドレイン又はコレクタに一端がそれぞれ
接続した一対の抵抗R7,R8の他端にエミツタ
がそしてツエナーダイオードZD5のカソードに
ベースが接続した電圧帰還用のトランジスタQ3
と、このトランジスタのコレクタ電流によりベー
ス電流が制御され、コレクタがツエナダイオード
ZD5のカソードに接続した電流帰還用のトラン
ジスタQ2とを備えたことを特徴とする生体信号
増幅器。
A differential amplifier A1 consisting of a pair of transistors Q1 and Q1' each receiving a biological signal as an input;
The sources or emitters of the pair of transistors Q1 and Q1' are connected to one end of a pair of resistors R5 and R6, respectively, and the operational amplifier A2 and the reference potential E are connected to the sources or emitters of the pair of transistors Q1 and Q1'. Resistors R11 and R1 for negative feedback
2. A Zener diode with which VR1 is connected, a common feedback resistor R10 is connected to the other end of the pair of resistors R5 and R6, an anode is connected to this connection point, and a breakdown drive resistor R14 is connected to the cathode. ZD5 and a pair of transistors Q1,
A voltage feedback transistor Q3 whose emitters are connected to the other ends of a pair of resistors R7 and R8, one end of which is connected to the drain or collector of Q1', and whose base is connected to the cathode of a Zener diode ZD5.
The base current is controlled by the collector current of this transistor, and the collector is a Zener diode.
A biological signal amplifier characterized by comprising a transistor Q2 for current feedback connected to the cathode of the ZD5.
JP1982157070U 1982-10-19 1982-10-19 biosignal amplifier Granted JPS5961622U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982157070U JPS5961622U (en) 1982-10-19 1982-10-19 biosignal amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982157070U JPS5961622U (en) 1982-10-19 1982-10-19 biosignal amplifier

Publications (2)

Publication Number Publication Date
JPS5961622U JPS5961622U (en) 1984-04-23
JPS635289Y2 true JPS635289Y2 (en) 1988-02-13

Family

ID=30346407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982157070U Granted JPS5961622U (en) 1982-10-19 1982-10-19 biosignal amplifier

Country Status (1)

Country Link
JP (1) JPS5961622U (en)

Also Published As

Publication number Publication date
JPS5961622U (en) 1984-04-23

Similar Documents

Publication Publication Date Title
US4439743A (en) Biasing circuit for power amplifier
US4586000A (en) Transformerless current balanced amplifier
US4159450A (en) Complementary-FET driver circuitry for push-pull class B transistor amplifiers
US6111466A (en) Amplifier with feedback to provide bias adjustment
US4000474A (en) Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics
US5923216A (en) Frequency selective amplifier circuit
US4403198A (en) Biasing circuit for MOSFET power amplifiers
JPS635289Y2 (en)
JP2573666B2 (en) Unbalanced / balanced conversion circuit
US4241314A (en) Transistor amplifier circuits
US5302917A (en) Linear amplifier circuit for audio equipment
US4128813A (en) Amplifier
JPS5818333Y2 (en) Zoufuku Cairo
US4206419A (en) Power amplifier
US5365189A (en) Drift free low noise composite amplifier and method of operation thereof
JPS6040018Y2 (en) power amplifier circuit
US4227227A (en) Protective circuit for a power amplifier
US3984782A (en) Bias control circuit for an audio amplifier utilizing an unsaturated junction type FET
US5764098A (en) Bias circuit
US3417339A (en) Push-pull transistor amplifiers with transformer coupled driver
US4560948A (en) Circuit for increasing voltage gain
US4513251A (en) Miller compensation for an operational amplifier
US4476444A (en) Power amplifier circuit
US4303891A (en) Monolithic integrated circuit with frequency dependent amplification
JPS6012393Y2 (en) speaker protection circuit