JPS63502054A - Method and apparatus for producing multicolor display - Google Patents

Method and apparatus for producing multicolor display

Info

Publication number
JPS63502054A
JPS63502054A JP50137186A JP50137186A JPS63502054A JP S63502054 A JPS63502054 A JP S63502054A JP 50137186 A JP50137186 A JP 50137186A JP 50137186 A JP50137186 A JP 50137186A JP S63502054 A JPS63502054 A JP S63502054A
Authority
JP
Japan
Prior art keywords
color
color component
component
pixel
data bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50137186A
Other languages
Japanese (ja)
Inventor
マンドカ−,キラン ア−ル.
ママー,フィリップ イー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPS63502054A publication Critical patent/JPS63502054A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 多色ディスプレイを発生する方法及び装置発明の背景 発明の分野 本発明は一般に多色ディスプレイシステムに関し、詳細にはラスク走査ディジタ ルカラーディスプレイにおける同時に表示可能な色のシェードの数を増大させる 装置および方法に関する。ここに述べる同時表示可能な改良された色発生の方法 はコンピュータによりつくられるカラーグラフィックに最も直接的に応用しうる が、その概念は他のビデオディスプレイ装置にも応用出来る。[Detailed description of the invention] Background of the Invention: Method and Apparatus for Producing Multicolor Displays field of invention TECHNICAL FIELD This invention relates generally to multicolor display systems, and more particularly to rask scan digital display systems. Increase the number of shades of color that can be displayed simultaneously on a color display Apparatus and method. An improved method of simultaneous displayable color generation described herein is most directly applicable to computer-generated color graphics. However, the concept can also be applied to other video display devices.

本出願は1984年6月20日出願の係属中の米国出願番号箱622,570号 およびPCT出願番号PCT/US85101160の一部継続である。This application is filed June 20, 1984, pending U.S. Application No. 622,570. and a continuation in part of PCT Application No. PCT/US85101160.

従来技術の説明 発明の分野はコンピュータ制御によるカラーグラフィックシステム用のカラー発 生における改良に関するものであるから、従来技術の説明はアナログおよびディ ジタルのカラービデオ回路およびディスプレイ装置の両方を含まなければならな い。コンピータ制御のカラーラスタグラフィックシステムはアナロググラフィッ クシステムとディジタルグラフィックシステムに分類出来る。アナロカラーググ ラフィックシステムではビデオメモリに記憶されているラスク情報がアナログカ ラーモニタの駆動のためにディジタル−アナログ変換器(DAC)を用いてディ ジタル電圧からアナログ電圧に変換される。ディジタルカラーグラフィックシス テムではビデオメモリに記憶されたラスク情報がディジタルでディジタルカラー モニタに送られる。Description of prior art The field of the invention is color generation for computer-controlled color graphics systems. The discussion of the prior art covers analog and digital improvements. Must include both digital color video circuitry and display equipment. stomach. Computer-controlled color raster graphics systems are analog graphics It can be classified into graphic system and digital graphics system. analog color google In a graphics system, rask information stored in video memory is transferred to an analog camera. Digital to analog converter (DAC) is used to drive the color monitor. Converts digital voltage to analog voltage. digital color graphics system In the system, the rask information stored in the video memory is digitally displayed in digital color. sent to the monitor.

アナログシステムはモニタスクリーン上に色の異ったシェードを発生するために アナログモニターカラー電子銃において異った電圧レベルを使用する。アナログ モニタへのアナログ入力電圧は一般に0と7/10ボルトの間である。夫々の電 子銃にっき0と0.7ボルトの間で、入力電圧を変えることにより、色の異った シェードがアナログモニタ上に得られる。従って理論的には無限の色をアナログ モニタ上に得ることが出来る。ディジタルカラーグラフィックシステムでは2つ のレベルの電圧のみ、すなわち低レベルと高レベルのみが認識される。従ってデ ィジタルカラーモニタがm個のカラー人力を有するのであれば、2′1個の色の 組合せが可能である。Analog systems are used to generate different shades of color on the monitor screen. Using different voltage levels in an analog monitor color electron gun. analog The analog input voltage to the monitor is typically between 0 and 7/10 volts. each electric By changing the input voltage between 0 and 0.7 volts, different colors can be created. Shade is obtained on analog monitor. Therefore, in theory, an infinite number of colors can be analog You can get it on your monitor. There are two types of digital color graphics systems. Only voltages at levels , i.e. low and high levels, are recognized. Therefore, de If a digital color monitor has m color manpower, then 2'1 color manpower. Combinations are possible.

アナロカラーグラフィックシステムは多数の色を発生することが出来るがリンギ ング、ドリフトおよび長い立上りおよび立下り時間に関連した問題がある。これ ら問題はカラーの不一致およびスクリーン上でのブリーディングの形で現われる 。ブリーディングはスクリーン上での異った色を有する2個の隣り合うピクセル またはドツト間に望ましくない色を生じさせる。ブリーディングはカラー電圧信 号の立上りおよび立下り時間が長いことにより生じる。スクリーン上の画像の1 /60秒の一定スクリーン更新速度についての分解能が上がると、ピクセル更新 のための時間(ピクセルペリオド)が減少する。Analog color graphics systems can generate a large number of colors, but There are problems associated with drift, drift and long rise and fall times. this Problems manifest themselves in the form of color mismatches and bleeding on the screen. . Bleeding is the difference between two adjacent pixels with different colors on the screen. or create undesirable colors between dots. Bleeding is a color voltage signal. This is caused by the long rise and fall times of the signal. 1 of the images on the screen / As resolution increases for a constant screen update rate of 60 seconds, pixel updates The time for (pixel period) decreases.

ピクセルペリオドはカラー電子ビームがモニタスクリーンを掃引するときにスク リーン上の1個のピクセル(またはドツト)を横切るに要する時間がある。それ 故、高い画像分解能では電子ビームがモニタにおいて夫々のビクセルを掃引する 時間は減少する。アナログモニタでは、ブリーディングの量は画像分解能が増大 すると増大し、それにより画像の境界が望ましくない色をもってぼけてしまう。A pixel period is a screen shot when a color electron beam sweeps across a monitor screen. There is a time required to traverse one pixel (or dot) on the lean. that Therefore, at high image resolution, the electron beam sweeps each pixel on the monitor. Time decreases. On analog monitors, the amount of bleeding increases with image resolution. This causes the edges of the image to blur with undesirable color.

温度上昇に伴う電圧ドリフトはアナログモニタ上の色を変化させる。Voltage drift with increasing temperature changes the color on the analog monitor.

アナログカラー発生に関連する他の問題は雑音である。Another problem associated with analog color generation is noise.

電子銃当りのカラーシェードの数が増加すると、次のカラーシェード間の電圧レ ベルが減少する。従って雑音マージンは所望の色の数の増加に伴って小さくしな ければならない。アナログカラーモニタにおけるこれらの問題の殆んどを最少と するにはアナログビデオ増幅、器を厳密にそして高い帯域幅をもつように設計し なければならないが、これは高価なものとなる。As the number of color shades per electron gun increases, the voltage level between the next color shade increases. Bell decreases. Therefore, the noise margin should decrease as the number of desired colors increases. Must be. Most of these problems with analog color monitors are minimized. To do this, analog video amplifiers must be rigorously designed with high bandwidth. However, this will be expensive.

他方、ディジタルカラーグラフィックシステムはカラーブリーディングと電圧ド リフトの問題については問題がない。ディジクルカラーモニタは2つの論理レベ ルのみを検出するディジタルビオ増幅器を有する。従ってこれらは設計が容易で あり安価である。ディジタルスイッチング回路は立上り、立下り時間の短い信号 を発生することが出来るから、ブリーディングは大幅に減少する。On the other hand, digital color graphics systems suffer from color bleeding and voltage There is no problem with the lift issue. Digital color monitors have two logical levels It has a digital bio-amplifier that detects only the signal. Therefore they are easy to design Yes, it is cheap. Digital switching circuits use signals with short rise and fall times. This greatly reduces bleeding.

その結果、より鮮明な画像を得ることが出来る。更に、ボードからモニタにディ ジタルビデオ信号を送るラインは2つの論理レベルが広い間隔をもつため雑音に 対する感度が低い。しかしながら、ディジタルカラーグラフィックシステムは色 発生については限界め(ある。これは4色制御入力のディジタルモニタでは16 色しか発生出来ないからである。As a result, a clearer image can be obtained. In addition, you can also send data from the board to the monitor. Lines that transmit digital video signals are prone to noise because the two logic levels are widely spaced. low sensitivity to However, digital color graphics systems There is a limit to the generation of color (there is a limit). This is because only colors can be generated.

ディジタルモニタにおいてより多くの色を得るためにはディジタルモニタへのカ ラー制御入カラインの数を増す、例えば64色を発生しうるIBMのEGAシス テムでの6ラインカラーモニタのようにする。この方法はビデオ回路からモニタ へ伸びるラインの数を増加させ、モニタ内のビデオ増幅器回路をより複雑にする 。To get more colors on a digital monitor, change the color on your digital monitor. IBM's EGA system, which can generate 64 colors, increases the number of color-controlled input lines. It looks like a 6-line color monitor on a system. This method monitors from the video circuit. increases the number of lines extending to the monitor, making the video amplifier circuitry within the monitor more complex .

より多くの色を発生するための他の方法はディザリングと呼ばれるものである。Another method for generating more colors is called dithering.

この方法はモニタスクリーン上の隣接するピクセル対夫々が画像上の1つのドツ トを表わすようにするものである。これらビクセルは画像フレーム(一般に1/ 60秒毎)にそれらの色を交番することによりディザ処理される。この画像フレ ーム毎の連続する交番は混色効果により固有の色をつくり出す。しかしながらこ の技術は交番を行うための付加的なハードウェアまたはファームウェアを必要と する。また、ディザリングは画像分解能の低下と画像のフリッカを生じさせる。This method allows each pair of adjacent pixels on the monitor screen to form one dot on the image. It is intended to represent the These vixels are divided into image frames (generally 1/ dithering by alternating their colors every 60 seconds). This image frame The successive alternations of each frame create a unique color due to the color mixing effect. However, this technology requires additional hardware or firmware to perform the alternation. do. Dithering also causes a reduction in image resolution and flickering of the image.

この技術はディジタルモニタ上に最大136色までの色を発生するに使用出来る 。This technology can be used to generate up to 136 colors on a digital monitor. .

カラー発生に関連する従来のカラーモニタには他の方法もある。米国特許第24 31088号においてツエゴは蛍光発光が異った密度レベルにおいて選択的に生 じるようになったスクリーン蛍光混合物を用いてのビーム強度変調によるカラー 発生方法を提案している。There are other methods in conventional color monitors that relate to color generation. US Patent No. 24 In No. 31088, Tzego demonstrated that fluorescence emission is selectively produced at different density levels. Color by beam intensity modulation using screen fluorescent mixtures We are proposing a method of occurrence.

米国特許第3371153号でW、マツツエンはCRTスクリーンを夫々の色に ついて異った検出ビームエネルギー活性レベルを有する蛍光物質でコーティング したカラーディスプレイシステムを開示している。陰極線管の加速高電圧がビー ムを強度変調する特定のカラー信号つ−リッヒは米国特許第4214277号に おいて目が灰色画像を知覚するように黒および白レベルのみを用いて連続するト ーン画像を表わす「ハーフトーン」技術を述べている。彼はこれをアナログモニ タ画素を黒と白のサブエレメントマトリクスにディジタル的に副分割することに より達成している。In U.S. Patent No. 3,371,153, W, Matsutsuen changed the CRT screen to each color. coated with fluorescent materials with different detection beam energy activity levels A color display system is disclosed. The high voltage accelerating the cathode ray tube A specific color signal that modulates the intensity of the image is described in U.S. Pat. No. 4,214,277. continuous tones using only black and white levels so that the eye perceives a gray image. describes a ``halftone'' technique to represent halftone images. He uses this as an analog monitor digitally subdividing the data pixels into black and white sub-element matrices. more accomplished.

米国特許第4383256号においてクラハシ等は個々のLEDディスプレイの 励起ペリオドを画像信号振幅に従って制御してハーフトーン画像を発生している 。In U.S. Pat. No. 4,383,256, Kurahashi et al. Halftone images are generated by controlling the excitation period according to the image signal amplitude. .

米国特許第4340889号においてナイト等はデユーディファクタとペリオド 変化により完全なディスプレイの調光を行っている。In U.S. Pat. No. 4,340,889, Knight et al. The change allows complete display dimming.

米国特許第4467322号においてベル等はディジタルカラーモニタ上での背 景およびカーソル用の異ったカラーシェードを発生する方法を開示している。こ の方法はディジタルカラーモニタの3本の主カラー電子銃の夫々について中間シ ェードを発生するためにパルス幅変調の使用するものである。これは部分幅パル スを変化させるための抵抗−容量回路を含む「ハードヮイヤド」技術を使用する 。「ハードヮイヤド」回路は手動的にのみ変更出来るものであるから、この方法 はディジタルカラーモニタ上に電子銃当り最大3個の同時表示可能な背景および カーソルカラーシェードを発生出来る。温度変化はそあ回路のタイミングパラメ ータを変化させて中間色のシェードを変化させる。この方法は一般に赤、緑、青 (RGB)ディジタルカラーモニタに27個以上の同時カラーを発生することは 出来ない。これはディジタルモニタの各電子銃の中間シェードの手動制御のみが 可能であって、夫々の電子銃についての中間色のシェードは同一の強度を有する 。 ・ 米国特許第4516118号においてウォールキストはパルス幅変調回路への入 力ラインを6本として3人力ディジタルカラーモニタに64色までの色を発生す る技術を開示している。彼はディジタルカラーモニタ上に27色以上を発生する ことの出来るいくつかの変換回路を示している。一般にこの特許に開示されるす べての回路およびそれらの変更回路は3人力ディジタルカラーモニタに最大64 個までの同時表示可能な色を発生することが出来る。In U.S. Pat. No. 4,467,322, Bell et al. A method for generating different color shades for the landscape and cursor is disclosed. child This method uses intermediate images for each of the three main color electron guns of a digital color monitor. It is the use of pulse width modulation to generate fades. This is the partial width pal uses "hardwired" technology, including a resistive-capacitive circuit to vary the . Since "hardwired" circuits can only be changed manually, this method can display up to three backgrounds per electron gun simultaneously on a digital color monitor. Can generate cursor color shades. Temperature changes are a timing parameter of the circuit. Change the intermediate color shade by changing the data. This method generally uses red, green, and blue (RGB) It is not possible to generate 27 or more simultaneous colors on a digital color monitor. Can not. This only requires manual control of the intermediate shade of each electron gun on the digital monitor. possible, and the intermediate shades for each gun have the same intensity .・ In U.S. Pat. No. 4,516,118, Wahlquist With 6 power lines, up to 64 colors can be generated on a 3-person digital color monitor. Discloses technology that enables He produces over 27 colors on a digital color monitor. This figure shows some possible conversion circuits. Generally everything disclosed in this patent All circuits and their modified circuits can be connected to a 3-person digital color monitor with up to 64 It is possible to generate up to 3 colors that can be displayed simultaneously.

米国特許第3725578号においてブラウン等は一定振幅、可変デユーティサ イクルパルスを用いることによるディジタルビデオ受信機用の「ハーフトーンプ ロセス」を開示している。しかしながらこの技術は伝送信号帯域幅の関数である ナイキストペリオドのデユーティサイクル変化に関している。この技術はまた単 色ディジタルカラーディスプレイにおけるハーフトーンの発生にのみ関している 。単色ディスプレイは電子銃とスクリーンの間にグリッドを有さず、そのため、 スクリーン上の固定ドツトペリオドは限定されない。この特許はディジタルカラ ーモニタでの多色発生には関しておらず、そしてコンピュータグラフィックディ スプレイ装置とは逆にビデオ受信機に関するにすぎない。In U.S. Pat. No. 3,725,578, Brown et al. "Halftone amplifier for digital video receivers by using cycle pulses" Discloses "process". However, this technique is a function of the transmission signal bandwidth. It concerns the change in duty cycle of the Nyquist period. This technique is also simple. Concerns only the generation of halftones in color digital color displays . Monochromatic displays do not have a grid between the electron gun and the screen, so A fixed dot period on the screen is not limiting. This patent is a digital color - It is not concerned with the occurrence of multiple colors on monitors, and is not concerned with the occurrence of multiple colors on monitors, and It only concerns a video receiver as opposed to a spray device.

しかしながら上記のいずれも、ディジタルディスプレイ装置に多数の色を同時に 表示するように並列部分パルス幅信号用の発生および選択手段を供えた並列パル ス幅変調法を使用してない。また上記のいずれも同時に表示可能なカラー範囲を 更に広げるためのディジタルディスプレイ装置の別々の強度制御ラインについて パルス幅変調を用いていない。However, none of the above can display many colors simultaneously on a digital display device. Parallel pulse generator with generation and selection means for parallel partial pulse width signals as shown The width modulation method is not used. In addition, all of the above also limit the color range that can be displayed at the same time. Regarding separate intensity control lines of digital display equipment for further expansion Does not use pulse width modulation.

高価なアナロググラフィックシステムおよびディジタルカラーシステムにおいて 多数のカラーを発生するために使用出来る限られた方法という欠点を考えると、 画像分解能あるいはスクリーン更新速度の低下を伴うことなくディジタルカラー モニタの駆動するディジタルカラーシステムにおいて多数の色を発生する手段が 要求されている。In expensive analog graphics systems and digital color systems Given the drawback of the limited methods available for generating a large number of colors, Digital color without any reduction in image resolution or screen update speed There is a means to generate multiple colors in the digital color system driven by the monitor. requested.

発明の要約 それ放水発明の主目的は個々のカラー電子銃の独立した並列パルス幅変調により 、ラスター走査ディジタルカラーディスプレイ装置において多数の色(例えば2 62.144色)を発生しそしてまたは同時に表示する新規な方法を提供するこ とである。Summary of the invention The main purpose of the water spray invention is to use independent parallel pulse width modulation of each color electron gun. , a large number of colors (e.g. two 62.144 colors) and/or display them simultaneously. That is.

本発明の他の目的は強度制御ラインの並列パルス幅変調により、ラスター走査デ ィジタルカラーディスプレイ装置に発生される色の総合的強度を制御する新規な 方法を提供することである。Another object of the invention is to provide raster scan data by parallel pulse width modulation of the intensity control lines. A novel method for controlling the overall intensity of colors produced in digital color display devices The purpose is to provide a method.

本発明の他の目的はこの新規な方法を実施するための装置を提供することであり 、これは交換カードまたはビギイバックカードにより現存のディジタルカラーグ ラフィックシステムに簡単に付加することが出来、あるいはチップあるいはハイ ブリッドに集積することあるいはプログラマブルチップにプログラムすることが 出来る。Another object of the invention is to provide an apparatus for carrying out this new method. , which replaces existing digital color tags with replacement cards or bigyback cards. can be easily added to the traffic system, or as a chip or high can be integrated into a hybrid or programmed into a programmable chip. I can do it.

本発明の更に他の目的は新しくつくられたシステムへの組込み用の現存のモジュ ール構造に簡単に集積することの出来る新規な方法を実施するための装置を提供 することである。A further object of the invention is to integrate existing modules into newly created systems. Provides equipment for implementing novel methods that can be easily integrated into wall structures It is to be.

本発明の方法において、スクリーン上の各ピクセルがディジタルカラーモニタ内 の個々の原色電子銃により励起される時間が多数の新しいカラーシェードを発生 するように個々に変更される。更に強度制御ラインがモニタにあればそれも同様 に制御されてスクリーン上のピクセルのカラーの総合強度を変化させる。In the method of the invention, each pixel on the screen is The time each primary color is excited by the electron gun produces many new color shades be modified individually to Furthermore, if the intensity control line is on the monitor, it is also the same. control to change the overall intensity of the color of the pixels on the screen.

一般にディジタルカラーモニタにおいては1つのピクセルにおける任意の原色の 強度は掃引電子ビームによりそのピクセルに与えられるエネルギーに比例する。In general, digital color monitors use arbitrary primary colors in one pixel. The intensity is proportional to the energy imparted to that pixel by the sweeping electron beam.

このエネルギーはディジタルシステムにおいてはそのピクセルが電子ビームによ り励起される時間量を制御することにより変えることが出来る。更に1つのピク セルにおける各原色についての与えられた励起時間群について、1つのピクセル での3本のビームのすべての結果的エネルギーはモニタへの強度制御入力が1ビ クセルペリオドにおいてオンとされる時間を制御することにより全体として変化 出来る。This energy is used in digital systems when the pixel is exposed to an electron beam. This can be varied by controlling the amount of time that the current is excited. one more pic For a given set of excitation times for each primary color in the cell, one pixel The resulting energy of all three beams at The overall change can be made by controlling the on time in the cluster period. I can do it.

時間の関数として、1つのピクセルのルミナンスはそのピクセルが与えられたピ クセルペリオドについて励起されない時間量に対する、ピクセルが電子ビームに より励起される時間量の比によりきまる。この比が並列パルス幅変調を用いるこ とにより変えられるならば、スクリーン」−に多数の色を選択し同時に表示する ことが可能である。ピクセルが1ピクセルペリオドにおいて励起される時間を減 少させることにより、目にはより暗い色シェードが知覚される。部分パルス幅は それが与えられたピクセルペリオド内で次々に広がるパルス幅をもつように発生 することが出来る。そのように用いられる場合には夫々の電子銃についての線形 のカラーシェード制御が、「i」をスクリーン上の夫々の色についての結果とし ての強度ルミナンスとして次の関係にはゾ従って得られる。As a function of time, the luminance of a single pixel is For the amount of time that a pixel is not excited for the xel period, the pixel is exposed to the electron beam. It is determined by the ratio of the amount of time that is excited. This ratio makes it possible to use parallel pulse width modulation. select multiple colors and display them simultaneously on the screen, if changed by Is possible. Reduces the time a pixel is excited in one pixel period By decreasing the amount, the eye perceives a darker shade of color. The partial pulse width is It occurs with pulse widths that widen one after the other within a given pixel period. You can. If so used, the linearity for each electron gun The color shade control lets 'i' be the result for each color on the screen. Therefore, the following relationship is obtained as the intensity luminance of

i−k (x/l)y (0≧X≧t〕但し、k一定数 X−変調された信号パルス幅(秒) t−ピクセルペリオド(秒) y−スクリーン上の各色の全強度ルミナンスこの技術がディジタルカラーモニタ の各カラー電子銃(例えば赤、青、緑またはRGB)に独立的に加えられるなら ば、多くの色が発生出来る。数学的にはカラー電子銃当りn個のシェードが発生 出来れば、m個のカラー入力をもつディジタルカラーモニタは0111個の異っ た色を発生し、かくして理論的な最大可能色を無限にする。i-k (x/l)y (0≧X≧t), where k is a constant number X - Modulated signal pulse width (seconds) t-pixel period (seconds) y - the total intensity luminance of each color on the screen.This technology is used in digital color monitors. are applied independently to each color electron gun (e.g. red, blue, green or RGB). If so, many colors can be generated. Mathematically, n shades are generated per color electron gun. Preferably, a digital color monitor with m color inputs will have 0111 different inputs. color, thus making the theoretical maximum possible color infinite.

カラー電子銃によりスクリーン上のカラーピクセルに与えられる総合エネルギー はそのピクセルにすべてのカラー電子銃により与えられるエネルギーの和である 。このエネルギーは可視光の形で示される時間の、それがそれより低い強度で表 示される時間に対する比を変えることにより変化出来る。従って、n個の異った 強度がm個のカラー人カラインを有するディジタルカラーモニタの強度ライン( lライン)上で得ることが出来れば、n(+1+1)個のカラーを発生出来る。Total energy given to color pixels on screen by color electron gun is the sum of the energy given to that pixel by all color electron guns . This energy is expressed in the form of visible light at a lower intensity than that of time. It can be changed by changing the ratio to the time shown. Therefore, n different The intensity line of a digital color monitor with intensity m color lines ( 1 line), it is possible to generate n(+1+1) colors.

上記の概念にもとづく装置は既存のコントローラ回路に付加あるいは集積化する ことは容易である。一般に付加的なコード化されたカラー人カデータラインは数 個のパルス幅変調パルスの内の1個を選択しなければならない。並列パルス幅変 調信号はドツトクロックとディジタル逐次/組合せ論理の乗算したものである高 周波クロックまたは組合せ論理でのドツトクロックを用いることにより発生出来 、あるいはドツトクロックを用いることにより並列パルス幅変調された信号(n ライン)がマルチプレクサ回路に接続されてディジタルカラーモニタの各色およ び強度ラインについてn本のラインの1本を選択する。これらマルチプレクサさ れた信号は任意のディジ(m+1) タルモニタを駆動してn 個のカラーを発生する。Devices based on the above concepts can be added to or integrated into existing controller circuits. That's easy. Generally additional coded color data lines are numbered one of the pulse width modulated pulses must be selected. Parallel pulse width variation The signal is a high signal that is the product of the dot clock and digital sequential/combinatorial logic. can be generated by using a frequency clock or a dot clock in combinational logic. , or a parallel pulse width modulated signal (n lines) are connected to a multiplexer circuit to output each color and color of the digital color monitor. Select one of the n lines for the intensity line. These multiplexers The input signal is an arbitrary digit (m+1) The digital monitor is driven to generate n colors.

同じ技術を例えばフラットパネルカラーディスプレイ、単電子銃カラーモニタお よび他のカラーディスプレイ装置のような他のディジタルディスプレイ装置に応 用することが出来る。 。The same technology can be used for example in flat panel color displays, single electron gun color monitors, and and other digital display devices such as other color display devices. can be used. .

本発明の」二記のおよび他の目的、特徴および利点はいくつかの図面に示す本発 明の実施例の以下の説明を読んだ後に明らかとなるであろう。These and other objects, features and advantages of the present invention are illustrated in the several drawings. It will become clear after reading the following description of specific embodiments.

図面の簡単な説明 第1図はディジタルカラーグラフィックシステムの従来の構成のブロック図であ る。(従来技術)第2図はデュアルポートメモリを有するディジタルカラーグラ フィックシステムの従来の構成のブロック図である。(従来技術) 第3図は第1図および第2図の従来の構成でつくられるカラーの表データを示す 図である。Brief description of the drawing Figure 1 is a block diagram of the conventional configuration of a digital color graphics system. Ru. (Prior art) Figure 2 shows a digital color graph with dual port memory. 1 is a block diagram of a conventional configuration of a fix system; FIG. (Conventional technology) Figure 3 shows color table data created with the conventional configuration of Figures 1 and 2. It is a diagram.

第4図は特定のカラー信号についての相対信号状態を示すタイミング図である。FIG. 4 is a timing diagram showing relative signal states for particular color signals.

(従来技術)第5図は従来のシャドウマスクCRTを示し且つ電子銃、マスクお よびマスク領域間の関係を展開して詳細に示す部分的に゛破断された拡大斜視図 である。(Prior Art) Fig. 5 shows a conventional shadow mask CRT, and also shows an electron gun, mask and 2 is an enlarged perspective view, partially broken away, showing expanded details of the relationship between the and mask regions; It is.

第6図は全輝度において従来構成の1個のピクセルを横切るカラー 電子ビーム の拡大図である。Figure 6 shows a color electron beam crossing one pixel in the conventional configuration at full brightness. It is an enlarged view of.

第7図は第6図に関連して時間に対するビーム信号状態を示す図である。FIG. 7 is a diagram illustrating beam signal states versus time in relation to FIG. 6.

第8図は本発明による変調条件に支配される1個のピクセルを横切るカラー電子 ビームの拡大図である。FIG. 8 shows color electrons crossing one pixel subject to modulation conditions according to the present invention. It is an enlarged view of a beam.

第9図は第8図に関連した、時間に対するビーム信号状態を示す図である。FIG. 9 is a diagram related to FIG. 8, showing beam signal states versus time.

第10図は本発明によるディジタルカラーグラフィックシステムの第1実施例の ブロック図である。FIG. 10 shows a first embodiment of a digital color graphics system according to the present invention. It is a block diagram.

第11図は本発明によるディジタルカラーグラフィックシステムの第2実施例の ブロック図である。FIG. 11 shows a second embodiment of the digital color graphics system according to the present invention. It is a block diagram.

第12図は第10図および第11図に関連した並列パルス幅変調発生およびマル チプレクサ回路の実施例の詳細ブロック図である。Figure 12 shows the parallel pulse width modulation generation and multiplication associated with Figures 10 and 11. FIG. 2 is a detailed block diagram of an embodiment of a multiplexer circuit.

第13図は本発明の概念にもとづく、高周波水晶発振器を用いるパルス幅変調回 路の例の回路図である。Figure 13 shows a pulse width modulation circuit using a high frequency crystal oscillator based on the concept of the present invention. FIG. 3 is a circuit diagram of an example of a circuit.

第14図は本発明の概念にもとづき多色シェードが発生されるときの相対信号状 態を示すタイミング図である。FIG. 14 shows the relative signal state when multicolor shades are generated based on the concept of the present invention. FIG.

るパルス幅変調回路の他の例の回路図である。FIG. 2 is a circuit diagram of another example of a pulse width modulation circuit.

第16図は本発明の概念にもとづくハイブリッドディジタル遅延線を用いるパル ス幅変調回路の他の例の回路図である。FIG. 16 shows a pulse diagram using a hybrid digital delay line based on the concept of the present invention. FIG. 7 is a circuit diagram of another example of the width modulation circuit.

第17図は上記実施例の内の任意のものにおけるビデオメモリの構成例を示す図 である。FIG. 17 is a diagram showing an example of the configuration of a video memory in any of the above embodiments. It is.

好適な実施例の詳細な説明 第1図は後の比較のためのディジタルカラーグラフィックシステムの従来の構成 のブロック図である。プログラムメモリ2の制御を受ける中央処理装置(CPU )1がビデオコントローラ4と連絡している。ビデオコントローラ4はビデオス クリーンメモリ3に連絡し、これはディジタルカラーモニタ11のスクリーンに 表示されるべき情報を含んでいる。このビデオコントローラはまたCPUIから ビデオスクリーンメモリ3用の更新された情報を受ける。ビデオコントローラ4 は直列カラー情報をモニタ11の赤、緑および青(RGB)ラインに、そして垂 直および水平同期化情報をラインVとHに夫々出す。ドツトクロック発生器9は 特定の周波数のドツトクロックパルスをビデオコントローラに、そしてそれより 低周波のクロックパルスをCPU1に与える。RGBラインはドツトクロック周 波数で直列情報をモニタ11に供給する。ドツトクロックの周波数は、ビームが スクリーンを横切る走査を行うとき横切られるピクセルの数を決定する。ドツト クロックの各サイクル中にRGBラインに1つの新しい色が限定される。Detailed description of the preferred embodiment Figure 1 shows the conventional configuration of a digital color graphics system for later comparison. FIG. Central processing unit (CPU) controlled by program memory 2 ) 1 is in communication with the video controller 4. Video controller 4 is video Clean memory 3 is contacted and this is displayed on the screen of digital color monitor 11. Contains information to be displayed. This video controller can also be accessed from the CPUI. Receive updated information for the video screen memory 3. video controller 4 sends serial color information to the red, green, and blue (RGB) lines of monitor 11 and vertically. direct and horizontal synchronization information on lines V and H, respectively. The dot clock generator 9 Dot clock pulses of a specific frequency to the video controller, and more A low frequency clock pulse is given to the CPU1. RGB line is dot clock frequency Serial information in wave numbers is supplied to the monitor 11. The frequency of the dot clock is Determines the number of pixels traversed when scanning across the screen. dot One new color is defined on the RGB lines during each cycle of the clock.

モニタ11に接続するRGBラインはディジタルラインであるから、電圧の2組 の論理値のみを各ライン上で移すことが出来る。これは3本のRGBラインがモ ニタ11に移すことの出来る色の数を最大で23個の(または8色)までに制限 する。強度制御が与えられれば24個すなわち16色がカラーモニタに移しうる 。Since the RGB line connected to the monitor 11 is a digital line, there are two sets of voltages. Only the logical value of can be transferred on each line. This is a model with three RGB lines. Limits the number of colors that can be transferred to Nita 11 to a maximum of 23 (or 8 colors) do. Given intensity control, 24 or 16 colors can be transferred to a color monitor. .

第2図はディジタルカラーグラフィックシステムの他の従来の構成を示すブロッ ク図である。プログラムメモリ22の制御を受けるCPU21はシステムデータ バス25を介してビデオコントローラ24と接続する。CPU21とビデオコン トローラ24はスクリーンのリフレッシュ更新用に用いられるデュアルポートビ デオメモリ(ラスクメモリとも呼ばれる)23に対し時分割アクセスを行う。こ の時分割制御はアドレスライン上でマルチプレクサ26により行われる。ディス プレイコントローラ24はラスクメモリ23からバッファ27へのデータ出力と 同期化回路30(シンクロ路とも呼ばれる)から期化を制御する。ビデオメモリ 23からの読取りはコントローラ24による初期化シンクパルス間で行われる。Figure 2 is a block diagram showing another conventional configuration of a digital color graphics system. This is a diagram. The CPU 21, which is controlled by the program memory 22, stores system data. It is connected to a video controller 24 via a bus 25. CPU21 and video controller The controller 24 is a dual port monitor used for screen refresh updates. Time division access is performed to the video memory (also called rusk memory) 23. child Time division control is performed by multiplexer 26 on the address lines. Dis The play controller 24 outputs data from the rask memory 23 to the buffer 27. Synchronization is controlled from a synchronization circuit 30 (also called a synchro path). video memory Readings from 23 occur between initialization sync pulses by controller 24.

CPU21がメモリ23に新しい情報を書込みたいときがCPU信号により切換 えられる。バッファ27bからのデータ出力はコンバータ28において並列から 直列に変換されそしてドツトクロック周波数で直列にシフトされる。ドツトクロ ック29の各サイクル中、1つの新しい色が4本のディジタルライン赤、緑、青 および強度(RGBI)の状態により限定される。このRGB Iディジタルモ ニターについては全部で24すなわち16色が発生出来る。When the CPU 21 wants to write new information to the memory 23, it is switched by the CPU signal. available. The data output from buffer 27b is output from parallel in converter 28. converted to serial and shifted serially at the dot clock frequency. dot black During each cycle of clock 29, one new color is added to the four digital lines red, green, and blue. and intensity (RGBI) conditions. This RGB I digital model A total of 24 or 16 colors can be generated for the monitor.

第3図はRGBディジタルカラーモニタ上に得られるすべての色の表である。FIG. 3 is a table of all colors available on an RGB digital color monitor.

第4図はRGBIディジタルモニタにおける任意の原色についての相対信号状態 を示すタイミング図である。Figure 4 shows the relative signal state for any primary color on an RGBI digital monitor. FIG.

時間ペリオドT1からT5はピクセルペリオドである。Time periods T1 to T5 are pixel periods.

赤信号は強度信号の低および高状態に対し低から高に任意に変えられる。最大ル ミナンスはカラーおよび強度ビットが共に論理1であるペリオドT2とT4にお いて生じる。T5におけるように強度ラインが低、赤信号が高のときには輝度の 低い赤色あるいは赤色の暗いシェードが得られる。The red signal can be arbitrarily changed from low to high for low and high states of the intensity signal. maximum le Minance is applied to periods T2 and T4 where both the color and intensity bits are logic 1. It occurs when When the intensity line is low and the red light is high, as in T5, the brightness changes. A low red or dark shade of red is obtained.

第5図は代表的なシャドウマスク陰極線管(CRT)の斜視図であってマスクと スクリーンの一部を破断し、見やすいように展開して示している。電子ビーム4 3はこの管の首部にある3個のカラー電子銃42の夫々から発生される。薄い孔 あき金属電極であるシャドウマスク44はスクリーンに接近してそれに整合して 配置されてマスク内の番孔47が夫々の原色ドツト46に1個づつのスクリーン 45上の3個の蛍光点からなる3群と一致するようになっている。電子銃の整合 は電子ビーム43がシャドウマスク開口の中心において点48に集束しそしてそ こから各ビームが夫々の原色ドツトに入射するように発散するごとくなるもので ある。ビーム掃引は従来のラインおよびフィールド走査コイルからなる外部偏向 ヨーク49により行われる。これら電子ビームはディジタルカラーグラフィック 回路からの信号を受けるディジタルビデオ増幅器により活性される。Figure 5 is a perspective view of a typical shadow mask cathode ray tube (CRT). A portion of the screen has been cut away and expanded to make it easier to see. electron beam 4 3 is generated from each of the three collar electron guns 42 at the neck of this tube. thin hole A shadow mask 44, which is a perforated metal electrode, is close to and aligned with the screen. The holes 47 in the mask are arranged so that one screen is formed for each primary color dot 46. This corresponds to three groups of three fluorescent dots on 45. Electron gun alignment The electron beam 43 is focused at a point 48 at the center of the shadow mask aperture and then From this point, each beam diverges so that it is incident on each primary color dot. be. Beam sweep consists of conventional line and field scanning coils with external deflection This is done by the yoke 49. These electron beams are digital color graphics It is activated by a digital video amplifier that receives a signal from the circuit.

従来の方法にもとづき電子ビーム43により掃引されるビクセルウィンドウ46 の詳細を第6図に示す。電子ビーム43は第7図の51で示す全ピクセルペリオ ドにわたり励起される。このビームがマスク44内の開口47を掃引すると、ス クリーン上の蛍光体46が発光する。細いクロスハツチング部分50は最大励起 され最大ルミナンスとなるところを示している。電子ビームを駆動するディジタ ル増幅器(図示せず)は強度ラインが高いため全バイアス電圧で動作していると する。A pixel window 46 swept by an electron beam 43 according to conventional methods The details are shown in Figure 6. The electron beam 43 covers all pixels shown at 51 in FIG. excited over the entire range. When this beam sweeps the aperture 47 in the mask 44, The phosphor 46 on the screen emits light. Thin cross-hatched section 50 is maximum excitation It shows the point where the maximum luminance is reached. Digital that drives the electron beam The amplifier (not shown) is operating at full bias voltage due to its high intensity line. do.

第8図はビーム掃引の同様の図であるが、本発明にもとづきビクセルペリオド中 ビーム強度が変化する場合を示している。第9図においてパルス幅変調を52で 示している。カラー信号はピクセルペリオドのはy1/3(ピクセルウィンドウ )について論理的に高となっており、そのペリオドの273については低となっ ている。FIG. 8 is a similar diagram of a beam sweep, but during a vixel period in accordance with the present invention. This shows the case where the beam intensity changes. In Figure 9, the pulse width modulation is set to 52. It shows. The color signal is y1/3 of the pixel period (pixel window ) is logically high, and the period 273 is low. ing.

強度ライン信号はこのビクセルペリオド中高と仮定する。It is assumed that the intensity line signal is at the middle and high levels of this vixel period.

ピクセルペリオドより短いペリオドにおいて蛍光体を励起することにより、そこ に与えられるエネルギーは減少する。これにより蛍光体のルミナンスが低くなり カラーシェードを低くする。第9図の粗いクロスハツチング領域34は結果とし てのルミナンスを示す。By exciting the phosphor in a period shorter than the pixel period, The energy given to will decrease. This reduces the luminance of the phosphor. Lower the color shade. The coarse crosshatching area 34 in Figure 9 is the result. shows the luminance of the

第10図は本発明の原理にもとづき配置されるディジタルカラーグラフィックシ ステムの1実施例のブロック図である。第1図とシステムエレメントにおいて一 般的に同様であることがわかる。本発明の改良を達成するためのハードウェアの 変更部分を0で示している。並列パルス幅変E (PWM)発生器セレクタ回路 〔10〕が付加されており、第1図のドツトクロック発生器9が第10図では高 周波クロック[109)の発生のために変更されている。並列PWM発生器セレ クタ回路(110)は並列−直列コンバータ[108]からのデータラインを受 ける。コンバータ[108]はスクリーン上に表示されるべきビデオスクリーン メモリ103から並列カラーピクセル情報を受ける。並列PWM発生器セレクタ 回路[110]はドツトクロック発生器(109)からのこの場合には高周波ク ロックにより駆動される。回路(110)はビデオコントローラ104からの他 の制御情報も受ける。FIG. 10 shows a digital color graphic system arranged according to the principles of the present invention. FIG. 2 is a block diagram of one embodiment of a stem. Figure 1 and system elements It can be seen that they are generally similar. hardware for achieving the improvements of the present invention; Changed parts are indicated by 0. Parallel pulse width variable E (PWM) generator selector circuit [10] is added, and the dot clock generator 9 in Fig. 1 is high in Fig. 10. Modified for generation of frequency clock [109]. Parallel PWM generator select The converter circuit (110) receives the data line from the parallel-to-serial converter [108]. Let's go. Converter [108] is a video screen to be displayed on the screen Parallel color pixel information is received from memory 103. Parallel PWM generator selector The circuit [110] receives the high frequency clock in this case from the dot clock generator (109). Driven by lock. The circuit (110) is connected to other circuits from the video controller 104. control information is also received.

回路(110)を駆動するクロックはドツトクロックと同期化され、そしてこの 実施例ではドツトクロックのrKJ倍である。係数rKJは電子銃当りに必要な カラーのシェード数によりきまる。この並列PWM回路の実施例についてはカラ ーライン当りのカラーのシェード数は(2に+1)である。The clock driving the circuit (110) is synchronized with the dot clock and this In the embodiment, it is rKJ times the dot clock. The coefficient rKJ is required per electron gun. Depends on the number of color shades. For an example of this parallel PWM circuit, please refer to the color -The number of color shades per line is (2 + 1).

第11図は本発明にもとづくディジタルカラーグラフィックシステムの他の実施 例のブロック図である。この実施例は第2図と一般的に類似している。前と同様 に改良のためのハードウェアの変更は【〕で示しである。第2図のシステムに対 してなされた変更は主としてシンクロ路モジュール30である。第11図の回路 モジュールは並列PWM発生器、セレクタおよびシンクロ路(210)となるよ うに変更されている。このモジュール〔210〕は並列−直列コンバータ208 またはパレットセレクタメモリからの直列カラー情報を受ける。パレットセレク ターメモリは発生されるすべてのカラーが同時に表示されるべきでない場合に並 列−直列コンバータ208の代りにしばしば使用される。モジュール(210) はビデオコントローラ204からブランキングおよびビデオに関する情報を受け る。FIG. 11 shows another implementation of a digital color graphics system according to the present invention. FIG. 2 is an example block diagram. This embodiment is generally similar to FIG. same as before Hardware changes for improvements are indicated in [ ]. For the system in Figure 2 The changes made are primarily to the synchropath module 30. The circuit shown in Figure 11 The module is a parallel PWM generator, selector and synchro path (210). It has been changed to . This module [210] is a parallel-series converter 208 or receive serial color information from palette selector memory. palette select The target memory is used when all generated colors should not be displayed at the same time. Often used in place of column-to-series converter 208. Module (210) receives blanking and video information from video controller 204. Ru.

ドツトクロック発生器(209)は回路モジュール204.208用のドツトク ロックを発生する。これはまた本発明の新規な回路(209)用の高周波クロッ クを発生する。ドツトクロックとこの高周波クロックはディジタルモニタへのデ ィジタルカラー人カライン毎にカラーの(2に+1)個のシェードを発生するよ うにドツトクロックのrKJ倍である。The dot clock generator (209) is a dot clock generator for circuit modules 204 and 208. Generates a lock. This also provides a high frequency clock for the novel circuit (209) of the present invention. cause a problem. The dot clock and this high frequency clock are used to input data to a digital monitor. Digital color generates (2 + 1) shades of color for each color. It is rKJ times the dot clock.

第12図は本発明の原理にもとづく制御回路の1例のブロック図である。この回 路は第10図の回路モジュール(110)および第11図の(210)に対応す る。FIG. 12 is a block diagram of one example of a control circuit based on the principles of the present invention. This time The circuit corresponds to the circuit module (110) in FIG. 10 and (210) in FIG. Ru.

第12図はPWMデークラッチ312、並列PWM信号発生回路314、ディジ タルモニタへのカラー制御入力毎のPWM信号選択回路316−322、および PWM信号ライントライバ(LD)324,326,228゜330から成る。Figure 12 shows the PWM day latch 312, parallel PWM signal generation circuit 314, digital PWM signal selection circuits 316-322 for each color control input to the monitor, and It consists of PWM signal line drivers (LD) 324, 326, 228°330.

この新規な回路は「シンク入力」信号を形成するために論理的に組合される「デ ィスプレイ二ナブル」、「カーソルエナブル」のようなビデオに関連した信号を 扱う。第12図に示す実施′例についてはこの新規な回路は更に並列PWM発生 回路(310)を駆動する高周波クロック回路(309)を含んでいる。この新 規な回路の変更例においては並列PWM信号を発生するために高周波クロックの 代りにドツトクロックを用いることが出来る。他の変更例ではドツトクロツタ発 生器(309)の代りに回路314からドツトクロックを発生する。シンク入力 はドライバLDにおいて選択された並列PWM信号と論理的に組合される。ライ ントライバ出力はRGB Iライン12を介してディジタルカラーモニタ(図示 せず)の入力に接続される。第12図の実施例は4本のRGBIライン12につ いてのものである。This new circuit consists of ``digital inputs'' that are logically combined to form a ``sink input'' signal. Video-related signals such as "Display Enable" and "Cursor Enable" handle. For the embodiment shown in FIG. 12, this new circuit also provides parallel PWM generation. It includes a high frequency clock circuit (309) that drives the circuit (310). This new In a typical circuit modification example, a high frequency clock is used to generate parallel PWM signals. A dot clock can be used instead. Other examples of changes include A dot clock is generated from the circuit 314 instead of the generator (309). sink input is logically combined with the selected parallel PWM signal in driver LD. Rai The driver output is connected to a digital color monitor (not shown) via RGB I line 12. (without) input. The embodiment of FIG. 12 has four RGBI lines 12. It's something that's true.

しかしながら、この回路は拡張出来、6人力あるいは他の構成のディジタルカラ ーモニタと共に使用出来る。However, this circuit can be expanded to include six-person power or other configurations of digital circuits. -Can be used with a monitor.

PWMラッチ回路312内のコートPWMデータは前述の並列−直列コンバータ から入る。The code PWM data in the PWM latch circuit 312 is transferred to the above-mentioned parallel-to-serial converter. Enter from.

他のディジタル回路例の詳細図である。この例では4倍のドツトクロックが高周 波クロックとして選ばれている。FIG. 3 is a detailed diagram of another example digital circuit. In this example, the 4x dot clock has a high frequency. It has been selected as a wave clock.

クロック発生器430は高周波ディジタルクロック信号を発生し、これがインバ ータ433により反転クロックおよび非反転クロックに分割される。これら2つ のクロックは2個の74AS164シフトレジスタ331と432およびNAN Dゲート334から成るステートマシーン429を駆動する。このステートマシ ーンは高周波クロックの1/4に等しいくり返し率を有する・デユーティサイク ルの変化するパルスの並列トレイン(並列PWM信号)を発生する。従って、並 列PWM信号のくり返し率はドツトクロックのくり返し率に等しい。この例では 6個の並列PWM信号のデユーティサイクルは夫々25%、37.5%、50% 、67.5%、75%および87.5%である。これら並列パルスは4個の8× 1マルチプレクサ335−338に加えられる。これらマルチプレクサは並列P WMセレクタとして機能する。Clock generator 430 generates a high frequency digital clock signal, which 433 into an inverted clock and a non-inverted clock. these two The clock of the 74AS164 shift register 331 and 432 A state machine 429 consisting of a D gate 334 is driven. This state is better The cycle has a repetition rate equal to 1/4 of the high frequency clock.Duty cycle generates parallel trains of pulses (parallel PWM signals) with varying pulses. Therefore, average The repetition rate of the column PWM signal is equal to the repetition rate of the dot clock. In this example The duty cycles of 6 parallel PWM signals are 25%, 37.5%, and 50%, respectively. , 67.5%, 75% and 87.5%. These parallel pulses are four 8× 1 multiplexer 335-338. These multiplexers are parallel P Functions as a WM selector.

0%および100%デユーティサイクルのパルスが夫々のマルチプレクサ人力4 44と446を論理低(GND)および高(V cc)レベルに夫々接続するこ とにより発生される。Pulses with 0% and 100% duty cycle are connected to the respective multiplexers 4 44 and 446 to logic low (GND) and high (Vcc) levels, respectively. It is generated by

所望のデユーティサイクルのパルス幅はPWMラッチ(ラッチは図示せず)によ り与えられるセレクトライン448により各ピクセルペリオドについて選択され る。The desired duty cycle pulse width is determined by a PWM latch (latch not shown). is selected for each pixel period by select line 448 provided by Ru.

これらセレクトラインは4個の8X1マルチプレクサをアドレスづけする。夫々 のマルチプレクサからの選択さてカーソルおよびディスプレイエナブル条件用の 「シンク」入力ラインにより条件づけられる。これらライントライバの出力はパ ルス幅変調されたRGB I信号12である。これらPWM RGBIライン1 2はディジタルカラーモニタを駆動゛してカラー制御ライン当り8シJ−一ド、 すなわちこの例では4096個の同時に表示可能な色を発生する。These select lines address four 8X1 multiplexers. Respectively Select from the multiplexer for the cursor and display enable conditions. Conditioned by the "sink" input line. The output of these line drivers is This is a pulse width modulated RGB I signal 12. These PWM RGBI line 1 2 drives a digital color monitor with 8 lines per color control line; That is, in this example, 4096 colors that can be displayed simultaneously are generated.

この回路は市販の74ASシリーブの部品を使用する。This circuit uses components from the commercially available 74AS series.

しかしながらこの回路は任意の回路技術および部品を用いてつくることが出来る 。この回路はカスタムまたはセミカスタムチップあるいはチップセットでつくる ことも出来る。これはまたプログラマブルチップまたはハイブリッドに組込むこ とも出来る。However, this circuit can be created using any circuit technology and components. . This circuit is made with a custom or semi-custom chip or chipset. You can also do that. It can also be integrated into programmable chips or hybrids. I can also do it.

第13図の回路は僅かな変更により更に多くの色を発生することが出来る。また これは異なったディジタルカラー人力および画像分解能を有する異なったディジ タルカラーモニタを駆動するために使用出来る。このモニタの画像分解能が高く なると、高周波クロック周波数は非常に高い限界に達する。これを避けるために 高周波クロックおよびシフトレジスタの代りにドツトクロックおよびディジタル 遅延線を用いる方法を説明する。The circuit of FIG. 13 can generate even more colors with slight modifications. Also This applies to different digital colors with different digital color power and image resolution. Can be used to drive a color monitor. This monitor has a high image resolution Then, the high frequency clock frequency reaches a very high limit. to avoid this Dot clocks and digital instead of high frequency clocks and shift registers A method using a delay line will be explained.

第14図は相対信号状態を第4図との比較において与えるタイミング図である。FIG. 14 is a timing diagram providing relative signal states in comparison to FIG.

この場合、高周波クロックは第13図の例についてのドツトクロツタの2倍と仮 定する。ピクセル励起強度は25%増をステップとして変更する。5個のシェー ドがカラーライン当りに可能であり、かくして、RGBIディジタルモニターに つき全部で625個の同時に表示可能な色を発生する。In this case, the high frequency clock is assumed to be twice that of the dot clock for the example in Figure 13. Set. The pixel excitation intensity is changed in steps of 25% increase. 5 shades per color line and thus on an RGBI digital monitor. This produces a total of 625 simultaneously displayable colors.

第15図はディジタル遅延線とドツトクロックを用いた並列PWM回路の詳細図 である。ドツトクロック509はディジタル遅延装置544を駆動する。この例 ではディジタル置換装置544は出力DO,Di、 D2に3個の等間隔の遅延 タップをそして出力/Do、 /D1およびD2に相補的な遅延タップを有する 。これら6個の出力はゲート545−549においてドツトクロックと論理的に 組合われさて所望の並列PWM信号を発生する。これらパルスはドツトクロック と同一のペリオドを有し、そして可変幅パルスにより変化するデユーティサイク ルを有する。これらPWM信号はディジタルカラーモニタを駆動して4096個 までの同時に表示可能な色を発生する。Figure 15 is a detailed diagram of a parallel PWM circuit using a digital delay line and dot clock. It is. Dot clock 509 drives digital delay device 544. This example Then, the digital substitution device 544 applies three equally spaced delays to the outputs DO, Di, and D2. taps and outputs /Do, /D1 and D2 have complementary delay taps. . These six outputs are logically connected to the dot clock at gates 545-549. The combination now produces the desired parallel PWM signal. These pulses are dot clocks has the same period as , and the duty cycle is varied by a variable width pulse. has a file. These PWM signals drive the digital color monitor and output 4096 Generate colors that can be displayed simultaneously.

一般にディジタル遅延装置がp個のタップを存するのであれば、カラーライン当 り(p+2)個のシェードを発生することが可能である。ディジタルカラーモニ タが0個のカラー制御入力(強度制御ラインがあればそれを含む)を有するので あれば全部で(p+2) (0+1)個の色を発生出来、そしてそれらをモニタ スクリーンに同時に表示しうる。In general, if a digital delay device has p taps, the color line equivalent It is possible to generate (p+2) shades. digital color monitor has 0 color control inputs (including the intensity control line, if any). If so, you can generate (p+2) (0+1) colors in total and monitor them. can be displayed simultaneously on the screen.

現在、ディジタル置換装置はpX1マルチプレクサ回路とp個のタップを有する ディジタル遅延素子を含むようにハイブリッドの形で得られる。そのようなディ ジタル遅延装置は夫々のカラー制御ラインに1個づつ使用して本発明の新規な回 路をつくることが出来る。Currently, the digital replacement device has a pX1 multiplexer circuit and p taps. It is available in hybrid form to include a digital delay element. Such a di A digital delay device is used, one for each color control line, in the novel circuit of the present invention. You can build a road.

第16図はハイブリッドディジタル遅延装置を用いる並列PWM回路の例の詳細 を示す。ハイブリッドディジタル遅延装ff1650−653は、出力「ΔD」 における・“ 16個の遅延された出力の1つを夫々選択するための4本のライ ンを有する。これら遅延装置はCK大入力おいてドツトクロックに接続する。ゲ ー)662−669および2×1マルチプレクサがこの後段に接続され、信号「 IY」を出力する。所望の色の値により夫々のビデオカラー制御ラインについて このディジタル遅延装置は16個の遅延されたクロック出力の1つを発生する。Figure 16 details an example of a parallel PWM circuit using a hybrid digital delay device. shows. The hybrid digital delay device ff1650-653 has an output “ΔD” ``Four lines each to select one of the 16 delayed outputs'' It has a These delay devices are connected to the dot clock at the CK large input. Game -) 662-669 and a 2x1 multiplexer are connected after this, and the signal “ IY" is output. For each video color control line by desired color value This digital delay device produces one of sixteen delayed clock outputs.

遅延したドツトクロツタ出力はゲートされてマルチプレクサ654−657のY 1出力に適正なPWM信号を発生する。ゲー)658−661は出力に0強度信 号(ブランク)を与えるために使用される。セレクトラインはビデオスクリーン 上のすべてのピクセルにつき更新される。The delayed dot clock output is gated to Y of multiplexers 654-657. Generates a proper PWM signal on one output. Game) 658-661 has 0 strength signal on the output. Used to give a blank number. Select line is video screen Updated for every pixel above.

マルチプレクサからのPWM出力は前述の670において「シンク」入力信号で ゲートされてRGBIディジタルビデオラインを駆動する。第16図の例はディ ジタルRGBIカラーモニター上に1048個までの同時表示可能なカラーを発 生することが出来る。第16図の回路は本発明の技術による一つの例にすぎない 。これは異ったディジタルモニター上にそれ以上の色を発生するように容易に拡 張出来るし、モニタに異ったカラー人カライン(例えば6人力カラーディジタル モニタ)で使用しうる。第16図の例はスクリーン分解能を640X200とし たモニタについては14MHzのドツトクロックを使用する。しかしながら、こ の技術は異ったドツトクロックで異った分解能をもつスクリーン上により多くの 色を発生するために使用出来る。 第17図はビデオメモリの構成の1例を示す 。これはディスプレアプルメモリ100とパレットメモリまたはパレットレジス タ101からなる。これらメモリはメモリ100からのデータがパレットメモリ 101をアドレスづけするように互に接続される。しかしながらCPUは101 と連絡することが出来る。しかしながらCPUはいずれか一方のメモリと連絡( 読取/書込)することが出来る。ディスプレアプルメモリ100はrxJビット の幅をもち、「y」ビット幅をもつパレットメモl:I 101内の2x個のロ ケーションをアドレスづけ出来る。YはXより大である。パレットメモリ101 はモニタ上に表示されるべき夫々の原色のカラー強度に対応するデータを出力す る。従って、一群2Y個の色の組合せの外に任意の一群2x個の色を同時に表示 することが出来る。この形式のメモリ構成はメモリの節約を実現する。The PWM output from the multiplexer is the "sink" input signal in the 670 described above. gated to drive the RGBI digital video line. The example in Figure 16 is Emit up to 1048 colors that can be displayed simultaneously on a digital RGBI color monitor It is possible to live. The circuit of FIG. 16 is only one example of the technique of the present invention. . This can be easily expanded to produce more colors on different digital monitors. You can display different colors on the monitor (e.g. 6-color digital monitor). The example in Figure 16 assumes the screen resolution is 640x200. A 14 MHz dot clock is used for the monitor. However, this This technique allows more images to be displayed on screens with different resolutions using different dot clocks. Can be used to generate colors. Figure 17 shows an example of the configuration of video memory. . This is display apple memory 100 and palette memory or palette register. 101. These memories store data from memory 100 in the palette memory. 101. However, the CPU is 101 You can contact. However, the CPU communicates with either memory ( read/write). Display apple memory 100 is rxJ bit 2x rows in palette memory l:I 101 with width 'y' and 'y' bit width. applications can be addressed. Y is greater than X. Palette memory 101 outputs data corresponding to the color intensity of each primary color to be displayed on the monitor. Ru. Therefore, in addition to the combination of 2Y colors in a group, any 2x colors in a group can be displayed simultaneously. You can. This type of memory organization provides memory savings.

上記の例から、同時に表示可能なカラーシェードの数の大幅な増加がハードウェ アの費用をそれ程増大さ4°ることなく可能となることがわかる。ここに述べた 信←の共通システムはコンピュータにより発生されるセットと関連づけられてい るが、それに限られるものではない。From the example above, we can see that a significant increase in the number of color shades that can be displayed simultaneously is due to hardware It can be seen that this is possible without significantly increasing the cost of A. mentioned here A common system of communications is associated with computer-generated sets. However, it is not limited to this.

共通信号は勿論他の記憶媒体からのものでよく、あるいは実時間伝送からのもの でもよい。The common signal can of course come from other storage media, or from real-time transmission. But that's fine.

またこのメモリは上記のように構成されなくてもすべての色を同時に表示しうる 。従来の技術はビデオメモリがディスプレイアプルメモリとパレットメモリに分 割しうることを示している。Also, this memory can display all colors simultaneously even if it is not configured as above. . In conventional technology, video memory is divided into display apple memory and palette memory. It shows that it can be divided.

これはすべての色が同時表示されれることかなければ必要な全ビデオメモリをよ り小さいものとすることを可能にする。ディスプレアプルメモリはパレットメモ ・ノにどちらがディスプレアプルメモリより大きいビット/ワードををするかを 指摘する。パレットメモリはそのとき所望の色を選択するために用いられる。This takes up all the video memory required unless all colors are displayed simultaneously. This makes it possible to make it smaller. Display apple memory is palette memo ・Which one stores bits/words larger than the display pull memory? Point out. The palette memory is then used to select the desired color.

本発明の特定の実施例を示し説明したが、当業者には多くの変化および変更が本 発明の広義の範囲からはずれることなく可能であることは明らかである。添附の 請求範囲の目的はそれ散水発明の真の精神および範囲内となるすべてのそのよう な変化と変更を包含することである。While particular embodiments of the invention have been shown and described, many changes and modifications will occur to those skilled in the art. Obviously, this is possible without departing from the broader scope of the invention. attached The purpose of the claims is to cover all such claims that come within the true spirit and scope of the invention. It is about embracing change and change.

浄書(内容に変更なし) 〜 cI: リ CO〜 浄書(内容に変更なし) 浄書(内容に変更なし) FIG−/4 浄書(内容に変更なし) 浄書(内容に変更なし) 手続補正書Cj5却 昭和63年5月19日槙Engraving (no changes to the content) ~ cI: Re CO~ Engraving (no changes to the content) Engraving (no changes to the content) FIG-/4 Engraving (no changes to the content) Engraving (no changes to the content) Procedural amendment Cj5 rejected Maki, May 19, 1986

Claims (14)

【特許請求の範囲】[Claims] 1.表示されるべきカラー画像の各ピクセルの構成カラーシェード成分を同定す るコード化されたデータからなる複数のディジタルワードを記憶するメモリ装置 と、このメモリ装置からの上記ディジタルワードを受け、そしてそれに応じて上 記構成カラーシェード成分の1つに夫々対応する複数の成分信号を発生するカラ ー信号発生装置と、上記成分信号に応答して対応するピクセル位置に、上記成分 信号の組合せにより決定されるカラーおよびシェードを有するピクセルを発生す るように動作するディスプレイ装置と、から成るグラフィックディスプレイ方式 において、表示されるべきピクセルのカラーシェード成分に対して予定の関係を 有する異った特性を夫々有している複数のパルスを発生するためのパルス発生装 置と、夫々入力ディジタルワードのカラー成分限定部分に応答して上記パルスの 内の対応する1個を選択するように動作する複数のカラー成分選択装置と、上記 選択されたパルスに応答して上記成分信号を発生するように動作する装置と、か らなる改良されたカラー信号発生装置。1. Identify the constituent color shade components of each pixel of the color image to be displayed. a memory device that stores a plurality of digital words of coded data and receives said digital word from this memory device, and reads it accordingly. a color shade component that generates a plurality of component signals each corresponding to one of the constituent color shade components; - a signal generator and, in response to said component signal, said component at a corresponding pixel location; Generates pixels with color and shade determined by a combination of signals. a graphic display method consisting of a display device that operates to , the expected relationship is established for the color shade component of the pixel to be displayed. A pulse generator for generating multiple pulses each having different characteristics. of the above pulses in response to the color component limited portion of the input digital word, respectively. a plurality of color component selection devices operative to select a corresponding one of the color component selection devices; an apparatus operative to generate said component signals in response to selected pulses; An improved color signal generator comprising: 2.請求の範囲第1項記載のグラフィックディスプレイ方式において、前記パル ス発生装置は異ったパルス幅を有する。2. The graphic display system according to claim 1, wherein the pulse The pulse generators have different pulse widths. 3.請求の範囲第2項記載のグラフィックディスプレイ方式において、前記パル ス幅発生装置により発生される夫々のパルスは一対のシフトレジスタと、上記複 数のパルスの1つを夫々形成する複数の可変デューティサイクルパルスを同時に 発生するようになった論理ゲートとを含むステートマシンである。3. The graphic display system according to claim 2, wherein the pulse Each pulse generated by the width generator is passed through a pair of shift registers and the multiple shift registers. Multiple variable duty cycle pulses, each forming one of several pulses simultaneously Logic gates are now generated. 4.請求の範囲第2項記載のグラフィックディスプレイ方式において、前記パル ス発生装置は、入力クロックパルスを異る予定時間だけ遅延して前記複数のパル スを形成する異るパルス幅をもつパルスを発生する複数のディジタル遅延線とそ れに関連する論理回路を含む。4. The graphic display system according to claim 2, wherein the pulse The clock generator delays the input clock pulse by different scheduled times to generate the plurality of pulses. Multiple digital delay lines that generate pulses with different pulse widths and their Contains logic circuits related to this. 5.請求の範囲第2項記載のグラフィックディスプレイ方式において、前記ディ ジタルワードは夫々対応するピクセルの第1カラー成分を同定する第1カラー成 分限定部を形成する少くとも3個のデータビットと、上記ピクセルの第2カラー 成分を同定する第2カラー成分限定部を形成する少くとも3個のデータビットと 、上記ピクセルの第3成分を同定する第3カラー成分限定部を形成する少くとも 3個のデータビットとを含む少くとも9個の2進データビットからなる。5. The graphic display system according to claim 2, wherein the display Each digital word has a first color component that identifies the first color component of the corresponding pixel. at least three data bits forming a minute limit and a second color of said pixel; at least three data bits forming a second color component confine identifying the component; , forming a third color component defining portion identifying a third component of said pixel. and 3 data bits. 6.請求の範囲第2項記載のグラフィックディスプレイ方式において、前記ディ ジタルワードは対応するピクセルの第1カラー成分を同定する第1カラー成分限 定部を形成する少くとも3個のデータビットと、そのピクセルの第2カラー成分 を同定する第2カラー成分限定部を形成する少くとも3個のデータビットと、そ のピクセルの第3カラー成分を同定する第3カラー成分限定部を形成する少くと も3個のデータビットと、そのピクセルの強度を同定するカラー強度成分限定部 を形成する少くとも3個のデータビットとを含む少くとも12個の2進データビ ットからなる。6. The graphic display system according to claim 2, wherein the display The digital word is a first color component limit that identifies the first color component of the corresponding pixel. at least three data bits forming a fixed area and a second color component for that pixel; at least three data bits forming a second color component confine identifying the color component; at least one color component defining a third color component defining a third color component of the pixel. 3 data bits and a color intensity component qualifier that identifies the intensity of that pixel. at least 12 binary data bits comprising at least 3 data bits forming a Consists of. 7.表示されるべきカラー画像の各ピクセルの構成カラーシェード成分を同定す るコード化されたデータからなる複数のディジタルワードを記憶するメモリ装置 と、これらディジタルワードを上記メモリ装置と、これらディジタルワードを上 記メモリ装置から受け、それに応じて夫々上記構成カラーシェード成分の1個に 対応する複数の成分信号を発生するカラー信号発生装置と、上記成分信号の夫々 に応答して対応するピクセル位置に上記カラー成分信号の組合せにより決定され るカラーシェードを発生するように動作するディスプレイ装置と、を含むグラフ ィックディスプレイ方式における、下記段階からなる多数のカラーシェードを発 生する方法。 表示されるべきカラーシェードのカラー成分に対し夫々予定の関係を有する異っ た特性を有する複数のパルスを発生する段階。 上記ディジタルワードの夫々のカラー成分限定部に対応する上記複数のパルスの 内の個々のものを選択しそしてそれを用いて成分信号を発生する段階。 上記成分信号を用いて上記ディジタルワードに対応するカラーシェードを有する ピクセルを発生し表示する段階。7. Identify the constituent color shade components of each pixel of the color image to be displayed. a memory device that stores a plurality of digital words of coded data and transfer these digital words to the above memory device and transfer these digital words to the above memory device. each of the constituent color shade components, respectively. a color signal generating device that generates a plurality of corresponding component signals, and each of the component signals described above; determined by the combination of the above color component signals to the corresponding pixel position in response to a display device operative to generate color shades; A large number of color shades are produced in the following stages in the graphic display method. How to live. Different colors each have a predetermined relationship to the color components of the color shade to be displayed. generating a plurality of pulses having specific characteristics; of the plurality of pulses corresponding to each color component limited portion of the digital word. selecting individual ones within and using them to generate component signals. has a color shade corresponding to the digital word using the component signal; The stage of generating and displaying pixels. 8.前記複数のパルスの夫々が異ったパルス幅を有するごとくなった請求の範囲 第7項記載の方法。8. Claims wherein each of the plurality of pulses has a different pulse width. The method described in Section 7. 9.前記複数のパルスは夫々異ったデューティサイクルをもって同時に発生され るごとくなった請求の範囲第8項記載の方法。9. The plurality of pulses are generated simultaneously with different duty cycles. 9. The method according to claim 8, wherein 10.前記パルスは異ったパルス幅のパルスを発生するための複数のディジタル 遅延線と関連する論理回路を用いて発生されるごとくなった請求の範囲第7項記 載の方法。10. The pulse has multiple digital pulses for generating pulses with different pulse widths. Claim 7 is generated using a delay line and associated logic circuitry. How to put it on. 11.前記ディジタルワードは対応するピクセルの第1カラー成分を同定する第 1カラー成分限定部を形成する少くとも3個のデータビットと、そのピクセルの 第2カラー成分を同定する第2カラー成分限定部を形成する少くとも3個のデー タビットと、そのピクセルの第3カラー成分を同定する第3カラー成分限定部を 形成する少くとも3個のデータビットとを含む少くとも9個の2進データビット からなる、請求の範囲第7項記載の方法。11. The digital word includes a first color component identifying the first color component of the corresponding pixel. At least three data bits forming one color component confinement and the pixel's at least three data forming a second color component limit identifying a second color component; a third color component limiter that identifies the third color component of the pixel; at least nine binary data bits forming at least three data bits; 8. The method according to claim 7, comprising: 12.前記ディジタルワードは対応するピクセルの第1カラー成分を同定する第 1カラー成分限定部を形成する少くとも3個のデータビットと、そのピクセルの 第2カラー成分を同定する第2カラー成分限定部を形成する少くとも3個のデー タピットと、そのピクセルの第3カラー成分を同定する第3カラー成分限定部を 形成する少くとも3個のデータビットと、そのピクセルの強度を同定するカラー 強度成分限定部を形成する少くとも3個のデータビットとを含む少くとも12個 の2進データピットからなる、請求の範囲第2項記載の方法。12. The digital word includes a first color component identifying the first color component of the corresponding pixel. At least three data bits forming one color component confinement and the pixel's at least three data forming a second color component limit identifying a second color component; tapit and a third color component limiter that identifies the third color component of the pixel. at least three data bits to form and a color identifying the intensity of that pixel and at least 3 data bits forming an intensity component limit. 3. A method as claimed in claim 2, comprising binary data pits. 13.請求の範囲第2項記載のグラフィックディスプレイ方式において、前記デ ィジタルワードの夫々は対応するピクセルの第1カラー成分を同定する第1カラ ー成分限定部を形成する少くとも3個のデータビットと、そのピクセルの第2カ ラー成分を同定する第2カラー成分限定部を形成する少くとも3個のデータビッ トと、そのピクセルの第3カラー成分を同定する第3カラー成分限定部を形成す る少くとも2個のデータビットとを含む少なくとも8個の2進データビットから なる。13. The graphic display method according to claim 2, wherein the Each digital word has a first color that identifies the first color component of the corresponding pixel. - at least three data bits forming a component confinement and a second type of the pixel; at least three data bits forming a second color component confine identifying the color component; and a third color component limiter that identifies the third color component of the pixel. at least 8 binary data bits including at least 2 data bits Become. 14.前記ディジタルワードは対応するピクセルの第1カラー成分を同定する第 1カラー成分限定部を形成する少くとも3個のデータビットと、そのピクセルの 第2カラー成分を同定する第2カラー成分限定部を形成する少くとも3個のデー タビットと、そのピクセルの第3カラー成分を同定する第3カラー成分限定部を 形成する少くとも2個のデータビットとを含む少くとも8個の2進データビット から成る、請求の範囲第7項記載の方法。14. The digital word includes a first color component identifying the first color component of the corresponding pixel. At least three data bits forming one color component confinement and the pixel's at least three data forming a second color component limit identifying a second color component; a third color component limiter that identifies the third color component of the pixel; at least 8 binary data bits forming at least 2 data bits; 8. The method of claim 7, comprising:
JP50137186A 1985-12-19 1986-02-18 Method and apparatus for producing multicolor display Pending JPS63502054A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81164585A 1985-12-19 1985-12-19
US811645 1985-12-19

Publications (1)

Publication Number Publication Date
JPS63502054A true JPS63502054A (en) 1988-08-11

Family

ID=25207135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50137186A Pending JPS63502054A (en) 1985-12-19 1986-02-18 Method and apparatus for producing multicolor display

Country Status (4)

Country Link
EP (1) EP0227691A1 (en)
JP (1) JPS63502054A (en)
AU (1) AU5456386A (en)
WO (1) WO1986007650A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543819A (en) * 1988-07-21 1996-08-06 Proxima Corporation High resolution display system and method of using same
JPH06501322A (en) * 1990-09-21 1994-02-10 プロクシマ コーポレイション High-speed color display projection system and its usage
CN112886953A (en) * 2021-01-27 2021-06-01 华中科技大学 Driving method and driving system of large-scale thermally-modulated phase shifter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335380A (en) * 1980-06-16 1982-06-15 Wright David Y Multi-beam raster scan display monitor
US4464676A (en) * 1980-12-15 1984-08-07 National Semiconductor Corporation Digital color modulator
US4442428A (en) * 1981-08-12 1984-04-10 Ibm Corporation Composite video color signal generation from digital color signals
US4514727A (en) * 1982-06-28 1985-04-30 Trw Inc. Automatic brightness control apparatus
US4516118A (en) * 1982-08-30 1985-05-07 Sperry Corporation Pulse width modulation conversion circuit for controlling a color display monitor
US4467322A (en) * 1982-08-30 1984-08-21 Sperry Corporation Digital shade control for color CRT background and cursors
US4559531A (en) * 1983-02-14 1985-12-17 Chyron Corporation Color video generator

Also Published As

Publication number Publication date
AU5456386A (en) 1987-01-13
WO1986007650A1 (en) 1986-12-31
EP0227691A1 (en) 1987-07-08

Similar Documents

Publication Publication Date Title
KR0147296B1 (en) Method and apparatus for displaying different shades of gray on a lcd
US5172108A (en) Multilevel image display method and system
KR100654521B1 (en) Full color led display system
US4901155A (en) Signal processing system for large screen display apparatus
US6239781B1 (en) Gray-scale signal generating circuit and liquid crystal display
KR100232983B1 (en) Display panel and apparatus capable of resolution conversion
US6518977B1 (en) Color image display apparatus and method
KR100778487B1 (en) Modulation circuit, image display using the same, and modulation method
CN100394464C (en) Image display method and image display device
US5053764A (en) System for the display of images in half tones on a matrix screen
JPS63113426A (en) Operation of display device and display device itself
US5298912A (en) Multi-tone display device
KR930001649B1 (en) Liquid crystal display device
KR100492832B1 (en) Display apparatus
RU2249858C2 (en) Full color light-diode display system
US5638091A (en) Process for the display of different grey levels and system for performing this process
US5216417A (en) Multi-tone level displaying method by bi-level display devices and multi-tone level displaying unit
US5999154A (en) Image display method and its device
EP0346090B1 (en) Graphic dot flare apparatus
JPH02291521A (en) Half-tone display system and half-tone display controller
JPS63502054A (en) Method and apparatus for producing multicolor display
US5774178A (en) Apparatus and method for rearranging digitized single-beam color video data and controlling output sequence and timing for multiple-beam color display
JP3414204B2 (en) Image display method and image display device
JPH11344955A (en) Led display
JP3294597B2 (en) Full color LED display system