JPS6333747B2

JPS6333747B2 -

Info

Publication number: JPS6333747B2
Application number: JP54044654A
Authority: JP
Inventors: Takao Nishitani
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1979-04-12
Filing date: 1979-04-12
Publication date: 1988-07-06
Also published as: JPS55136741A

Description

【発明の詳細な説明】本発明は音声とフアツクスまたは画像信号等の
データを同一チヤンネルで伝送する方法および装
置に関する。

電話の加入者線もデイジタル化された場合の、
加入者回路の有効利用法として、音声とデータを
同一チヤンネルで伝送する方法がある。従来のこ
のような方法はDSI（Digital Sppech
Interporation）原理を使用するものである。DSI
の論理は刊行物“Digital Speech
Interporation”COMSAT TECHNICAL
REVIEW Vol.6、No.１、Spring1976に詳しいが、
この原理は音声が実際に回線を占有する時間は会
話時間の約40％であるため、音声がない時間にこ
の会話中の回線で他の信号を伝送することができ
ることにある。音声とデータを同一チヤンネルで
伝送する方法にこのDSIの原理を応用すると実時
間性の要求される音声に優先権を与えデータは回
線上に音声がない時間を利用して伝送することに
なる。このようなシステムの例としては刊行物
“構内マルチサービスシステムの一モデル”電子
通信学会通信方式研究資料、CS77−85、1977な
どがある。

しかしながら従来の音声およびデータ同時伝送
方式はDSIにその基礎を置いているためDSI装置
の持つ次のような難点を回避することはできな
い。

(1) 複雑な音声検出回路が必要であり、かつ、非
常に複雑な音声検出方法をもつても話頭に来る
子音を完全に検出するのは困難である。

(2) 音声検出には最低10〜20ｍsecの検出時間が
必要であり、このため通話路にはこの検出時間
を吸収するために10〜20ｍsecの遅延回路を必
要とする。

(3) 上記の通話路に必要となる遅延回路は、エコ
ー発生の原因となる。特に送信信号が受信側へ
送られ、その一部が送信側へ漏れて来た場合、
通話路中の遅延回路により20〜40ｍsecの遅延
を生ずる。この値はエコーが無視できなくなる
値であるため、エコー・サプレツサやエコー・
キヤンセラーが必要となる。

上記の問題はDSI装置のように多重化された音
声信号を扱う装置ではハードウエアの多重使用が
可能であるため、それほどの問題とはならない
が、加入者線に用いられる音声とデータの同時伝
送を行なう装置ではハードウエアの多重使用がで
きず、装置の規模およびコストの増大を招く。

本発明の目的は音声とデータを同時伝送するに
も拘わらず音声検出器を用いず、かつ音声品質に
与える影響がほとんど無視できる伝送方法と装置
を実現することにある。

本発明の他の目的は、回路規模の大きい音声検
出器やエコー・サプレツサを省くことによりコン
パクトな音声とデータの同時伝送装置を実現する
ことにある。

本発明の特徴は従来デイジタル通話路を伝送さ
れる音声標本が８ビツトで表現されて伝えられて
おり、このためレベルの低い音声標本には８ビツ
トも不要であるにも拘わらず８ビツト分割り当て
られていたことを利用し、低レベルの音声標本を
伝送する場合には音声標本に割り当てるビツト数
を減らし、余つたビツトを用いてデータを伝送す
ることにある。また、レベルの検出は数十個毎の
音声標本で組を作り、この組の中で最大の値をと
るものの最少ビツト数をその組内の区間の音声に
必要なビツト数とする。よつて、この組内の音声
標本はデータにビツトを譲るにも拘わらず、８ビ
ツト表現の音声標本と同じ品質が保障され、かつ
会話中に生じるポーズ区間ばかりか、音声伝送時
にもデータの送信が可能である。

しかし、音声標本のレベル検出には音声標本が
作る組の数だけ音声標本を検査する必要があり、
このため、本発明においても通話路に遅延回路が
必要となるが、例えば音声標本40個を一つの組と
する装置においてさえ、遅延時間は５ｍsecで充
分であり、この程度の遅延時間ではエコーの問題
は生じない。

本発明による装置は８ビツト長にパルス符号変
調された音声信号に遅延を与える音声バツフア・
メモリと、上記音声バツフア・メモリの入力端子
に接続され、上記音声バツフア・メモリに予め定
められた個数の音声標本が入力された時点に、上
記音声バツフア・メモリに入れられた音声標本の
うち最大の絶対値を持つ標本値を表わし得る最少
ビツト数を決定する最少ビツト数決定回路と、前
記音声バツフア・メモリの出力端子および前記最
少ビツト数決定回路の出力端子に接続されてい
て、最少ビツト数決定回路の出力をビツト毎に分
割し、前記音声バツフア・メモリから出力される
複数個の音声標本値のLSB（最下位ビツト）位置
に代入する制御信号代入回路と、前記音声バツフ
ア・メモリ、最少ビツト数決定回路および制御信
号代入回路とは独立したビツト系列からなるデー
タを蓄えるデータ・バツフアメモリと、前記最少
ビツト数決定回路の出力端子、前記制御信号代入
回路の出力端子および前記データ・バツフアメモ
リの出力端子に接続されていて、前記最少ビツト
数決定回路の出力が８ビツト以下の場合、前記制
御信号代入回路から出力された音声標本データの
MSB（最上位ビツト）を前記最少ビツト数決定回
路で決定されたビツト数に対応するビツト位置に
移し、かつ、新しい音声標本データのMSBより
１つ上位のビツトより第８ビツト位置までを前記
データ・バツフア・メモリからのデータを代入す
るデータ代入回路からなり、データ代入回路の出
力つまり音声信号とビツト系列データの合成信号
を送信する送信装置と；前記送信装置からの合成
信号を予め定められた個数分遅延を与える合成信
号バツフア・メモリと、前記合成信号バツフア・
メモリの入力端子に接続され、受信信号から前記
制御信号代入回路により代入された音声信号の符
号化に必要な最少ビツト数を抽出する制御信号抽
出回路と、前記合成信号バツフア・メモリの出力
端子および制御信号抽出回路の出力端子に接続さ
れ、前記制御信号抽出回路で抽出されたビツト数
が８より小である場合には、１つの標本点の前記
抽出されたビツト数より１つ上位のビツト位置か
ら、第８ビツトまでのビツト・データをデータ出
力端子に、また前記抽出されたビツト数の位置に
あるビツトを第８ビツトに、前記抽出されたビツ
ト数の位置から第７ビツト目までをゼロに、他の
ビツト位置のデータは受信したデータをそのまま
にして音声出力端子に伝え、前記制御信号抽出回
路で抽出されたビツト数が８の場合は受信データ
を全て音声出力端子に伝える音声／データ分離回
路と、前記データ分離回路のデータ出力端子に接
続された出力データ・バツフア・メモリからなり
音声信号とビツト系列データの合成信号から音声
信号およびビツト系列データを分離し受信する受
信装置とにより構成される。

次に本発明による音声とデータの同時伝送装置
を図を用いて詳細に説明する。

第１図は本発明の音声とデータの同時伝送装置
の一実施例で、音声バツフア・メモリ１１０、最
少ビツト数決定回路１２０、制御情報代入回路１
３０、データ代入回路１４０、データ・バツフ
ア・メモリ１５０、音声標本値入力端子１、デー
タ入力端子２、合成信号出力端子３からなる送信
装置１００と；合成信号バツフアメモリ２１０、
制御信号抽出回路２２０、音声／データ分離回路
２３０、出力データ・バツフア・メモリ２４０、
合成信号入力端子４、音声標本出力端子５、デー
タ出力端子６からなる受信装置２００とにより構
成される。

第１図において、音声バツフアメモリ１１０、
合成信号バツフアメモリ２１０は1974年AMD社
発行の“Advanced Micro Devices Data
Book”２−147頁に記載されているようなシフト
レジスタであり、データ・バツフア・メモリ１５
０および出力データ・バツフア・メモリ２４０は
1976年Fairchild社発行の“Bipolar
Microprocessor Databook”３−15頁に記載さ
れているようなFIFO（First−in First−out）バ
ツフア・メモリである。最少ビツト数決定回路１
３０、制御情報代入回路１３０、データ代入回路
１４０、制御情報抽出回路２２０および音声／デ
ータ分離回路２３０の詳細については後述する。
データ入力端子２から入力されるデータはフツク
ス信号などのビツト系列からなるデータで、これ
等のデータ信号は直列にデータ・バツフア・メモ
リに蓄えられ入力と出力のタイミングは非同期で
行なわれるものとする。

以下説明のため音声標本は10個づつ組を作るも
のとして説明する。

端子１に入力された１組の10個の連続した音声
標本は音声バツフア・メモリ１１０により10標本
時間分遅延される。端子１に入力された音声標本
はこれと同時に最小ビツト数決定回路１２０に加
えられ、後述するように１組内に属する音声標本
を次々と比較して行き、１組内に属する最後の音
声標本が端子１より音声バツフア・メモリ１１０
および最少ビツト数決定回路１２０に入力された
時点で最少ビツト数決定回路はこの組内に属する
音声標本のうち最大の絶対値を持つ標本値を検出
し、この結果よりこの絶対値を表示するのに必要
な最少ビツト数を決定し３ビツト（８個まで識別
可能）の情報として出力する。音声バツフア・メ
モリ１１０から出力された音声標本の組の最初の
３標のLSB（最下位ビツト）は制御信号代入回路
１３０により最少ビツト数決定回路１２０からの
３ビツトの最少ビツト数情報の出力を１ビツトづ
つに分解したものに置換される。制御信号代入回
路１３０により最少ビツト数情報を代入された音
声信号はデータ代入回路１４０に入力される。デ
ータ代入回路では最少ビツト数決定回路１２０か
らの入力情報が１組内の音声標本に対して８ビツ
ト必要であることを知らせている場合制御信号代
入回路１３０からの入力音声信号に何の加工も行
なわず、合成信号出力端子３へ伝える。

一方、最少ビツト数決定回路１２０からの入力
情報が１組の音声標本に対して８ビツト以下であ
る場合、例えば７ビツトである場合、制御信号代
入回路１３０からの入力信号である１組内のすべ
ての音声標本信号は７ビツトで表現できる。この
場合音声標本の第８ビツト目は極性ビツトである
ため情報を保存する必要があるが、全体で７ビツ
ト表示可能であるため第７ビツト目はゼロであ
り、第８ビツト目の情報を第７ビツト目へ移す。
この場合第８ビツト目は空となるが、このビツト
位置にデータ・バツフア・メモリ１５０からの入
力信号を代入する。このように音声およびデータ
の合成された合成信号が端子３から出力される。
以上の送信過程を図示したものが第２図で、最少
ビツト数７の場合について説明しており、第２図
ａは音声標本信号で、これ等の標本が８ビツトに
量子化されたものが第１図の端子１から入力され
る。

第２図ｂは制御情報代入回路１３０の出力で、
第１、第２、第３標本のLSBは最少ビツト数７
を示すコード（111）₂が代入されており、第７ビ
ツト目はすべて０であることが示されている。こ
の場合最少ビツト数がｉの場合のコードはｉの２
進表示とし、最少ビツト数が８の場合は（000）₂
とする。第２図ｃは合成信号出力端子３に現われ
る信号で、第８ビツト目はすべてデータ・ビツト
であり、第７ビツトの位置には第２図ｂの第８ビ
ツト目の情報が移されている。

以上のようにして合成された合成信号は受信装
置の端子４から入力され、合成信号バツフア・メ
モリ２１０および制御信号抽出回路２２０へ入力
される。制御信号抽出回路２２０では、ある組内
にある音声標本が表示されている最少ビツト数情
報（７ビツト）を合成信号の第１、第２および第
３標本のLSBを抽出することにより得る。合成
信号バツフア・メモリ２１０は制御信号抽出回路
２２０が音声標本の表示されているビツト数を抽
出する時間分、つまり３合成信号標本分の遅延を
与えるものである。

音声／データ分離回路２３０は合成信号バツフ
アメモリ２１０の出力と制御信号抽出回路２２０
により決定された音声標本が表示されているビツ
ト数（７ビツト）出力とから合成信号標本の第８
ビツト目を出力データ・バツフア回路２４０に、
また第７ビツト目を第８ビツト目へ移し、かつ第
７ビツト目を０にすることにより、再成された音
声標本を端子５から出力する。また出力データ・
バツフ回路２４０へ格納されたデータは、端子６
より出力することになる。

第３図は最少ビツト数決定回路１２０の一構成
例で、音声標本入力端子１、MSB同期信号入力
端子７、組分け同期信号入力端子８、最少ビツト
数決定回路出力端子１２０１、８ビツト・シフト
レジスタ１２１０および１２２０、最少ビツト数
決定ROM（Read Only Memory）１２３０、レ
ジスタ１２４０、フリツプ・フロツプ１２５０，
１２９０ゲート１２６０，１２７０および１２８
０、からなりたつている。フリツプ・フロツプ１
２５０は１データを格納したら、リセツト信号が
来るまでその値を保持しつづけるものとする。

この回路は次のように動作して最少ビツト数を
決定する。まず、音声標本の組の最初のデータが
入力される時点に、端子８から組分け同期信号が
入力され、シフトレジスタ１２２０をクリヤす
る。音声標本は端子１から入力され、第８ビツト
目（MSB）から順次１ビツトづつ第１ビツト目
まで入力されるが、第８ビツト目は極性ビツトで
あるため、端子７から入力されるMSB同期信号
とアンドゲート１２６０で取り去る。このため、
アンドゲート１２６０の出力は音声標本の絶対値
が出力されることになる。また前述のMSB同期
信号はフリツプ・フロツプ１２５０をリセツトし
て、大小比較の判定の用意を行なう。アンドゲー
ト１２６０の出力とシフトレジスタ１２２０の出
力はビツト毎にゲート１２７０でオアをとられ、
どちらか一方に論理１がある時論理１を出力し、
この結果フリツプ・フロツプ１２５０にこの時の
アンドゲート１２６０の出力を保持する。つま
り、フリツプ・フロツプ１２５０の内容が論理０
となるのはシフトレジスタ１２２０にあつたデー
タの方が端子１に加えられた音声データより絶対
値が大きい場合であり、論理１となるのは端子１
に加えられた音声データの方がシフトレジスタ１
２２０にあつたデータより絶対値が大きいか、も
しくは同一ビツト数で表現できる場合である。

また、これと同時に、アンドゲート１２６０を
通過した音声標本はシフトレジスタ１２１０にも
蓄えられている。さらにフリツプ・フロツプ１２
５０の内容は１ビツト遅延を行なうフリツプ・フ
ロツプ１２９０にも蓄えられている。この状況で
端子７に再びMSB同期信号が入力されるとフリ
ツプ・フロツプ１２５０はリセツトされるが、フ
リツプ・フロツプ１２９０にはまだフリツプ・フ
ロツプ１２５０のかつての内容が残つている。こ
のためゲート１２８０はフリツプ・フロツプ１２
９０の内容が論理１の時（音声標本の組の最初の
音声標本が端子１から入力されている時は必ず論
理１となる）シフトレジスタ１２２０へシフトレ
ジスタ１２１０に蓄えられた端子１を経て入力さ
れた音声標本の絶対値が転送される。フリツプ・
フロツプ１２９０の内容が論理０の場合はゲート
１２８０は閉じたままでシフトレジスタ１２２０
の内容はもとのままである。

以上の動作を音声標本の組内にあるすべての音
声標本が端子１から入力され終ると、シフトレジ
スタ１２２０はこの音声標本の組内にある最大の
音声標本を表現し得るビツト数の位置に論理１を
有する音声標本値を得ていることになる。シフト
レジスタ１２２０は内部状態を並列に出力するこ
とができ、この出力は最少ビツト数決定ROM１
２３０に接続されており、この最少ビツト数決定
ROM１２３０は128ワード×３ビツトの容量を
持ちアドレスｉには、アドレス値ｉの２進表現の
うち最も高位に１が立つビツト位置の重みが2^kで
あればｋ＋１が記憶されているものとし、ｋが７
の場合に限り０を記憶しておく。１ビツト増して
記憶する理由は極性符号ビツトが必要であるから
である。最少ビツト数決定ROM１２３０の出力
はシフトレジスタ１２２０の並列出力が変化する
毎に変わるが、端子８に組分け同期信号が入力さ
れた時点にはシフトレジスタ１２２０の内容は音
声標本の組内の最大の音声標本の絶対値を表わし
得る音声標本が入力されているため、最少ビツト
数決定ROM１２３０の出力は極性符号を含めた
最少ビツト数を正しく出力しており、これをレジ
スタ１２４０へロードすることにより最少ビツト
数決定回路出力１２０１には次の一組内の音声標
本の最少ビツト数を決定する間も安定した出力が
得られる。

第４図は第１図の制御情報代入回路１３０の一
構成例で、音声バツフア・メモリ１１０からの音
声標本入力端子１３０１、最少ビツト数決定回路
１２０からの情報入力端子１２０１、組分け同期
信号入力端子８、制御信号入力端子１３０２、制
御情報代入回路出力端子１３０３、シフトレジス
タ１３１０、セレクタ回路１３２０からなつてい
る。

端子８に組分け同期信号が入力されると第１図
の最少ビツト数決定回路１２０からの情報は端子
１２０１を介してシフトレジスタ１３１０にロー
ドされる。この時点では端子１３０１には、音声
標本のある組の最初の標本のMSBが入力されて
いる。端子１３０２に加えられる制御信号は音声
標本の組の初めの３つの標本値のLSBの区間だ
け論理０となるもので、このためセレクタ回路１
３２０は端子１３０２に加えられる制御信号が論
理０の時だけシフトレジスタ１３１０の出力を端
子１３０３に伝え、他の時間は端子１３０１に加
えられる信号を端子１３１０へ伝える。また、シ
フトレジスタ１３１０は端子１３０２に加えられ
た制御信号が論理０から論理１に変化した時点で
シフトレジスタ１３１０の内容をセレクタ１３２
０に接続された出力端子へ１ビツト分シフトす
る。以上の結果、端子１３０３には第２図ｂで述
べた形の音声標本信号が得られる。

第５図は第１図に示したデータ代入回路１４０
の一構成例を示したもので、第１図の制御信号代
入回路１３０からの音声標本入力端子１３０３、
第１図のデータ・バツフア・メモリ１５０からの
データ入力端子１５０１、データ・バツフア・メ
モリ１５０へのデータ要求信号端子１５０２、第
１図の制御情報代入回路１３０からの最少ビツト
数情報入力端子１２０１、数値０を常に入力して
いる入力端子９、MSB同期信号入力端子７、送
信器出力端子３、フリツプ・フロツプ１４１０、
セレクタ回路１４２０および１４３０、減算器１
４４０、−１づつ歩進するカウンタ１４５０、負
数検出回路１４６０からなつている。負数検出回
路１４６０は、ゼロ検出端子Ｂと負数検出端子Ａ
を持つものとする。

前述したように第３図に示した最少ビツト数決
定回路のレジスタ１２４０はある音声標本の組が
送信装置を通過する間、定まつた値を保持してい
るため、端子１２０１には端子１３０３から入力
される制御情報代入回路１３０の出力であるある
音声標本装置の組が完全に通過するまではその音
声標本の組が記述できる最少ビツト数が入力され
ている。このため減算器１４４０の下位３ビツト
のみを見ると、常にデータに利用できるビツト数
を出力している。例えば端子１２０１からの入力
が７＝（111）₂の場合、（000）₂−（111）₂＝（001）₂で
１となり、また、端子１２０１からの入力が０＝
（000）₂の場合（この場合前述したように最少ビツ
ト数は８）（000）₂−（000）₂＝（000）₂で０となる。
端子７にMSB同期信号が入力されると、カウン
タ１４５０に減算器１４４０が出力しているデー
タに割り当て可能なビツト数をロードし、かつこ
の時端子１３０３から入力された音声標本の
MSB（最上位ビツト）をフリツプ・フロツプ１４
１０に蓄える。いまカウンタ１４５０に２がロー
ドされたとすると、負数検出回路１４６０はカウ
ンタ１４５０の出力が２であるため負数検出端子
Ａおよびゼロ検出端子Ｂともに論理０を出力して
おり、このため、セレクタ回路１４２０，１４３
０はいずれも端子ｂに入力された信号を出力す
る。このため、端子１５０１へ入力されている第
１図のデータ・バツフア・メモリ１５０からの入
力信号がセレクタ回路１４２０，１４３０を通過
し、端子３に伝えられる。また、この時端子１３
０３に加えられている音声標本のASB信号はフ
リツプ・フロツプ１４１０に蓄えられる。さらに
端子１５０２には第１図のデータ・バツフア・メ
モリ１５０へ次のデータを要求するための信号と
して、負数検出回路１４６０の負数データ端子信
号が伝えられている。

次に音声標本の第７ビツト信号が端子１３０３
に加えられた時点ではカウンタ１４５０は１を保
持しており、このため負数検出回路１４６０、セ
レクタ回路１４２０，１４３０は上述と同じ状態
にあり、端子１５０１に加えられた第１図のデー
タ・バツフア・メモリ１５０からの信号が端子３
に伝えられる。

次に音声標本の第６ビツト信号が端子１３０３
に加えられた時点ではカウンタ１４５０はゼロと
なり、このため負数検出回路１４６０の負数検出
端子Ａ、ゼロ検出端子Ｂともに論理１となる。こ
の結果セレクタ回路１４２０，１４３０はともに
端子ａの入力信号を出力し、かつ、端子１５０２
を介して、第１図のデータ・バツフア・メモリ１
５０にデータの読み出し禁止を指令する。セレク
タ回路１４３０の入力端子ａには前述したように
フリツプ・フロツプ１４１０に蓄えられた現在端
子１３０３を介して入力中の音声標本のMSBビ
ツトの情報が入力されており、このため、出力端
子３にはこのMSBビツトの情報が伝えられる。

次に音声標本の第５ビツトから第１ビツトまで
が端子１３０３に入力される各々の時点ではカウ
ンタ１４５０はゼロでない負数を示すため、負数
検出回路１４６０の負数検出端子Ａは論理１にま
たゼロ検出端子Ｂは論理０になる。

このため、セレクタ１４２０はａ端子信号をセ
レクタ１４３０はｂ端子信号を各々の出力側へ伝
えるため、出力端子３には入力端子１３０３に加
えられた音声標本の各ビツトが伝えられる。結果
として出力端子３には第２図ｃで示される合成信
号が出力されることになる。

第６図は第１図の制御情報抽出回路２２０の一
構成例で、合成信号受信端子４、制御信号入力端
子１０、受信側の組分け同期信号入力端子１１、
制御情報抽出回路出力端子２２０１、シフトレジ
スタ２２１０、レジスタ２２２０からなつてい
る。

端子１０から加えられる制御信号は、合成信号
の組の初めの３合成標本のLSBが端子４に加え
られる時間のみ論理１となる信号であり、このた
めシフトレジスタ２２１０は合成信号の組の初め
の３合成標本のLSBを抽出して、これ等の組内
にある音声標本の記述されているビツト数を得
る。この結果は端子１１に加えられた受信側の組
分け同期信号によりレジスタ２２２０へ転送さ
れ、１組の合成信号が次の第１図に示す音声／デ
ータ分離回路２３０によりデータと音声標本に完
全に分離されるまで保持される。

第７図は第１図の音声／データ分離回路２３０
の一構成例であり、フリツプ・フロツプ２３１
０、シフトレジスタ２３２０、セレクタ回路２３
３０、ゲート２３４０，２３５０、減算器１４４
０、−１づつ歩進するカウンタ１４５０、負数検
出回路１４６０、第１図の合成信号バツフア・メ
モリ２１０からの入力端子２３０１、第１図の制
御情報抽出回路からの入力端子２２０１、数値０
を常に入力している入力端子９、受信側のMSB
同期信号入力端子１２、音声標本出力端子５、デ
ータ信号出力端子２２０３、データ書込要求信号
出力端子２２０４からなつている。ここで減算器
１４４０、カウンタ１４５０、負数検出回路１４
６０は第５図に示したデータ代入回路で用いたも
のと全く同じ機能を実現しており、ここで詳細な
説明は行なわない。

ここでは制御情報抽出回路から端子２２０１に
加えられる最少ビツト数信号が７ビツトの場合に
ついて説明する。

端子２３０１に合成信号のMSBが入力された
時点ではカウンタ１４５０の内容は１であるた
め、負数検出回路１４６０の負数検出端子Ａおよ
びゼロ検出端子Ｂは論理０であり、端子２３０１
へ加えられた合成信号のMSB信号はゲート２３
５０を介して、データ出力端子２２０３へ伝えら
れ同時に端子２２０４を介してデータの到着を第
１図の出力バツフア・メモリ２４０へ知らせる。
また、この時ゲート２３４０は閉じており、８ビ
ツト長のシフトレジスタ２３２０へは論理０が書
き込まれる。

次に端子２３０１へ第７ビツト信号が入力され
る時点ではカウンタ１４５０はゼロとなり、負数
検出回路１４６０の負数検出端子Ａ、およびゼロ
検出端子Ｂは論理１となり、端子２２０４は第１
図の出力バツフア・メモリ２４０へデータが来て
いないことを知らせ、また、ゲート２３５０は閉
じるため、端子２２０３には論理ゼロが出力され
る。また、この時ゲート２３４０も閉じているた
め、シフトレジスタ２３２０へはゼロが書き込ま
れる。さらにフリツプ・フロツプ２３１０には端
子２３０１に加えられた信号が蓄えられる。

端子２３０１へ第６ビツト信号から第１ビツト
信号が加えられている時点では負数検出回路１４
６０の負数検出端子Ａは論理１を、またゼロ検出
端子Ｂは論理０を出力するため、端子２３０１へ
加えられた信号がシフトレジスタ２３２０へ次々
と書き込まれる。

次に端子１２へMSB同期信号が入力されると
次の合成標本に対して上記の動作が行なわれると
ともに、シフトレジスタ２３２０の内容とフリツ
プフロツプ２３１０の内容が以下のようにして端
子５へ出力される。

まず端子１２にMSB同期信号が入力され論理
１となると、セレクタ回路２３３０は端子ａに入
力されたシフトレジスタ２３２０に蓄えられてい
る音声標本の極性符号が保持されているフリツプ
フロツプの出力を端子５へ伝える。これ以降はセ
レクタ回路２３３０は端子ｂの信号を端子５へ伝
えるため、端子５には送信装置１００の入力端子
１に加えられた音声標本と同一の標本が得られ
る。

以上見て来たように本発明によれば音声を伝送
しているチヤンネルを用いてフアツクス等のデー
タを音声と同時に伝送することができ、かつ音声
検出器のような複雑なハードウエアは不要で、装
置の小型化も可能である。さらに詳細な説明で用
いたように、音声の組分けを10標本点毎に行なう
とすれば送信から受信までに14標本点の遅延が生
じるだけで、これは時間に直すと1.75ｍsecであ
り、エコーの問題は生じない。

さらに本発明によれば合成信号をそのまま盗聴
しても音声とは全く異なつたデータとして伝送さ
れるため、秘話に用いることも可能である。

なお本発明における制御信号に誤り訂正符号等
を用いる方法も本発明のうちである。

【図面の簡単な説明】

第１図は本発明の音声とデータの同時伝送装置
の一実施例を示す図、第２図は本発明の送信装置
の各部での信号の処理を示す図、第３図、第４
図、第５図、第６図および第７図はそれぞれ第１
図の一部の構成例を示す図である。１００……送信装置、１１０……音声バツフ
ア・メモリ、１２０……最少ビツト数決定回路、
１３０……制御情報代入回路、１４０……データ
代入回路、１５０……データ・バツフア・メモ
リ、２００……受信装置、２１０……合成信号バ
ツフア・メモリ、２２０……制御情報抽出回路、
２３０……音声／データ分離回路、２４０……出
力データ・バツフア・メモリ。

Claims

【特許請求の範囲】１送信側では８ビツト長にパルス符号変調され
た音声信号を連続した複数の音声標本毎に組分け
し、各組内では符号化された音声標本値を区別す
るのに必要な１標本当りの最少ビツト数を調べ、
この最少ビツト数情報をその組内の複数個の音声
標本値のLSB（最下位ビツト）の位置に分散させ
て代入し、最少ビツト数が８より小の時はその組
内の音声標本値を全て最少ビツト数での表現に置
き換え、この結果空いたビツト位置にはビツ系列
からなるデータを挿入して伝送し、受信側では各
組ごとに最少ビツト情報を取り出し、この情報に
基づいてこの組内の音声信号を８ビツト長のパル
ス符号に復号し、かつビツト系列からなるデータ
を音声信号から分離することを特徴とする音声と
データの同時伝送方法。２８ビツト長にパルス符号変調された音声信号
に遅延を与える音声バツフア・メモリと、上記音
声バツフア・メモリの入力端子に接続され、上記
音声バツフア・メモリに予め定められた個数の音
声標本が入力された時点に、上記音声バツフア・
メモリに入れられた音声標本のうち最大の絶対値
を持つ標本値を表わし得る最少ビツト数を決定す
る最少ビツト数決定回路と、前記音声バツフア・
メモリの出力端子および前記最少ビツト数決定回
路の出力端子に接続されていて、最少ビツト数決
定回路の出力をビツト毎に分割し、前記音声バツ
フアメモリから出力される複数個の音声標本値の
LSB（最下位ビツト）位置に代入する制御信号代
入回路と、前記音声バツフア・メモリ、最少ビツ
ト数決定回路および制御信号代入回路とは独立し
たビツト系列からなるデータを蓄えるデータ・バ
ツフア・メモリと、前記最少ビツト数決定回路の
出力端子、前記制御信号代入回路の出力端子およ
び前記データ・バツフア・メモリの出力端子に接
続されていて、前記最少ビツト数決定回路の出力
が８ビツト以下の場合、前記制御信号代入回路か
ら出力された音声標本データのMSB（最上位ビツ
ト）を前記最少ビツト数決定回路で決定されたビ
ツト数に対応するビツト位置に移し、かつ新しい
音声標本データのMSBより１つ上位のビツトよ
り第８ビツト位置までを前記データ・バツフア・
メモリからのデータを代入するデータ代入回路と
からなり、データ代入回路の出力つまり音声信号
とビツト系列データの合成信号を送信する送信装
置と；前記送信装置からの合成信号を、予め定め
られた個数分遅延を与える合成信号バツフア・メ
モリと、前記合成信号バツフア・メモリの入力端
子に接続され、受信信号から前記制御信号代入回
路により代入された音声信号の符号化に必要な最
少ビツト数を抽出する制御信号抽出回路と、前記
合成信号バツフア・メモリの出力端子および制御
信号抽出回路の出力端子に接続され、前記制御信
号抽出回路で抽出されたビツト数が８より小であ
る場合には、１つの標本点の前記抽出されたビツ
ト数より１つ上位のビツト位置から、第８ビツト
までのビツト・データをデータ出力端子に、また
前記抽出されたビツト数の位置にあるビツトを第
８ビツトに、前記制御信号抽出回路から抽出され
たビツト数の位置から第７ビツト目までをゼロ
に、他のビツト位置のデータは受信したデータを
そのままにして音声出力端子に伝え、前記制御信
号抽出回路で抽出されたビツト数が８の場合は受
信データを全て音声出力端子に伝える音声／デー
タ分離回路と、前記データ分離回路のデータ出力
端子に接続された出力データ・バツフア・メモリ
とからなり、音声信号とビツト系列データの合成
信号から音声信号およびビツト系列データを分離
し受信する受信装置とにより構成された音声とデ
ータの同時伝送装置。