JPS63316915A - Sawtooth wave generation device - Google Patents

Sawtooth wave generation device

Info

Publication number
JPS63316915A
JPS63316915A JP62152658A JP15265887A JPS63316915A JP S63316915 A JPS63316915 A JP S63316915A JP 62152658 A JP62152658 A JP 62152658A JP 15265887 A JP15265887 A JP 15265887A JP S63316915 A JPS63316915 A JP S63316915A
Authority
JP
Japan
Prior art keywords
resolution
sawtooth wave
bits
counter
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62152658A
Other languages
Japanese (ja)
Inventor
Tomoji Konno
今野 智司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP62152658A priority Critical patent/JPS63316915A/en
Publication of JPS63316915A publication Critical patent/JPS63316915A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To set the resolution of a sawtooth wave arbitrarily at need, by providing a selector between a counter and a D/A converter DAC, and connecting the output of the counter to the number of bits of the digital input of the DAC responding to the setting of the resolution of the sawtooth wave equally in its function by operating the selector by a controller. CONSTITUTION:To set the resolution of the sawtooth wave, the low-order two bits of the counter 7 are connected to the 12th bit and 11th bit of the digital input so that all of the number of output bits of the counters 7-10 can be set equally to the number of bits of the digital input functionally by operating the selector 5 by the controller 1. In such a way, the elector 31 selects the output terminal of the counter 30 so as to set digital sweeping speed constant corresponding to the setting of the resolution by the controller 1. Therefore, when appropriate digital sweeping speed is selected, it is possible to set the resolution automatically responding to the sweeping speed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レーザー走査型顕微鏡、走査型電子顕微鏡等
のエネルギービーム掃引用のこぎり波発生装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a sawtooth wave generator for sweeping energy beams in laser scanning microscopes, scanning electron microscopes, and the like.

〔従来の技術〕[Conventional technology]

従来、走査型電子顕微鏡等においては、試料面上でビー
ムを走査するためのビーム偏向用のこぎり波が、第4図
(a)に示すようなアナログ波形であった。そのため、
アナログ波形のりニアリティ不良により試料画像に歪み
を生じることがあった。このようなことから、最近では
画像の歪みを軽減するために、第4図(b)に示すよう
な階段状ののこぎり波でビームを走査するディジタル走
査が用いられる事が多くなった。
Conventionally, in scanning electron microscopes and the like, a sawtooth wave for beam deflection for scanning a beam on a sample surface has an analog waveform as shown in FIG. 4(a). Therefore,
Sample images were sometimes distorted due to poor analog waveform linearity. For this reason, recently, in order to reduce image distortion, digital scanning in which a beam is scanned with a stepped sawtooth wave as shown in FIG. 4(b) has been increasingly used.

また、試料画像を観察したり、写真撮影したりする場合
には、ビームの走査速度が適宜選択されるので、走査速
度に対応してのこぎり波の掃引速度も設定される。
Further, when observing a sample image or taking a photograph, the scanning speed of the beam is selected as appropriate, and the sweeping speed of the sawtooth wave is also set corresponding to the scanning speed.

従来のディジタル走査の構成例を第3図に示す。An example of a conventional digital scanning configuration is shown in FIG.

第3図において、1)はのこぎり波のディジクル掃引速
度を設定するコントローラ、2は第5図に示すようなり
ロックを発生するクロック発生装置、3はコントローラ
1)で操作する分周率を切り換える分周器で、クロック
発生装置2のクロックを分周してクロックレートの異な
るクロックを出力する。4は分周器3からのクロックパ
ルスを計数するnビットのカウンタ、6はnビットのD
/Aコンバータ(以下DAC)である、DAC6は、カ
ウンタ4からクロックパルスの計数値をディジタル値で
与えられると、ディジクル入力値に比例して第4図(b
)に示すような階段状ののこぎり波を出力する。
In Figure 3, 1) is a controller that sets the digital sweep speed of the sawtooth wave, 2 is a clock generator that generates a lock as shown in Figure 5, and 3 is a controller that switches the frequency division ratio operated by controller 1). A frequency divider divides the clock of the clock generator 2 and outputs clocks having different clock rates. 4 is an n-bit counter that counts clock pulses from frequency divider 3, and 6 is an n-bit D.
When the DAC 6, which is a /A converter (hereinafter referred to as DAC), receives the count value of clock pulses as a digital value from the counter 4, the DAC 6 converts the value in proportion to the digital input value as shown in Fig. 4 (b).
) Outputs a step-like sawtooth wave as shown in ().

また、のこぎり波のディジタル掃引速度は、カウンタ4
に入力されるクロックのクロックレートで決まる。たと
えば、のこぎり波のディジクル掃引速度に対応して、コ
ントローラ1)で分周器3のクロック分周率を設定変更
前の1/Nにすると、のこぎり波のディジタル掃引速度
は設定変更前の1/Nになる。
In addition, the digital sweep speed of the sawtooth wave is determined by the counter 4.
It is determined by the clock rate of the clock input to the For example, if the clock frequency division rate of the frequency divider 3 is set to 1/N of the value before the setting change using the controller 1) in response to the digital sweep speed of the sawtooth wave, the digital sweep speed of the sawtooth wave will become 1/N of the value before the setting change. Become N.

(発明が解決しようとする問題点〕 上記の如き従来の技術に於いては、分解能を上げようと
すると掃引速度を減少せざるを得ないため、ビームを高
速かつ高分解能ののこぎり波でディジクル走査するとこ
が望まれていたにもかかわらず、両者を同時に満足する
ことができない場合が多い、従って、高速掃引が必要な
機器に於いては、分解能が犠牲にされ、のこぎり波は要
求される掃引速度の最高速が実現できるように比較的低
い分解能に固定されていた。
(Problem to be solved by the invention) In the conventional technology as described above, in order to increase the resolution, the sweep speed must be reduced, so the beam is digitally scanned with a high-speed, high-resolution sawtooth wave. Although it is desired to do so, it is often not possible to satisfy both at the same time. Therefore, in equipment that requires high-speed sweep, resolution is sacrificed, and the sawtooth wave is not suitable for the required sweep. The resolution was fixed at a relatively low level so that the highest speeds could be achieved.

そのため、このような高速掃引が要求される機器に於い
ては、画像を写真撮影する場合などにビームを低速でデ
ィジタル走査する時でも、ビームを高速でディジタル走
査して画像を観察する場合とのこぎり波の分解能が同じ
なので、充分な分解能が得られず鮮明な画像とならない
という問題点があった。
Therefore, in equipment that requires such high-speed sweeping, even when the beam is digitally scanned at low speed when photographing an image, it is different from when the beam is digitally scanned at high speed to observe the image. Since the resolution of the waves is the same, there was a problem that sufficient resolution could not be obtained and a clear image could not be obtained.

そこで本発明は、ビームをディジタル走査するのこぎり
波の分解能を必要に応じて任意に設定できることを目的
とする。
Therefore, an object of the present invention is to be able to arbitrarily set the resolution of a sawtooth wave for digitally scanning a beam as required.

〔問題点を解決する為の手段〕[Means for solving problems]

上記目的の為に本発明では、第3図に示した従来のディ
ジタル走査の構成例に於いて、カウンタ4とDAC6の
間にセレクタ5を設け、コントローラ1でセレクタ5を
操作することにより、カウンタ4の出力とDAC6のデ
ィジタル入力のビット数がのこぎり波の分解能の設定に
対応して、機能上等しく接続されるようにした。
For the above purpose, the present invention provides a selector 5 between the counter 4 and the DAC 6 in the conventional digital scanning configuration example shown in FIG. The number of bits of the output of DAC 4 and the digital input of DAC 6 are connected functionally equally in accordance with the setting of the sawtooth wave resolution.

〔作用] 本発明に於いては、セレクタ5を使用してのこぎり波の
分解能を設定するDAC6のビット数を選択することが
できるので、高速でディジタル走査する場合には、ビッ
ト数の小さい低分解能ののこぎり波でビームを掃引し、
低速でディジタル走査する場合には、ビット数を増やし
てのこぎり波の分解能を上げてビームを掃引することが
できる。
[Operation] In the present invention, the number of bits of the DAC 6 that sets the resolution of the sawtooth wave can be selected using the selector 5. Therefore, when performing digital scanning at high speed, low resolution with a small number of bits can be used. Sweep the beam with a sawtooth wave,
For slow digital scanning, the number of bits can be increased to increase the sawtooth resolution and sweep the beam.

〔実施例〕〔Example〕

本発明の構成例を第1図に示す。 An example of the configuration of the present invention is shown in FIG.

第1図に於いて、1はコントローラ、5はセレクタであ
る。コントローラ1は分周器3のクロック分周率を設定
し、また、セレクタ5を操作して、カウンタ4の出力ビ
ツト数とDAC6のディジタル入力のビット数が、のこ
ぎり波の分解能の設定に対応して、機能上等しく接続さ
れるようにする。
In FIG. 1, 1 is a controller and 5 is a selector. The controller 1 sets the clock frequency division ratio of the frequency divider 3, and also operates the selector 5 so that the number of output bits of the counter 4 and the number of bits of the digital input of the DAC 6 correspond to the setting of the sawtooth wave resolution. so that they are functionally equally connected.

第2図は第1図を具体化した本発明の実施例で、のこき
゛り波を10ビ・ント、1)ヒ゛ツト、12ヒ゛ントの
分解能に設定できる。のこぎり波の分解能はDAC6の
ビット数で決まり、DAC6のアナログフルスケール値
を2’  (nはピント数)で除した値(ILsB)と
なる。
FIG. 2 shows an embodiment of the present invention that embodies FIG. 1, and the sawtooth wave can be set to resolutions of 10 bits, 1) bits, and 12 bits. The resolution of the sawtooth wave is determined by the number of bits of the DAC 6, and is the value (ILsB) obtained by dividing the analog full scale value of the DAC 6 by 2' (n is the number of focuses).

第2図を用いて本実施例について説明する。This embodiment will be explained using FIG. 2.

第2図に於いて、7.8.9.10は出力4ビツトの2
進カウンタで、カウンタ7が下位ビット側、カウンタ1
0が上位ビット側である。カウンタ7の下位2ビツトが
セレクタ5に接続されている(上位2ビツトは不使用)
。DAC6は12ビツトの分解能を有し、セレクタ5の
出力2ビツトのうち、下位1ビツトがDAC6のディジ
タル入力12ビツト(LSB)に、また、上位1ビツト
が1)ビツトにそれぞれ接続されている。以下同様に、
カウンタ8の最下位ビットからカウンタ10の下位2ビ
ツト(上位2ピントは不使用)のうちの上位1ビツトま
でが、DAC6のディジタル入力の10ビツトから1ビ
ツト(MSB)まで順にそれぞれ接続されている。
In Figure 2, 7.8.9.10 is 2 of the 4-bit output.
In the decimal counter, counter 7 is on the lower bit side, counter 1 is on the lower bit side.
0 is the upper bit side. The lower 2 bits of counter 7 are connected to selector 5 (upper 2 bits are not used)
. The DAC 6 has a resolution of 12 bits, and of the 2 bits output from the selector 5, the lower 1 bit is connected to the digital input 12 bits (LSB) of the DAC 6, and the higher 1 bit is connected to the 1) bit. Similarly below,
The lowest bit of counter 8 to the highest 1 bit of the lower 2 bits (upper 2 pins are not used) of counter 10 are connected in order to the 10 bits to 1 bit (MSB) of the digital input of DAC 6. .

のこぎり波の分解能を設定するために、コントローラl
でセレクタ5を操作して、カウンタ7.8.9.10の
全出力ピント数とDAC6のディジクル入力のビット数
が機能上等しくなるように、カランタフの下位2ビツト
とDAC6のディジタル入力の12ビツト、1)ビツト
を接続する。セレクタ5の具体的な動作は次の通りであ
る。
To set the resolution of the sawtooth wave, controller l
By operating the selector 5, set the lower two bits of the carantuff and the 12 bits of the digital input of the DAC 6 so that the total number of output points of the counter 7, 8, 9, 10 and the number of bits of the digital input of the DAC 6 are functionally equal. , 1) Connect the bits. The specific operation of the selector 5 is as follows.

(1)1分解能が10ビツトの時、セレクタ5の出力2
ビツトは、共に「L」レベル信号をDAC6のディジタ
ル入力12ビツト、1)ビツトに出力すると共に、カウ
ンタ8にイネーブル信号を入力する。
(1) When 1 resolution is 10 bits, output 2 of selector 5
Both bits output "L" level signals to the 12 digital input bits of the DAC 6, bit 1), and input an enable signal to the counter 8.

(2)0分解能が1)ビツトの時、セレクタ5はDAC
6のディジタル人力12ピントに「L」レベル信号を出
力し、1)ビツトにカウンタ7の下位2ビツトのうち下
位1ビツトの信号を出力すると共に、カウンタ7の下位
2ビツトのうち下位1ビツトが「H」レベル信号になる
と、カウンタ8にイネーブル信号を出力する。
(2) When 0 resolution is 1) bit, selector 5 is DAC
Outputs an "L" level signal to the 12 pins of digital input 6, outputs the signal of the lower 1 bit of the lower 2 bits of the counter 7 to the 1) bit, and outputs the lower 1 bit of the lower 2 bits of the counter 7 to the 1) bit. When the signal becomes "H" level, it outputs an enable signal to the counter 8.

(3)1分解能が12ピントの時、セレクタ5はDΔC
6のディジタル入力12ビツトにカウンタ7の下位2ピ
ントのうち下位1ビツトの信号を出力し、1)ビツトに
カウンタ7の下位2ビツトのうち上位1ビツトの信号を
出力する。そして、カランタフの下位2ビツトが共に「
H」レベル信号になると、カウンタ8にイネーブル信号
を出力する。
(3) When 1 resolution is 12 focus, selector 5 is DΔC
The signal of the lower 1 bit of the lower 2 pins of the counter 7 is output to the 12 bits of the digital input of the counter 6, and the signal of the higher 1 bit of the lower 2 bits of the counter 7 is output to the 1) bit. Then, the lower two bits of Carantuff are both “
When the signal reaches the "H" level, it outputs an enable signal to the counter 8.

また、のこぎり波の分解能の設定と同時に、ディジタル
掃引速度が変化しないように、分解能に対応したクロッ
クレートのクロックがカウンタ7.8.9.10に入力
されるようにコントローラーで分周器3のクロック分周
率を設定する。すなわち、分周器3は第6図に示すよう
にカウンタ30とセレクタ31とで構成されており、カ
ウンタ30の分周率の異なる端子のいずれか一つをコン
トローラーからの指令によってセレクタ31が選択する
0分周率は例えば上から順に、l、□2. 4.8 具体的に述べると、いま、分周率が−となるように選択
されており、かつ分解能が10とットに設定されている
状態において(前述の(1)の状態)、デジタル掃引速
度が2倍になるように、すなわち、分周率が−となるよ
うにコントローう1に指令を与えると、セレクタ31が
カウンタ30の一分周率の端子を選択するように動作す
る、この場合、分解能は変化しない0次に、分解能を2
倍にするために、コントローラーに指令を与えるとセレ
クタ5によって分解能が1)ビツトに設定され(前述の
(2)の状態)、そのままではデジタル掃引速度が−に
減速してしまうので、セレクタ31によって分周率1を
選択し、デジタル掃引速度に変化がないように制御する
At the same time as setting the resolution of the sawtooth wave, the controller also controls the frequency divider 3 so that the clock at the clock rate corresponding to the resolution is input to the counter 7.8.9.10 so that the digital sweep speed does not change. Set the clock division rate. That is, the frequency divider 3 is composed of a counter 30 and a selector 31, as shown in FIG. For example, the 0 frequency division ratios are, from top to bottom, l, □2. 4.8 To be more specific, when the frequency division ratio is selected to be - and the resolution is set to 10 and the resolution is set to 10 (state (1) above), the digital When a command is given to controller 1 so that the sweep speed is doubled, that is, the frequency division ratio becomes -, the selector 31 operates to select the terminal of the counter 30 with a frequency division ratio of 1. In this case, the resolution is 0th order, which does not change, and the resolution is 2
When a command is given to the controller to double the resolution, the selector 5 sets the resolution to 1) bit (state (2) above). Select a frequency division ratio of 1 and control the digital sweep speed so that there is no change.

上述の如く、コントローラーによって、分解能の設定(
セレクタ5への指令)に応じてディジタル掃引速度が一
定になるようにセレクタ31がカウンタ30の出力端子
を選択するので、ディジタル掃引速度は一定で、分解能
は第4図(b)に示すのこぎり波の階段状のステップ1
つ(ILSB)で表わされ、DAC6が12ビツトの時
(アナログフルスケール値)/4096.1)ビツトの
時(アナログフルスケール値) /2048.10ピン
トの時(アナログフルスケール値)/1024の(直と
なる。
As mentioned above, the resolution setting (
Since the selector 31 selects the output terminal of the counter 30 so that the digital sweep speed is constant according to the command to the selector 5, the digital sweep speed is constant and the resolution is the sawtooth wave shown in FIG. 4(b). Staircase step 1
When DAC6 is 12 bits (analog full scale value) / 4096.1) bits (analog full scale value) / 2048.10 When in focus (analog full scale value) / 1024 (to become direct)

以上の実施例においては、のこぎり波の分解能の設定に
応じて掃引速度が変化しないように、自動的に分周率を
設定しなおしているが、ディジタル掃引速度を変化させ
る場合、分解能はそのままであった。しかしながら、デ
ィジタル掃引速度が適宜選択される場合、分解能を掃引
速度に対応して自動的に設定することも可能である。こ
の場合は、ディジタル掃引速度の設定に連動させて分解
能を変化させるようになせばよい0例えば、ディジタル
掃引速度が遅くなった場合、分解能が向上するようにセ
レクタ5に指令を与えるようにする。
In the above example, the frequency division ratio is automatically reset so that the sweep speed does not change according to the setting of the sawtooth wave resolution. However, when changing the digital sweep speed, the resolution remains the same. there were. However, if the digital sweep rate is selected accordingly, it is also possible to automatically set the resolution in response to the sweep rate. In this case, the resolution may be changed in conjunction with the setting of the digital sweep speed.For example, when the digital sweep speed becomes slow, a command is given to the selector 5 to improve the resolution.

なお、以上の説明では、分解能の設定に連動させてディ
ジタル掃引速度をも変化させるか、さらにディジタル掃
引速度の設定に応じて分解能をも変化させていたが、分
解能の設定とディジタル掃引速度の設定とに連動関係を
持たせず、独立したものとしても良い。
In addition, in the above explanation, the digital sweep speed is also changed in conjunction with the resolution setting, or the resolution is also changed in accordance with the digital sweep speed setting, but the resolution setting and the digital sweep speed setting It is also possible to have an independent relationship without having an interlocking relationship with.

〔発明の効果〕〔Effect of the invention〕

以上の様に本発明によれば、のこぎり波の分解能を任意
に設定できるので、ビームを最適な条件で走査すること
ができる。
As described above, according to the present invention, the resolution of the sawtooth wave can be set arbitrarily, so that the beam can be scanned under optimal conditions.

また、画像信号をフレームメモリ等に書き込む際、書き
込む画素数に対応してのこぎり波の分解能を設定するこ
とができる。たとえば、のこぎり波の分解能が10ビツ
トに固定されている場合、画像信号を容量1024x1
024画素のフレームメモリの512X512画素の一
部領域に書き込む時、lライン1024画素で取り込ん
だ画像信号を1画素おきに書き込むかあるいは2画素の
データを平均して1画素分として書き込むかしているが
、1ライン512画素に対応してのこぎり波の分解能を
lOピントから9ビツトに設定変更すれば、画像信号を
直接対応した画素に書き込めるので、上記のような画像
信号の処理は不要となる。
Furthermore, when writing an image signal to a frame memory or the like, the resolution of the sawtooth wave can be set in accordance with the number of pixels to be written. For example, if the resolution of the sawtooth wave is fixed at 10 bits, the image signal is
When writing to a partial area of 512 x 512 pixels of a 024 pixel frame memory, the image signal captured by the l line 1024 pixels is written every other pixel, or the data of 2 pixels is averaged and written as 1 pixel. However, if the resolution of the sawtooth wave is changed from 10 focus to 9 bits corresponding to 512 pixels per line, the image signal can be directly written to the corresponding pixel, so the above image signal processing becomes unnecessary.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成ブロック図、第2図は
第1図の詳細なブロック図、第3図は従来のディジタル
走査ののこぎり波発生装置を示すブロック図、第4図(
a)はアナログののこぎり波を示す波形図、第4図(b
)はディジタルののこぎり波を示す波形図、第5図はク
ロック発生装置L2のクロック信号を示す波形図、第6
図は分周器の詳細な一例を示すブロック図、である。 〔主要部分の符号の説明]
FIG. 1 is a block diagram of the configuration of an embodiment of the present invention, FIG. 2 is a detailed block diagram of FIG. 1, FIG. 3 is a block diagram of a conventional digital scanning sawtooth wave generator, and FIG.
a) is a waveform diagram showing an analog sawtooth wave; Fig. 4(b)
) is a waveform diagram showing a digital sawtooth wave, FIG. 5 is a waveform diagram showing a clock signal of clock generator L2, and FIG.
The figure is a block diagram showing a detailed example of a frequency divider. [Explanation of symbols of main parts]

Claims (2)

【特許請求の範囲】[Claims] (1)、クロック発生器からのクロックを入力する分周
器の出力クロックをカウンタに入力し、該カウンタの計
数値をD/Aコンバータによってのこぎり波に変換する
と共に、コントローラによって、前記分周器の分周率を
変化しうるようにしたのこぎり波発生装置において、前
記のこぎり波の分解能を変化させる分解能設定手段を設
けたことを特徴とするのこぎり波発生装置。
(1) The output clock of the frequency divider that inputs the clock from the clock generator is input to the counter, the count value of the counter is converted into a sawtooth wave by the D/A converter, and the controller What is claimed is: 1. A sawtooth wave generation device capable of changing the frequency division ratio of the sawtooth wave, characterized in that the sawtooth wave generation device is provided with resolution setting means for changing the resolution of the sawtooth wave.
(2)、前記のこぎり波の分解能を前記分周器の分周率
に対応させて自動的に設定することを特徴とする特許請
求の範囲第(1)項記載ののこぎり波発生装置。
(2) The sawtooth wave generation device according to claim (1), characterized in that the resolution of the sawtooth wave is automatically set in accordance with the frequency division ratio of the frequency divider.
JP62152658A 1987-06-19 1987-06-19 Sawtooth wave generation device Pending JPS63316915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62152658A JPS63316915A (en) 1987-06-19 1987-06-19 Sawtooth wave generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62152658A JPS63316915A (en) 1987-06-19 1987-06-19 Sawtooth wave generation device

Publications (1)

Publication Number Publication Date
JPS63316915A true JPS63316915A (en) 1988-12-26

Family

ID=15545249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62152658A Pending JPS63316915A (en) 1987-06-19 1987-06-19 Sawtooth wave generation device

Country Status (1)

Country Link
JP (1) JPS63316915A (en)

Similar Documents

Publication Publication Date Title
US4402015A (en) Picture signal pre-processing method for a picture reproducing machine
EP0626794B1 (en) Interpolation method and apparatus for improving registration adjustment in a projection television system
US4870499A (en) Image processing apparatus
EP0212990B1 (en) Image processing apparatus
JP3444926B2 (en) Display device gradation correction method
US4687973A (en) Digital waveform generator
JP3123358B2 (en) Display device
JPS59167194A (en) Registration correcting circuit of color television camera
JPS61238190A (en) Color video monitor
JPS63316915A (en) Sawtooth wave generation device
US5430357A (en) Uniformity correction signal generating apparatus for display image
JPH05119064A (en) Waveform measuring instrument
JPH05259909A (en) Automatic offset voltage correcting method
CA1315028C (en) Digital convergence system
JPS631792B2 (en)
AU744436B2 (en) Image display and horizontal speed modulator
JPS6178293A (en) Device for correcting convergence
JPS62291283A (en) Digital convergence correction circuit
US5065076A (en) Digital convergence system
JPH05227536A (en) Digital convergence device
JPH0686096A (en) Production of gamma correction table
JPS6399675A (en) Generating circuit for digital vertical deflection signal
JP2952743B2 (en) Digital convergence correction device
JP2000260381A (en) Processing device for scanning image
JPS6292594A (en) Digital convergence correcting circuit