JPS6330835B2 - - Google Patents

Info

Publication number
JPS6330835B2
JPS6330835B2 JP56206620A JP20662081A JPS6330835B2 JP S6330835 B2 JPS6330835 B2 JP S6330835B2 JP 56206620 A JP56206620 A JP 56206620A JP 20662081 A JP20662081 A JP 20662081A JP S6330835 B2 JPS6330835 B2 JP S6330835B2
Authority
JP
Japan
Prior art keywords
circuit
reset
power supply
output
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56206620A
Other languages
Japanese (ja)
Other versions
JPS58107791A (en
Inventor
Masaki Kobayashi
Yoshihiro Hanamoto
Hiroo Kitazawa
Juichi Takashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Toshiba Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Telegraph and Telephone Corp filed Critical Toshiba Corp
Priority to JP56206620A priority Critical patent/JPS58107791A/en
Publication of JPS58107791A publication Critical patent/JPS58107791A/en
Publication of JPS6330835B2 publication Critical patent/JPS6330835B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/1607Supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Electronic Switches (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 この発明はリモートコントロール回路を備えた
電子機器に有効なリセツト回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a reset circuit device effective for electronic equipment equipped with a remote control circuit.

リモートコントロール回路を備えた電子機器に
おいては、通常、リモートコントロール回路の受
信部用の第1の電源と、電子機器本体用の第2の
電源とを備えている。第1の電源は、リモートコ
ントロール回路を、常時、待機状態に推持するた
めに用いられ、第2の電源は、実質的に電子機器
本体を動作させるために用いられる。
An electronic device equipped with a remote control circuit usually includes a first power source for a receiving section of the remote control circuit and a second power source for the electronic device itself. The first power source is used to maintain the remote control circuit in a standby state at all times, and the second power source is used to substantially operate the main body of the electronic device.

第1図はリモートコントロール回路部11と、
電子機器本体部12をあらわす構成図である。リ
モートコントロール回路部11は、第1の電源回
路14、第1のリセツト回路15、第1の処理回
路16等からなり、また電子機器本体部12は、
第2の電源回路17、第2のリセツト回路18、
第2の処理回路19等により構成される。13
は、商用電源に接続されるプラグであり、これが
商用電源に接続された場合は、リモートコントロ
ール回路部11の電源がオンし、第1のリセツト
回路15、第1の処理回路16等に電源が供給さ
れる。
FIG. 1 shows a remote control circuit section 11,
FIG. 2 is a configuration diagram showing an electronic device main body section 12. FIG. The remote control circuit section 11 includes a first power supply circuit 14, a first reset circuit 15, a first processing circuit 16, etc., and the electronic device main body section 12 includes:
second power supply circuit 17, second reset circuit 18,
It is composed of a second processing circuit 19 and the like. 13
is a plug that is connected to a commercial power source. When this plug is connected to a commercial power source, the remote control circuit section 11 is powered on, and the first reset circuit 15, first processing circuit 16, etc. are powered on. Supplied.

第1の処理回路16には、リモートコントロー
ル用の受信回路が含まれている。またリセツト回
路15,18は、対応する電源回路14,17の
出力の立上り、立下りに応じて、それぞれセツ
ト、リセツト出力を得るもので、各対応する処理
回路16,19をセツト、リセツトする。これら
の回路による動作波形は、通常第2図a〜dに示
すようにあらわされる。尚第2図に図示した波形
はいずれも説明を判り易くするために誇張して書
きあらわしている。第2図aは、第1の電源回路
14の動作波形、第2図bは、第1のリセツト回
路15の動作波形、第2図cは第2の電源回路1
7の動作波形、第2図dは第2のリセツト回路1
8の動作波形である。この動作波形図において、
時間t1は、プラグ13を商用電源に接続したとき
である。プラグ13を商用電源に接続すると、第
1の電源回路14は、時間t2で安定状態となる。
これが安定になると、第1のリセツト回路15
は、時間t3でセツト状態となる。これで、リモー
トコントロール回路部11は、待機状態となり、
リモートコントロール信号を受信できる。
The first processing circuit 16 includes a receiving circuit for remote control. The reset circuits 15 and 18 obtain set and reset outputs, respectively, in response to the rise and fall of the outputs of the corresponding power supply circuits 14 and 17, and set and reset the corresponding processing circuits 16 and 19, respectively. The operating waveforms of these circuits are normally expressed as shown in FIGS. 2a to 2d. It should be noted that all the waveforms shown in FIG. 2 are exaggerated to make the explanation easier to understand. 2a shows the operating waveforms of the first power supply circuit 14, FIG. 2b shows the operating waveforms of the first reset circuit 15, and FIG. 2c shows the operating waveforms of the second power supply circuit 1.
7, the operating waveform of FIG. 2d is the second reset circuit 1.
This is the operating waveform of No. 8. In this operating waveform diagram,
Time t 1 is when the plug 13 is connected to the commercial power source. When the plug 13 is connected to a commercial power supply, the first power supply circuit 14 becomes stable at time t2 .
When this becomes stable, the first reset circuit 15
becomes set at time t3 . The remote control circuit section 11 is now in a standby state.
Can receive remote control signals.

次に、リモートコントロール操作がなされて、
電子機器本体12に電源を投入せよとの指令があ
ると、第1の処理回路16から、第2の電源回路
17に制御信号が供給される。今、この時間をt4
とすると、時間t4から時間t5までの間に第2の電
源回路17は安定状態となる。これが安定状態に
なると、第2のリセツト回路18は時間t6でセツ
ト状態となる。この状態において、電子機器本体
12は、本来の機能を得られるようになる。
Next, a remote control operation is performed,
When there is a command to turn on the electronic device main body 12, a control signal is supplied from the first processing circuit 16 to the second power supply circuit 17. Now this time t 4
Then, the second power supply circuit 17 is in a stable state between time t4 and time t5 . Once this is stable, the second reset circuit 18 enters the set state at time t6 . In this state, the electronic device main body 12 can obtain its original function.

次にリモートコントロールによつて、電子機器
本体12側の電源オフを得るための操作がなされ
ると、第1の処理回路16からの制御信号によつ
て第2の電源回路17がオフされる。この第2の
電源回路17がオフされると、時間t7〜t9に示す
ように、この回路の出力は低下して零となるが、
その途中において(時間t8)第2のリセツト回路
18はリセツト状態となる。そして、リモートコ
ントロール回路部11側のみが待機状態になつ
て、電子機器本体12側はオフとなる。ここで、
すべての電源をオフさせようとすれば、商用電源
から、プラグ13が引き抜かれる。(時間t10)そ
して、第1の電源回路14の出力の立下り途中
(時間t11)にて第2のリセツト回路15はリセツ
ト状態となる。時間t12は、電源回路14の出力
が零となつたときである。
Next, when an operation is performed using the remote control to turn off the power on the electronic device main body 12 side, the second power supply circuit 17 is turned off by a control signal from the first processing circuit 16 . When this second power supply circuit 17 is turned off, the output of this circuit decreases to zero as shown at time t7 to t9 , but
In the middle of this (time t 8 ), the second reset circuit 18 enters the reset state. Then, only the remote control circuit section 11 side is placed in a standby state, and the electronic device main body 12 side is turned off. here,
When trying to turn off all power sources, the plug 13 is pulled out from the commercial power source. (Time t 10 ) Then, while the output of the first power supply circuit 14 is falling (Time t 11 ), the second reset circuit 15 enters the reset state. Time t12 is when the output of the power supply circuit 14 becomes zero.

上記のリセツト手段において、第2の電源回路
17がオンのまま例えば何等かの原因によつて電
源コード等をひつかけてコンセントからプラグ1
3が引き抜かれて、あわててプラグ13をコンセ
ントに直ちに挿入した様な場合には一度プラグ1
3を引き抜き、短時間の後に再度投入したことと
なるが、この場合、リモートコントロール回路部
側の消費電流は一般に少く電源時定数が大きい事
から第1のリセツト回路15はリセツトされな
い。このため第1の処理回路16の出力が発生
し、再び第2の電源回路17をオン状態にしてし
まう。つまりプラグ13を引き抜くことは全電源
を一度オフにしていることになるので一度オフに
させた場合にはリモートコントロール回路部11
も再び待機状態とさせ、新らたなリモートコント
ロール信号を受信して後、電子機器本体12に電
源を投入させなければならないのにもかかわらず
リモートコントロール信号の制御指令をまたずに
勝手に第2の電源回路17をオンさせてしまう規
定された本来の電源投入手順と異るという誤動作
を生ずる。
In the above-mentioned reset means, if the second power supply circuit 17 is on and for some reason, the power cord or the like is connected and the plug 1 is disconnected from the outlet.
If plug 13 is pulled out and plug 13 is inserted into the outlet immediately, plug 1
3 is pulled out and then turned on again after a short period of time, but in this case, the first reset circuit 15 is not reset because the current consumption on the remote control circuit side is generally small and the power supply time constant is large. Therefore, an output from the first processing circuit 16 is generated, and the second power supply circuit 17 is turned on again. In other words, pulling out the plug 13 means turning off all power supplies once, so if the power is turned off once, the remote control circuit section 11
Even though the electronic device main unit 12 must be turned on again after receiving a new remote control signal, it automatically restarts without passing the control command of the remote control signal. This results in a malfunction in which the second power supply circuit 17 is turned on, which is different from the prescribed original power-on procedure.

この発明は上記の事情に対処すべくなされたも
ので、第1、第2の電源回路を有しかつ第1、第
2の電源回路にてそれぞれ動作する処理回路があ
つた場合に、第2の電源回路をオフせしめたとき
に得られるリセツト出力を、第1の電源回路側に
も供給して第1の電源回路側の処理回路が誤動作
するのを防止し得るリセツト回路装置を提供する
ことを目的とする。
This invention was made to deal with the above-mentioned situation, and when there is a processing circuit that has first and second power supply circuits and operates on the first and second power supply circuits, the second To provide a reset circuit device capable of preventing malfunction of a processing circuit on the first power supply circuit side by supplying a reset output obtained when a power supply circuit is turned off to the first power supply circuit side. With the goal.

以下この発明の実施例を図面を参照して説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第3図はこの発明の一実施例であり、第1図と
同一部は同符号を付して説明するに、この発明の
場合、第2のリセツト回路18から得られた出力
を、第1のリセツト回路15に情報として入力す
る制御手段20を有する。第3図において、21
は、電源回路14の出力電源を第1のリセツト回
路15、処理回路16に供給するライン、22
は、電源回路17の出力電源を第2のリセツト回
路18、処理回路19に供給するラインである。
FIG. 3 shows an embodiment of the present invention, and the same parts as in FIG. It has a control means 20 for inputting information to the reset circuit 15 of. In Figure 3, 21
22 is a line that supplies the output power of the power supply circuit 14 to the first reset circuit 15 and the processing circuit 16;
is a line that supplies the output power of the power supply circuit 17 to the second reset circuit 18 and the processing circuit 19.

第4図a〜dは、上記の装置のシーケンシヤル
波形である。すなわち時間t1からt2までは、プラ
グ13を商用電源に接続して第1の電源回路14
が安定する期間であり、時間t3は第1のリセツト
回路15がセツト状態になるタイミングである。
この後にリモートコントロール操作によつて、電
子機器本体12側の電源をオンにするための操作
がなされると、処理回路16から制御信号が出力
される。そして、時間t4からt5に示すように、第
2の電源回路17の立上り期間が存在する。この
第2の電源回路17の出力が安定すると、第2の
リセツト回路18の出力状態がセツト状態とな
る。
Figures 4a-d are sequential waveforms of the above device. That is, from time t 1 to t 2 , the plug 13 is connected to the commercial power supply and the first power supply circuit 14
This is a period in which the voltage is stabilized, and time t3 is the timing at which the first reset circuit 15 enters the set state.
After this, when an operation is performed to turn on the power on the electronic device main body 12 side by remote control operation, a control signal is output from the processing circuit 16. Then, as shown from time t4 to time t5 , there is a rising period of the second power supply circuit 17. When the output of the second power supply circuit 17 becomes stable, the output state of the second reset circuit 18 becomes the set state.

次に、電子機器本体12側の電源をオフにすべ
く、リモートコントロール操作がなされると、制
御信号が処理回路16において発生し、第2の電
源回路17に供給される。これによつて、第2の
電源回路17の出力は、時間t7からt10に示すよう
に立下り期間をもつて最終的には零となる。
Next, when a remote control operation is performed to turn off the power on the electronic device main body 12 side, a control signal is generated in the processing circuit 16 and supplied to the second power supply circuit 17 . As a result, the output of the second power supply circuit 17 finally becomes zero after a falling period as shown from time t7 to t10 .

ここで、第2の電源回路17の出力が低下する
途中において、第2のリセツト回路18からは時
間t8で示すようにリセツト出力(第4図d)が得
られる。これによつて、電子機器本体12側の処
理回路19はリセツトされるが、この発明の場
合、さらにリセツト出力は、リモートコントロー
ル回路部11側の第1のリセツト回路15にも入
力される。このため、この第1のリセツト回路1
5のセツト出力は、第4図bに示すように、時間
t8からt9に示す期間、リセツト状態に反転する。
Here, while the output of the second power supply circuit 17 is decreasing, a reset output (FIG. 4d) is obtained from the second reset circuit 18 as shown at time t8 . As a result, the processing circuit 19 on the electronic device main body 12 side is reset, but in the case of the present invention, the reset output is also input to the first reset circuit 15 on the remote control circuit section 11 side. Therefore, this first reset circuit 1
The set output of 5 is as shown in Figure 4b.
During the period shown from t8 to t9 , it is inverted to the reset state.

この結果、リモートコントロール回路部11側
においては、電子機器本体12側が電源オン状態
からオフ状態にコントロールされたとき、一旦、
初期状態(商用電源にプラグを差しこんだときと
同じ)のリセツト処理がなされる。この動作開始
情報としては、前記第2のリセツト回路18の出
力を用い、第1のリセツト回路15のセツト出力
を適当な期間一旦リセツト出力に切換えるもので
ある。なお時間t11からt13までのシーケンシヤル
波形は第2図で説明した場合と同じである。
As a result, on the remote control circuit section 11 side, once the electronic device main body 12 side is controlled from the power on state to the off state,
A reset process is performed to the initial state (same as when the plug is plugged into a commercial power source). As this operation start information, the output of the second reset circuit 18 is used, and the set output of the first reset circuit 15 is temporarily switched to the reset output for an appropriate period. Note that the sequential waveform from time t 11 to t 13 is the same as that described in FIG. 2.

上記したようにこの発明は、第4図bに示した
ような出力を、前記第1のリセツト回路15から
得ることに特徴を備えるもので、この出力を得る
手段の一例は、具体的には第5図に示すように構
成されている。
As described above, the present invention is characterized in that an output as shown in FIG. 4b is obtained from the first reset circuit 15, and an example of means for obtaining this output is specifically It is constructed as shown in FIG.

第2の電源回路17の出力は、抵抗R1、コン
デンサC1、抵抗R2、コンデンサC3による回路で、
トランジスタTr1のベースバイアスを設定すると
ともに、抵抗R4を介してトランジスタTr2のコレ
クタに供給される。トランジスタTr1のコレクタ
には抵抗R3を介して第1の電源回路14の出力
が供給される。トランジスタTr1のコレクタは、
トランジスタTr2のベースに接続されており、ま
た各トランジスタTr1,Tr2のエミツタは接地さ
れる。
The output of the second power supply circuit 17 is a circuit including a resistor R 1 , a capacitor C 1 , a resistor R 2 , and a capacitor C 3 .
It sets the base bias of transistor Tr 1 and is also supplied to the collector of transistor Tr 2 via resistor R 4 . The output of the first power supply circuit 14 is supplied to the collector of the transistor Tr 1 via a resistor R 3 . The collector of transistor Tr 1 is
It is connected to the base of transistor Tr 2 , and the emitters of each transistor Tr 1 and Tr 2 are grounded.

トランジスタTr2のクレクタは、抵抗R5を介し
てバツフア回路24に接続され、このバツフア回
路24の出力が第2のリセツト回路の出力として
利用される。抵抗R5とバツフア回路24の入力
端子との接続点には、コンデンサC2の一方の電
極が接続され、このコンデンサC2の他方の電極
は、抵抗R6を介して第1の電源回路14の出力
端に接続されるとともにバツフア回路23に接続
されている。このバツフア回路23の出力が第1
のリセツト回路の出力として用いられる。なおダ
イオードD1,D2抵抗R7は保護回路を構成してい
る。
The collector of the transistor Tr2 is connected to a buffer circuit 24 via a resistor R5 , and the output of the buffer circuit 24 is used as the output of the second reset circuit. One electrode of a capacitor C 2 is connected to the connection point between the resistor R 5 and the input terminal of the buffer circuit 24, and the other electrode of the capacitor C 2 is connected to the first power supply circuit 14 via a resistor R 6 . The buffer circuit 23 is connected to the output terminal of the buffer circuit 23 . The output of this buffer circuit 23 is the first
Used as the output of the reset circuit. Note that the diode D 1 , D 2 resistor R 7 constitutes a protection circuit.

上記の回路動作を説明する。まず、先の第4図
に示した時間t1からt3までは次のようになる。ト
ランジスタTr1はオフ、トランジスタTr2はオン
となる。したがつて、コンデンサC2は、(R5
R6)×C2(但し、R5≪R4、R6)の時定数で充電さ
れる。そして、抵抗R6とコンデンサC2の接続点
の電圧は徐徐に上昇し、バツフア回路23の出力
には、そのスレツシユホールドレベルをこえたと
きにセツト出力があらわれる。
The above circuit operation will be explained. First, the period from time t 1 to t 3 shown in FIG. 4 is as follows. Transistor Tr 1 is turned off and transistor Tr 2 is turned on. Therefore, capacitor C 2 is (R 5 +
It is charged with a time constant of R 6 )×C 2 (where R 5 <<R 4 , R 6 ). Then, the voltage at the connection point between the resistor R6 and the capacitor C2 gradually increases, and a set output appears at the output of the buffer circuit 23 when it exceeds the threshold level.

次に、リモートコントロール操作によつて第2
の電源回路17がオンした場合は、第4図の時間
t4からt6の期間であるが、このときはトランジス
タTr1がオンし、トランジスタTr2がオフする。
そして、コンデンサC2は、(R4+R5)×C2の時定
数で充電され、抵抗R5とコンデンサC2の接続点
の電位が徐々に上昇する。そしてこの接続点の電
位がバツフア回路24のスレツシユホールドレベ
ルをこえると、その出力にセツト出力があらわれ
る。
Next, the second
When the power supply circuit 17 is turned on, the time shown in Fig. 4
During the period from t4 to t6 , the transistor Tr1 is turned on and the transistor Tr2 is turned off.
Then, the capacitor C2 is charged with a time constant of ( R4 + R5C2 , and the potential at the connection point between the resistor R5 and the capacitor C2 gradually increases. When the potential at this connection point exceeds the threshold level of the buffer circuit 24, a set output appears at its output.

次にリモートコントロール操作によつて、第2
の電源回路17がオフにされた場合は、第4図に
示した時間t7からt10であるが、この場合は、トラ
ンジスタTr1が瞬時にオフし、トランジスタTr2
がオンとなる。このためトランジスタTr2のコレ
クタ電位がさがり、R5≪R6に選んでいることか
ら、コンデンサC2の両端子はグランドレベルま
でさがり、その後徐徐に抵抗R6とコンデンサC2
の接続点電位が上昇する。この動作期間、バツフ
ア回路23は、その入力電位がスレツシユホール
ドレベル以下になる期間があるため、その出力に
は、第4図bに示した時間t8からt9のリセツトパ
ルスが得られる。なおこの実施例においては、抵
抗R4の一端はトランジスタTr2のコレクタに接続
され、他端は第2の電源回路17側に接続された
が、抵抗R4の他端は第1の電源回路14側に接
続してもよい。
Next, the second
When the power supply circuit 17 is turned off, from time t 7 to t 10 shown in FIG .
turns on. Therefore, the collector potential of transistor Tr 2 decreases, and since R 5 << R 6 is selected, both terminals of capacitor C 2 decrease to the ground level, and then gradually resistor R 6 and capacitor C 2
The potential at the connection point increases. During this operation period, the buffer circuit 23 has a period in which its input potential is below the threshold level, so a reset pulse from time t8 to time t9 shown in FIG. 4b is obtained at its output. In this embodiment, one end of the resistor R4 was connected to the collector of the transistor Tr2 , and the other end was connected to the second power supply circuit 17, but the other end of the resistor R4 was connected to the first power supply circuit. It may be connected to the 14 side.

上述したようにこの発明は、第2の電源回路側
の第2のリセツト回路から得られるリセツト出力
を検出して、第1のリセツト回路のセツト出力を
一旦リセツト状態に切換えるようにしたので、第
1の電源回路側の処理回路を確実にリセツト状態
にしておくことができ、次のリモートコントロー
ル操作などが行なわれた場合の不要な誤動作等を
防止し得るリセツト回路装置を提供できる。
As described above, the present invention detects the reset output obtained from the second reset circuit on the second power supply circuit side and once switches the set output of the first reset circuit to the reset state. It is possible to provide a reset circuit device that can reliably keep the processing circuit on the side of the first power supply circuit in a reset state and can prevent unnecessary malfunctions when the next remote control operation or the like is performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のリモートコントロール回路を備
えた電子機器の構成説明図、第2図a〜dは第1
図の機器の動作波形図、第3図はこの発明の一実
施例を示す構成説明図、第4図a〜dはこの発明
装置の動作波形図、第5図はこの発明の要部の一
例を具体回路にて示す回路図である。 14,17……第1、第2の電源回路、15,
18……第1、第2のリセツト回路、16,19
……第1、第2の処理回路、20……制御手段。
Figure 1 is an explanatory diagram of the configuration of an electronic device equipped with a conventional remote control circuit, and Figures 2 a to d are
FIG. 3 is a configuration explanatory diagram showing an embodiment of the present invention. FIGS. 4 a to d are operation waveform diagrams of the device of the present invention. FIG. 5 is an example of the main part of the present invention. FIG. 2 is a circuit diagram showing a specific circuit. 14, 17...first and second power supply circuits, 15,
18...first and second reset circuits, 16, 19
. . . first and second processing circuits, 20 . . . control means.

Claims (1)

【特許請求の範囲】[Claims] 1 第1の電源回路によつて駆動される第1の処
理回路と、前記第1の電源回路がオンされること
によつて前記第1の処理回路にセツト出力を加
え、オフされることによつてリセツト出力を加え
る第1のリセツト回路と、前記第1の処理回路の
出力によつてオンオフ制御される第2の電源回路
と、この第2の電源回路によつて駆動される第2
の処理回路と、前記第2の電源回路がオンされる
ことによつて前記第2の処理回路にセツト出力を
加え、オフされることによつてリセツト出力を加
える第2のリセツト回路と、この第2のリセツト
回路のリセツト出力によつて、前記第1のリセツ
ト回路のセツト出力を適当な期間一旦リセツト出
力に切換える手段とを具備したことを特徴とする
リセツト回路装置。
1 A first processing circuit driven by a first power supply circuit; when the first power supply circuit is turned on, a set output is applied to the first processing circuit, and when the first power supply circuit is turned off, a set output is applied to the first processing circuit; Therefore, there is a first reset circuit that applies a reset output, a second power supply circuit that is on/off controlled by the output of the first processing circuit, and a second power supply circuit that is driven by the second power supply circuit.
a second reset circuit that applies a set output to the second processing circuit when the second power supply circuit is turned on and a reset output when the second power supply circuit is turned off; A reset circuit device comprising means for temporarily switching the set output of the first reset circuit to the reset output for an appropriate period using the reset output of the second reset circuit.
JP56206620A 1981-12-21 1981-12-21 Reset circuit device Granted JPS58107791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56206620A JPS58107791A (en) 1981-12-21 1981-12-21 Reset circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56206620A JPS58107791A (en) 1981-12-21 1981-12-21 Reset circuit device

Publications (2)

Publication Number Publication Date
JPS58107791A JPS58107791A (en) 1983-06-27
JPS6330835B2 true JPS6330835B2 (en) 1988-06-21

Family

ID=16526386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56206620A Granted JPS58107791A (en) 1981-12-21 1981-12-21 Reset circuit device

Country Status (1)

Country Link
JP (1) JPS58107791A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038329U (en) * 1989-06-14 1991-01-25

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038329U (en) * 1989-06-14 1991-01-25

Also Published As

Publication number Publication date
JPS58107791A (en) 1983-06-27

Similar Documents

Publication Publication Date Title
US5481222A (en) Power conserving integrated circuit
JPH05119878A (en) Power-supply trouble controller for microcomputer
US5852377A (en) Reset circuit for ensuring proper reset when used with decaying power supplies
JPS6330835B2 (en)
EP0868688B1 (en) A reset circuit for ensuring proper reset when used with decaying power supplies
JP2770256B2 (en) Control system
KR0138768B1 (en) Memory retention system for volatile memory devices
US5825014A (en) IC card
US6049199A (en) Control apparatus with reduced quiescent current
JP2534139Y2 (en) Input terminal circuit for electronic circuit
JPH0412788Y2 (en)
KR910000681Y1 (en) Selection switch
JP2001037208A (en) Power source control device
JPH0342495Y2 (en)
JP2701266B2 (en) Electronics
JP2695696B2 (en) Reset signal generation circuit
KR100211108B1 (en) A power supply
JP2710334B2 (en) Power amplifier
JPS6133201B2 (en)
JP2001086569A (en) Power source circuit
KR0129491Y1 (en) Power switching circuit
JPH0516725Y2 (en)
JPH0683497A (en) Power source control circuit of micrcomputer
JPS59845Y2 (en) Remote control equipment for television receivers, etc.
JP2785333B2 (en) Self-holding relay circuit