JPS63301343A - Data transfer system - Google Patents
Data transfer systemInfo
- Publication number
- JPS63301343A JPS63301343A JP62138435A JP13843587A JPS63301343A JP S63301343 A JPS63301343 A JP S63301343A JP 62138435 A JP62138435 A JP 62138435A JP 13843587 A JP13843587 A JP 13843587A JP S63301343 A JPS63301343 A JP S63301343A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel device
- input
- request
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
［概 要］
チャネル装置と入出力制御装置との間がデータ転送用の
バスと制御用のタグ線とで結ばれている系においては、
タグ線上の制御信号のやりとりによって、バス上のデー
タが制御されるので入出力装置側ではチャネル装置に対
して送出したデータが正しく転送されたが否かを比較的
早期に知ることが可能であり、データが正しく転送され
なかったことが検出された場合には、チャネル装置に対
してデータ転送の再試行を要求することが可能であった
。これに対し、チャネル装置が装置外チャネル装置とし
て入出力制御装置と共に遠隔地にあって、これとホスト
計算機側に設けられた装置内チャネル装置とが、直列イ
ンタフェースで接続される系においては、装置内チャネ
ル装置にこれを検出する機能がなく、従ってチャネル装
置が報告するデータ転送終了結果をＯ８が調べて初めて
でデータが不都合であることを知り、これに基づいてＯ
８が再試行要求を行なわしめるという方式を採っていた
から、転送中にデータのエラーが発生した場合の処理が
非常に遅くなるという問題点があった８本発明において
はこのような従来の問題点を解決するため、装置内チャ
ネル装置に読み込みデータの正当性を検査する回路を設
けると共に、装置外チャネル装置に書き込みデータの正
当性を検査する回路を設けることにより、これらの回路
でデータが正当性を欠くことが検出されたとき、装置外
チャネルが入出力制御装置からのデータ要求に対する応
答を抑止して、入出力制御装置からの再試行要求発出を
促すことにより、データエラーの発生に対して迅速な対
応が行なえるデータ転送制御方式について開示している
。[Detailed Description of the Invention] [Overview] In a system in which a channel device and an input/output control device are connected by a bus for data transfer and a tag line for control,
Since the data on the bus is controlled by the exchange of control signals on the tag line, it is possible for the input/output device to know relatively quickly whether or not the data sent to the channel device has been transferred correctly. , it was possible to request the channel device to retry the data transfer if it was detected that the data was not transferred correctly. On the other hand, in a system where a channel device is located at a remote location together with an input/output control device as an external channel device, and this and an internal channel device provided on the host computer side are connected via a serial interface, the device The inner channel device does not have a function to detect this, so it is only when the O8 examines the data transfer completion result reported by the channel device that it learns that the data is inappropriate, and based on this, the O8
8 adopted a method of making a retry request, which had the problem that processing would be extremely slow if a data error occurred during transfer.8 The present invention solves these conventional problems. In order to solve this problem, by providing a circuit to check the validity of read data in the channel device inside the device and a circuit to check the validity of the write data in the channel device outside the device, these circuits can check the validity of the data. When a data error is detected, the external channel suppresses the response to the data request from the I/O controller and prompts the I/O controller to issue a retry request, thereby quickly responding to data errors. This paper discloses a data transfer control method that can handle various problems.
［産業上の利用分野］
本発明は、ホスト計算機側に置かれた装置内チャネル装
置と、遠隔地に置かれ、入出力制御装置を擁する装置外
チャネルとが直列インタフェースで接続されている場合
のデータ転送に係る制御方式に関するものであって、特
にデータエラーを生じた場合にＯ８の介入を要すること
なく迅速に再試行を行なうことの可能な制御方式に係る
。[Industrial Application Field] The present invention is applicable to cases where an internal channel device placed on the host computer side and an external channel device located at a remote location and having an input/output control device are connected by a serial interface. The present invention relates to a control method related to data transfer, and particularly to a control method that allows a quick retry without requiring intervention from O8 when a data error occurs.
［従来の技術］
チャネル装置と、入出力制御装置との間のデータ転送は
、従来、再装置間をデータバスと制御線で接続して、制
御線上の制御信号により制御しながらデータバスによっ
て並列データを送受信する方式が用いられてきた。[Prior Art] Conventionally, data transfer between a channel device and an input/output control device is performed by connecting the devices with a data bus and a control line, and transferring data in parallel using the data bus while controlling with a control signal on the control line. A method of transmitting and receiving data has been used.
第４図はこのようなチャネル装置と入出力制御装置との
間の並列データ転送について説明する図であって、（ａ
）は系の構成を、（ｂ）はタイムチャートを示している
。FIG. 4 is a diagram illustrating parallel data transfer between such a channel device and an input/output control device, and (a
) shows the system configuration, and (b) shows the time chart.
同図（ａ）において、５１はチャネル装置、 ５２は入
出力制御装置、５３は入出力装置、５４はチャネル装置
から入出力制御装置へ制御情報を伝達するための制御線
（タグ・アウト）、５５は入出力制御装置からチャネル
装置への制御情報を伝達するための制御線（タグ・イン
）、５６はチャネル装置から入出力制御装置へデータを
伝達するためのデータバス（バス・アウト）、５７は入
出力制御装置からチャネル装置へデータを伝達するため
のデータバス（バス・イン）を表している。In the same figure (a), 51 is a channel device, 52 is an input/output control device, 53 is an input/output device, 54 is a control line (tag out) for transmitting control information from the channel device to the input/output control device, 55 is a control line (tag in) for transmitting control information from the input/output control device to the channel device; 56 is a data bus (bus out) for transmitting data from the channel device to the input/output control device; 57 represents a data bus (bus in) for transmitting data from the input/output control device to the channel device.
同図（ｂ）は上述の系におけるデータ転送の例のタイム
チャートで、制御線５５上の入出力制御装置５２からの
サービス・イン（ＳＶＩ）信号に対して、チャネル装置
５１がサービス・アウト（Ｓ■０）信号で応じると入出
力制御装置５２が、データ・イン（ＤＴＩ＞信号によっ
てデータバス上に転送すべきデータが乗っていることを
通知し、これを、チャネル装置５１が受は取ってデータ
・アウト（ＤＴＯ）信号によって応えるという動作を反
復してデータ転送が行なわれることを示している。FIG. 5B is a time chart of an example of data transfer in the above-mentioned system, in which the channel device 51 sends a service out (SVI) signal from the input/output control device 52 on the control line 55. When the input/output control device 52 responds with the S■0) signal, it notifies the data bus that there is data to be transferred using the data in (DTI> signal, and the channel device 51 receives and handles the data. This shows that data transfer is performed by repeating the operation of responding with a data out (DTO) signal.
また、入出力制御装置５２がデータ転送の終結の報告な
どで、入出力装置５３についての状態情報（ＳＴＡＴＵ
Ｓ）を送る場合には制御線上のステータス・イン（ＳＴ
Ｉ）信号を上げると共に、データバス上に状態情報を乗
せることを示している。In addition, the input/output control device 52 reports status information (STATU) about the input/output device 53, such as reporting the completion of data transfer.
S), status in (ST) on the control line is sent.
I) Indicates that the signal is raised and status information is placed on the data bus.
［発明が解決しようとする問題点］
上述したような従来のデータ転送方式では、常に、チャ
ネル装置と入出力制御装置とが制御信号を用いて、デー
タの転送が正常に行なわれたか否かを確認し合いながら
、データ転送を行なっているから、その間で異状が発生
すれば、直ちに再試行等を行なうことが可能である。従
って信頼性の高いデータ転送が行なえる。[Problems to be Solved by the Invention] In the conventional data transfer method as described above, the channel device and the input/output control device always use control signals to determine whether or not data transfer has been performed normally. Since data is transferred while checking each other, if an abnormality occurs during the data transfer, it is possible to immediately try again. Therefore, highly reliable data transfer can be performed.
しかし、データバスおよび制御線の芯線の数が多くなる
ことから、チャネル装置と入出力制御装置が距離的に離
れている場合には多芯のケーブルを長区間に渡って敷設
しなければならず、更に転送速度の速い場合には、デー
タバスあるいは制御線の芯線間におけるデータの転送速
度のばら付きを調整する必要がある等取り扱い上の困難
があった。However, because the number of core wires for the data bus and control lines increases, multi-core cables must be laid over long distances if the channel device and input/output control device are far apart. Furthermore, when the transfer speed is high, there are difficulties in handling, such as the need to adjust variations in the data transfer speed between the cores of the data bus or control line.
そのため、遠隔地に入出力装置がある場合は、該入出力
装置を制御する入出力制御装置の側に番地外チャネル装
置を置き、ホスト計算機側に装置内チャネル装置を置い
て、その間を一対の直列インタフェースで接続する方式
が採られる。Therefore, if there is an input/output device in a remote location, an extra-address channel device is placed on the side of the input/output control device that controls the input/output device, an internal channel device is placed on the host computer side, and a pair of channels are placed between them. A method of connecting with a serial interface is adopted.
第５図はこのような直列インタフェースを用いるデータ
の転送について説明する図であって、（ａ）は系の構成
を（ｂ）はデータの形式を示している。FIG. 5 is a diagram for explaining data transfer using such a serial interface, in which (a) shows the system configuration and (b) shows the data format.
同図（ａ）において５８は装置内チャネル装置、５９は
装置外チャネル装置、６０は入出力制御装置、６１は入
出力装置、６２直列インタフェースケーブル、６３はＩ
１０インターフェースケーブル表している。In the same figure (a), 58 is an internal channel device, 59 is an external channel device, 60 is an input/output control device, 61 is an input/output device, 62 is a serial interface cable, and 63 is an I/O device.
10 interface cables are represented.
そして、同図（ｂ）に示すようにフレームヘッダ（ＦＨ
）とデータく又はコマンド）とチェック用のコード（Ｃ
ＲＣ）とからなるフレーム単位でデータが直列に送受信
される。Then, the frame header (FH
), data code or command) and checking code (C
Data is serially transmitted and received in frame units consisting of RC).
上述したような、直列インタフェースによるデータ転送
において、従来、入出力制御装置からチャネル装置に向
けて送られたデータはチャネル装置を経て、そのままホ
ストプロセッサに送られ、そこでＯ８によって、チャネ
ル装置が報告するデータ転送終了結果を用いてチェック
が行なわれ、もし不都合があれば、ホストプロセッサが
再び入出力命令を発して再試行を行なうという制御を行
なっていたから、転送データにエラーを生じた場合には
、データの転送効率が非常に悪化するという問題点があ
った。In data transfer using a serial interface as described above, conventionally, data sent from an input/output control device to a channel device is sent directly to the host processor via the channel device, where it is reported by the channel device using the O8. A check was performed using the data transfer completion result, and if there was a problem, the host processor issued an input/output command again and performed a retry. Therefore, if an error occurred in the transferred data, the data There was a problem in that the transfer efficiency of the data was greatly deteriorated.
本発明はこのような従来の問題点に鑑み、直列インター
フェースにより接続された装置外チャネル装置を介して
転送したデータにエラーが発生した場合これをハードウ
ェアで早期に検出して再試行を行なうことにより、ホス
トプロセッサのＯ８に負担を軽減せしめ得る技術を提供
することを目的としている。In view of these conventional problems, the present invention provides hardware for early detection of an error in data transferred via an external channel device connected by a serial interface and retry. The purpose of this invention is to provide a technology that can reduce the burden on the O8 of the host processor.
［問題点を解決するための手段］
本発明によれば、上述の目的は、前記特許請求の範囲に
記載の手段により達成される。[Means for Solving the Problems] According to the present invention, the above objects are achieved by the means described in the claims.
すなわち、本発明は入出力装置を制御する入出力制御装
置と該入出力制御装置と接続されていてデータ転送を制
御する装置外チャネル装置と該装置外チャネル装置と直
列インタフェースによって接続されると共にホスト計算
機に接線される装置内チャネル装置とから成る系におい
て、装置内チャネル装置に、装置外チャネル装置から転
送されてくる読み込みデータの正当性を検査して正当性
を欠くデータが検出されたとき装置外チャネル装置に対
してデータが不当である旨のコマンドを送出する手段を
設けると共に、装置外チャネル装置に、上記コマンドを
受信したとき、あるいは、装置内チャネル装置がら転送
されて来る書き込みデータの正当性を検査して正当性を
欠くデータが検出されたとき入出力制御装置からのデー
タ要求に対する応答信号の発出を抑止する手段を設け、
入出力制御装置に、装置外チャネル装置に対してデータ
要求を行なったとき、これに対する応答信号が返送され
て来ないとき、データ転送の再試行を要求する手段を設
けたデータ転送制御方式である。That is, the present invention provides an input/output control device that controls an input/output device, an external channel device that is connected to the input/output control device and controls data transfer, and a host that is connected to the external channel device by a serial interface. In a system consisting of an internal channel device that is tangential to a computer, when the validity of read data transferred from an external channel device to the internal channel device is checked, and data lacking validity is detected. In addition to providing a means for sending a command to the outside channel device to indicate that the data is invalid, the device also sends a command to the outside channel device when receiving the above command or confirming that the write data transferred from the internal channel device is valid. provided with means for inhibiting the issuance of a response signal to a data request from the input/output control device when data lacking validity is detected by checking the validity;
This is a data transfer control method in which the input/output control device is provided with means for requesting a retry of data transfer when a data request is made to an external channel device and no response signal is returned. .
［作 用］
第１図は本発明の詳細な説明するブロック図である。第
１図において、■は装置内チャネル装置、２は装置外チ
ャネル装置、３は入出力制御装置、４は入出力装置、５
．７はデータチェック回路、６はコマンド送出回路、８
はコマンド受信回路、９はＩ１０インタフェース、１゜
は直列インタフェースを表している。[Operation] FIG. 1 is a block diagram illustrating the present invention in detail. In FIG. 1, ■ is an internal channel device, 2 is an external channel device, 3 is an input/output control device, 4 is an input/output device, and 5 is a channel device outside the device.
．． 7 is a data check circuit, 6 is a command sending circuit, 8
9 represents a command receiving circuit, 9 represents an I10 interface, and 1° represents a serial interface.
同図において、データ読み込み動作中にエラ−が発生し
た場合についての制御を以下に述べる。In the figure, control in the case where an error occurs during data reading operation will be described below.
■データチェック回路５で読み込みデータが不当である
と認識した場合、装置内チャネル１は装置外チャネル２
に対して、読み込みデータが不当であったとしてコマン
ド送出口路６からデータネ当コマンド（Ｄ Ｅ Ｒ：Ｄ
ａｔａ Ｅｒｒｏｒ）を送出する。■If the data check circuit 5 recognizes that the read data is invalid, the internal channel 1 will be changed to the external channel 2.
, the read data is invalid and a data correct command (D E R:D
ata Error).
■コマンド受信回路８によりデータネ当コマンドを受は
取った装置外チャネル２はＩ１０インタフェース９上の
入出力制御装置３からの読み込みデータ要求に対して応
答を停止する。(2) The external channel 2, which has received the data command from the command receiving circuit 8, stops responding to the read data request from the input/output control device 3 on the I10 interface 9.
■入出力処理装置３はデータ要求に対しての応答がなく
なると一般的に終了状態報告で再試行要求を行なう。(2) When the input/output processing device 3 receives no response to a data request, it generally issues a retry request with a completion status report.
■装置内チャネル１は再試行要求があるとデータ転送の
再試行を行なう。(2) In-device channel 1 retries data transfer when a retry request is received.
次にデータ書き込み動作中にエラーが発生した場合につ
いての制御を以下に述べる。Next, control in the case where an error occurs during a data write operation will be described below.
■データチェック回路７で書き込みデータが不当である
と認識した場合、装置外チャネル２はＩ１０インタフェ
ース９上の入出力制御装置３からの書き込みデータ要求
に対して応答を停止する。(2) If the data check circuit 7 recognizes that the write data is invalid, the external channel 2 stops responding to the write data request from the input/output control device 3 on the I10 interface 9.
■入出力装置３はデータ要求に対しての応答がなくなる
と一般的に終了状態報告で再試行要求を行なう、このと
き装置外チャネル２は装置内チャネル１に対してデータ
が不当であったことを報告する。■When the input/output device 3 receives no response to a data request, it generally issues a retry request with a termination status report. At this time, the external channel 2 informs the internal channel 1 that the data was invalid. report.
■装置内チャネル１は再試行要求があるとデータ転送の
再試行を行なう。(2) In-device channel 1 retries data transfer when a retry request is received.
［実 施 例］
第２図は本発明の一実施例を装置内チャネル装置のデー
タチェック部の回路構成を示すブロック図であって、１
１は光・電気変ｍｔｆ６（図においてはＯ／Ｅと記載）
、１２はシリアル・パラレル変換部（図においてはＳ／
Ｐと記載）、１３はデータパターン解析部、１４はＣＲ
Ｃチェック部、１５．１７はフリップフロップ、１６は
アンド回路、１８はマイクロプロセッサインタフェース
、１９はマイクロプロセッサ、２０はデータパターン作
成部、２１はＣＲＣ作成部、２２はパラレル・シリアル
変換部（図においてはＰ／Ｓと記載）、２３は電気・光
変換部（図においてはＥｌｏと記載）を表している。[Embodiment] FIG. 2 is a block diagram showing a circuit configuration of a data check section of an in-device channel device according to an embodiment of the present invention.
1 is optical/electrical variable mtf6 (written as O/E in the diagram)
, 12 is a serial/parallel converter (S/parallel converter in the figure)
), 13 is the data pattern analysis section, 14 is CR
C check section, 15.17 is a flip-flop, 16 is an AND circuit, 18 is a microprocessor interface, 19 is a microprocessor, 20 is a data pattern creation section, 21 is a CRC creation section, 22 is a parallel/serial conversion section (in the figure) (denoted as P/S), and 23 represents an electrical/optical conversion section (denoted as Elo in the figure).
同図において、装置外チャネル装置から受信した光デー
タは光・電気変換部１１によって電気信号に変換された
後、シリアル・パラレル変換部１２によってパラレルデ
ータに変換される。In the figure, optical data received from an external channel device is converted into an electrical signal by an optical/electrical converter 11, and then converted into parallel data by a serial/parallel converter 12.
そして、このパラレルデータはデータパターン解析部１
３によってそれがコマンドであるかデータであるかが識
別される。また、このパラレルデータはＣＲＣチェック
部１４にも入力される。This parallel data is then processed by the data pattern analysis section 1.
3 identifies whether it is a command or data. This parallel data is also input to the CRC check section 14.
該ＣＲＣチェック部１４は１フレ一ム分のデータを受信
したとき、それまでに受信したデータとＣＲＣデータと
の間の矛盾の有無について調べ、もし、矛盾があればＣ
ＲＣエラー信号を“１°′として出力する。これにより
フリップフロップ１７がセットされると、これがマイク
ロプロセッサインタフェース１８を経てマイクロプロセ
ッサに伝えられ、マイクロプロセッサ１９はデータネ当
コマンド（ＤＥＲ）を発行する。When the CRC check unit 14 receives data for one frame, it checks whether there is a contradiction between the data received so far and the CRC data, and if there is a contradiction, it checks the CRC data.
The RC error signal is output as "1°". When the flip-flop 17 is set by this, this is transmitted to the microprocessor via the microprocessor interface 18, and the microprocessor 19 issues a data error command (DER).
該データネ当コマンドはデータパターン作成部２０を経
て、フレーム内データとしてパラレル・シリアル変換部
２２により直列データに変換された後、電気・光変換部
２３によって光データに変換され装置外チャネル装置に
向けて送出される。The data network command passes through the data pattern creation section 20, is converted into serial data by the parallel/serial conversion section 22 as in-frame data, is converted into optical data by the electrical/optical conversion section 23, and is sent to a channel device outside the device. will be sent.
第３図は本発明の一実施例の装置外チャネル装置の構成
を示すブロック図であって、２４は光・電気変換部（図
においてはＯ／Ｅと記載）、２５はシリアル・パラレル
変換部（図においてはＳ／Ｐと記載）、２６はデータパ
ターン解析部、２７はＣＲＣチェック部、２８〜３３は
フリップフロップ、３４〜３９はアンド回路、４０はマ
イクロプロセッサインタフェース、４１はマイクロプロ
セッサ、４２はデータパターン作成部、４３はＣＲＣ作
成部、４４はパラレル・シリアル変換部（図においては
Ｐ／Ｓと記載）、４５は電気・光変換部（図においては
Ｅｌｏと記載）、４６はＩ１０インタフェースハンドラ
ー、４７．４８はオア回路、４９はデコーダを表してい
る。FIG. 3 is a block diagram showing the configuration of an external channel device according to an embodiment of the present invention, in which 24 is an optical-to-electrical converter (indicated as O/E in the figure), and 25 is a serial-to-parallel converter. (denoted as S/P in the figure), 26 is a data pattern analysis section, 27 is a CRC check section, 28 to 33 are flip-flops, 34 to 39 are AND circuits, 40 is a microprocessor interface, 41 is a microprocessor, 42 43 is a data pattern generation section, 43 is a CRC generation section, 44 is a parallel/serial conversion section (indicated as P/S in the figure), 45 is an electrical/optical conversion section (indicated as Elo in the figure), and 46 is an I10 interface. The handler, 47 and 48 are OR circuits, and 49 is a decoder.
同図において、装置外チャネル装置から受信した光デー
タは光・電気変換部２４によって電気信号に変換された
後、シリアル・パラレル変換部２５によってパラレルデ
ータに変換される。In the figure, optical data received from an external channel device is converted into an electrical signal by an optical/electrical converter 24, and then converted into parallel data by a serial/parallel converter 25.
そして、このパラレルデータはデータパターン解析部２
６によってそれがコマンドであるかデータであるかが識
別される。また、このパラレルデータはＣＲＣチェック
部２７にも入力される。This parallel data is then processed by the data pattern analysis section 2.
6 identifies whether it is a command or data. This parallel data is also input to the CRC check section 27.
該ＣＲＣチェック部２７は１フレ一ム分のデータを受信
したとき、それまでに受信したデータとＣＲＣデータと
の間の矛盾の有無について調べ、もし矛盾があればＣＲ
Ｃエラー信号を“１″として出力する。これによりフリ
ップフロップがセットされる。When the CRC check unit 27 receives data for one frame, it checks whether there is a contradiction between the data received so far and the CRC data, and if there is a contradiction, it checks the CRC data.
Outputs the C error signal as "1". This sets the flip-flop.
ハフリップフロップ２９がセットされるか、デコーダ４
９の出力が受信したコマンドがデータネ当コマンド（Ｄ
ＥＲ）であることを示しているときには、更に、フリッ
プフロップ３０がセットされ、これによって、アンド回
路３６の出力によりフリップフロップ３１がセットされ
ることが抑止されるので、入出力制御装置に対するサー
ビスアウト（ＳＶＯ）信号は出力されない。whether the flip-flop 29 is set or the decoder 4
The command received by the output of 9 is the data net command (D
ER), the flip-flop 30 is further set, and this prevents the flip-flop 31 from being set by the output of the AND circuit 36, so the service out to the input/output control device is (SVO) signal is not output.
［発明の効果］
以上説明したように本発明によれば、装置内チャネル装
置が直列インターフェースによって入出力装置を擁する
遠隔地の装置外チャネル装置と接続されている場合に、
直列インタフェース上で発生したデータエラーについて
Ｏ８に介入を要することなくハードウェアで迅速に処理
することが可能である。[Effects of the Invention] As explained above, according to the present invention, when an internal channel device is connected to a remote external channel device having an input/output device through a serial interface,
Data errors occurring on the serial interface can be quickly handled in hardware without requiring O8 intervention.
第１図は本発明の詳細な説明するブロック図、第２区は
本発明の一実施例の装置内チャネル装置のデータチェッ
ク部の回路構成を示すブロック図、第３図は本発明の一
実施例の装置外チャネル装置の構成を示すブロック図、
第４図は並列データ転送について説明する図、第５図は
直列データ転送について説明する図である。
１・・・・・・装置内チャネル装置、２・・・・・・装
置外チャネル装置、３・・・・・・入出力制御装置、４
・・・・・・入出力装置、５．７・・・・・・データチ
ェック回路、６・・・・・・コマンド送出口路、８・・
・・・・コマンド受信回路、９・・・・・・Ｉ１０イン
タフェース、１０・・・・・・直列インタフェース、１
１．２４・・・・・・光・電気変換部、１２．２５・・
・・・・シリアル・パラレル変換部、１３．２６・・・
・・・データパターン解析部、１４．２７・・・・・・
ＣＲＣチェック部、１５．１７．２８〜３３・・・・・
・フリップフロップ、１６．３４〜３９・・・・・・ア
ンド回路、１８．４０・・・・・・マイクロプロセッサ
インタフェース、１９．４１・・・・・・マイクロプロ
セッサ、２０．４２・・・・・・データパターン作成部
、２１．４３・・・・・・ＣＲＣ作成部、２２．４４・
・・・・・パラレル・シリアル変換部、２３．４５・・
・・・・電気・光変換部、４６・・・・・・Ｉ１０イン
タフェースハンドラー、４７．４８・・・・・・オア回
路、４９・・・・・・デコーダ
（ａ）
（ｂ）
ＳＴＩ
−Ｔ１
．５ＶＩ
ＤＴθ □ＳＶＯ−□FIG. 1 is a block diagram explaining the present invention in detail, Section 2 is a block diagram showing the circuit configuration of a data check section of an in-device channel device according to an embodiment of the present invention, and FIG. 3 is an embodiment of the present invention. A block diagram showing the configuration of an example external channel device,
FIG. 4 is a diagram for explaining parallel data transfer, and FIG. 5 is a diagram for explaining serial data transfer. 1... Channel device inside the device, 2... Channel device outside the device, 3... Input/output control device, 4
...Input/output device, 5.7...Data check circuit, 6...Command output path, 8...
...Command receiving circuit, 9...I10 interface, 10...Series interface, 1
1.24...Optical/electrical conversion section, 12.25...
...Serial/parallel converter, 13.26...
...Data pattern analysis department, 14.27...
CRC check department, 15.17.28-33...
・Flip-flop, 16.34-39...AND circuit, 18.40...Microprocessor interface, 19.41...Microprocessor, 20.42... ...Data pattern creation section, 21.43...CRC creation section, 22.44.
...Parallel/serial converter, 23.45...
...Electrical/optical converter, 46...I10 interface handler, 47.48...OR circuit, 49...Decoder (a) (b) STI
-T1. 5VI DTθ □SVO-□
Claims (1)
置と接続されていてデータ転送を制御する装置外チャネ
ル装置と該装置外チャネル装置と直列インタフェースに
よって接続されると共にホスト計算機に接線される装置
内チャネル装置とから成る系において、 装置内チャネル装置に、装置外チャネル装置から転送さ
れてくる読み込みデータの正当性を検査して正当性を欠
くデータが検出されたとき装置外チャネル装置に対して
データが不当である旨のコマンドを送出する手段を設け
ると共に、装置外チャネル装置に、上記コマンドを受信
したとき、あるいは、装置内チャネル装置から転送され
て来る書き込みデータの正当性を検査して正当性を欠く
データが検出されたとき入出力制御装置からのデータ要
求に対する応答信号の発出を抑止する手段を設け、 入出力制御装置に、装置外チャネル装置に対してデータ
要求を行なったとき、これに対する応答信号が返送され
て来ないとき、データ転送の再試行を要求する手段を設
けたことを特徴とするデータ転送制御方式。[Claims] An input/output control device that controls an input/output device, an external channel device that is connected to the input/output control device and controls data transfer, and an external channel device that is connected to the external channel device by a serial interface. In a system consisting of an in-device channel device that is tangential to the host computer, when the validity of read data transferred from an external channel device to the in-device channel device is checked and data lacking validity is detected. In addition to providing a means for sending a command indicating that the data is invalid to the external channel device, when the external channel device receives the above command, or when writing data transferred from the internal channel device, A means is provided to suppress the issuance of a response signal to a data request from the input/output control device when invalid data is detected by checking the validity, and the input/output control device transmits data to a channel device outside the device. 1. A data transfer control system, comprising means for requesting a retry of data transfer when a response signal is not returned when a request is made.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62138435A JPS63301343A (en) | 1987-06-02 | 1987-06-02 | Data transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62138435A JPS63301343A (en) | 1987-06-02 | 1987-06-02 | Data transfer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63301343A true JPS63301343A (en) | 1988-12-08 |
| JPH0461386B2 JPH0461386B2 (en) | 1992-09-30 |
Family
ID=15221912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62138435A Granted JPS63301343A (en) | 1987-06-02 | 1987-06-02 | Data transfer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63301343A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112965418A (en) * | 2021-02-07 | 2021-06-15 | 深圳市联控智能科技有限公司 | Data transmission device and method, control equipment and control system |
-
1987
- 1987-06-02 JP JP62138435A patent/JPS63301343A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112965418A (en) * | 2021-02-07 | 2021-06-15 | 深圳市联控智能科技有限公司 | Data transmission device and method, control equipment and control system |
| CN112965418B (en) * | 2021-02-07 | 2022-06-07 | 深圳市联控智能科技有限公司 | Data transmission device and method, control equipment and control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461386B2 (en) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4106092A (en) | Interface system providing interfaces to central processing unit and modular processor-controllers for an input-output subsystem | |
| EP0076322B1 (en) | Data processing system employing broadcast packet switching | |
| US4162520A (en) | Intelligent input-output interface control unit for input-output subsystem | |
| EP0196911B1 (en) | Local area networks | |
| EP0115454B1 (en) | Bus for data processing system with fault cycle operation | |
| EP0412268A2 (en) | Apparatus for interconnecting a control unit having a parallel bus with a channel having a serial link | |
| EP0076845B1 (en) | Data processing system including subsystems having local memories | |
| WO1982001430A1 (en) | Improved system for interrupt arbitration | |
| JPH0364231A (en) | Communication interface circuit | |
| JPS6043767A (en) | Interface circuit | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| JPS63301343A (en) | Data transfer system | |
| US7213180B2 (en) | Bus bridge circuit, bus connection system, and data error notification method for bus bridge circuit | |
| JPH0217979B2 (en) | ||
| EP0174446B1 (en) | distributed multiprocessing system | |
| EP0076844B1 (en) | Data processing system having dual-channel system bus | |
| JPS58119028A (en) | Connecting system of input and output device | |
| US5907690A (en) | Modular interface devices for a distributed input/output system | |
| JPS63301342A (en) | Data transfer control system | |
| EP0076846B1 (en) | Data processing system having error checking capability | |
| JPH04266239A (en) | Message-oriented digital-stream transmission circuit and digital-stream transmission method and digital-loop transmission system | |
| JPS61260351A (en) | Multiprocessor device | |
| JPH069036B2 (en) | I / O controller | |
| JPS59195736A (en) | Communication controller | |
| SU1564641A1 (en) | Trunk line controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |