JPS63298524A - デ−タ検索システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、必要とするデータまたはファイルを、数字、
文字、記号等のキーポインタを使って検索する仕事を高
速に行なうデータ検索システムに関する。

（従来の技術） 一般に、システム内に大量のデータ群をもつ電子計算機
において特定のデータの検索を行う場合には、まず外部
記憶装置から主メモリにデータ　　　　群のキ一部分を
読込み、次に目的のキーワードと主メモリに読み込まれ
たキーとを１〜ｎ桁（ｎは正の整数〉ごとに比較する。

したがって参照すべきキーが長い場合にはこの比較を何
回も行う必要がある。さらにこのような比較は対象とな
るデータの個数分だけ繰返えさなければならない。

また、一致するキーを有したデータが検索の途中で発見
されても、一致するキーを有する他のデータが存在する
可能性があれば、あくまでも全データについて前記比較
を行わなければならない。

これはデータベースの構造が複雑で、キーばかりではな
く、データの格納場所を示すポインタ等を使った場合で
も同様である。

（発明が解決しようとする問題点） ところで主メモリ内に被検索キーが全部入っているとし
てＣＰＵ内の働きを考えてみると、非常に多くの手続を
経て１回の比較が行われることが分る。

たとえば比較命令の実行、マツチングがとれたデータの
転送等の他に、繰返し回数の制御、アドレスの制御等、
一般に１０以上のアセンブラレベルの命令群が必要であ
る。

ここで１命令の実行に平均１μｓかかり、１回の比較に
１０回の命令実行が必要であると仮定すると、例えば１
０万個のデータの各１桁を調べるには、１０Ｘ１０’Ｘ
’１Ｑ５＝ｉ秒　が必要である。したがってｍ桁を調べ
るにはｍ秒かかることになる。

例えば「ある地域に居住し、ある職業に就いている」と
いう条件を備えた個人を探し出す場合のように、いくつ
もの分類から、ある目的のデータに到達する時は、両方
のポインタの組数分だけ検索を行わなければならないの
で、相当の時間がかかる。

本発明はこのような事情によりなされたもので、ＣＰＵ
のプログラムを複雑にすることなく、検索時間を大幅に
短縮し、検索性能を大幅に向上させたデータ検索システ
ムの提供を目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明はこの目的を達成するために、制御装置（ＣＰＵ
）から検索キー、被検索データ、この被検索データの数
を示すデータ、１つの被検索データに対して何桁の照合
を行うかを示すデータを受取り、排他的論理和回路（以
下ＸＯＲ回路と称する）および論理和回路（以下ＯＲ回
路と称する）を通して前記検索キーと前記被検索キーと
を照合し、所定のメモリに裏込まれていたデータとの論
理和をとって前記メモリに記憶させ、前記検索キーが長
いときは前記検索キーおよびこの検索キーと同じ長さに
分割された被検索データを受取って前記メモリに書き込
み、２回目のデータを前記メモリに入れる時は前記ＸＯ
Ｒ回路を通した後で前回前記メモリに入れた結果ととも
に前記ＯＲ回路を通して前記メモリに書き込み、照合結
果を前記制御ｌ装置に送り返す際に、一致がとれたデー
タが入っていた番地の最初のものに終りを示すマークを
入れ、２番目のものに１番目の番地を入れ、ｎ（ｎは３
以上の整数）番目のものにｎ−１番目の番地を入れ、最
終番地には必ず一致がとれるデータを入れておくように
したたものである。

本発明によれば前記制御装置が、返送されたデータの最
終のものを調べることにより、一致した番地を鎖状に引
出すことができる。

一般に、文字、数字、記号が同一であるかどうかを見る
には、比べる情報と比べられる情報とを２進数値とみな
し、減算回路に入れて答がＯになったかどうかで判定す
るが、２つの情報をＸＯＲ回路に入れてその出力がどの
ビットについてもＯであることを検出することによって
も知ることができる。

ＸＯＲ回路は構成が単純でおり、桁上りの時間がないた
めに、この回路を通過するのに必要な時間は極めて短い
。

また長いキーを調べるためには、単位長さに分けて何度
も比較し、頭から終りまで一致していることを確認しな
ければならない。

現在この方法には、■１つのデータについて頭から終り
までを調べて結果を出し、次のデータに移る方法と、■
すべてのデータについて頭の部分を照合してその中間結
果を残しておき、次にすべてのデータについて頭から２
つ目の部分を照合し先に得た照合結果と合せ、前回も今
回も一致したものの情報を残す方法とがある。

本発明システムは、−見学間のかかりそうな■の方法を
採っているが、単純な回路により単純な動作を繰返し、
照合できているかどうかを途中で判定しなくても、最後
に結果をチェックすればわかるように構成しである。

（作　用） 本発明システムでは、まず全データの頭の１単位長をキ
ーと共にＸＯＲ回路の入力として照合し、その結果を順
に本装置内のメモリに保存する。

一致していればメモリには単位長内の全ビットがＯとし
て書込まれる（一致していないものは全ビットかＯにな
らない）。

次に頭から２つ目の単位長を２つ目のキーと共にＸＯＲ
回路に入れ、その出力をＯＲ回路の一方の入力とする。

ＯＲ回路の他方の入力は、前回の結果をメモリから読出
してきたものとすると、ＯＲ回路の出力が全ビットＯに
なるものは前回も今回も比較すべきデータと全く一致し
たものに限られる。

このＯＲ回路の出力は第１回目と第２回目の結果の累積
としてメモリに記憶され、第３回目のＯＲ回路の入力は
この累積結果を用いる。これを繰返せば長い桁をもつ比
較すべきデータと比較されるべぎデータ群との照合が終
り、結果として完全に一致したものだけが、単位長の全
ビットがＯになった状態でメモリに残る。

ここでＸＯＲ回路とＯＲ回路を重ねても通過する論理素
子の段数が少ないので、メモリのリード、ライト時間に
影響を及ぼすことはない。

次にＣＰＵで累積データを早く簡単に検知できるような
形にして転送する。最初にキーを入れていたレジスタに
全ビット１のデータを入れてから、メモリの番地を指定
するいわゆるメモリアドレスカウンタと、令命ビットに
１が入れられたレジスタとをＯチェッカによって制御さ
れるゲートを介して接続する。

メモリからの累積データはＯチェッカに入ると共に主メ
モリのパスラインに結ばれてから転送が開始される。

一致していないデータがあった番地の出力は、単位長の
データがすべてＯになるとは限らないので、そのままパ
スラインを経由して主メモリへ行くが、一致したデータ
の入っていた番地の出力は全ビットＯであるのでＯチェ
ッカが検知し、メモリ出力がパスラインへ行くのを止め
、レジスタの出力をバスに繋ぐ。

、こうすると最初にレジスタに全ビット１を立てていた
ので、パスラインには全ビット１のデータが入る。

そしてその直ぐ後でかつメモリアドレスカウンタが１つ
進む前に、メモリアドレスカウンタの値をレジスタに入
れる。

こうすると２つ目に全ビットＯのデータが入った番地に
きたときは、メモリバスには１つ目の全ビットＯのデー
タが入っていない番地が入れられる。

すなわち第１番目にＯチェッカにかかった時は全ビット
１０番地が、第２番目に０チエツカにかかった時は１番
目が発見された番地が送られることになる。

ここで約束として、検索データを本装置に送るときに最
終番地に入れられるデータは比較すべきデータ、すなわ
ち検索キーそのものを送るようにしておく。

このため最終番地の出力は常にＯになるので、ここに最
終番地の１つ前に一致したデータの入っていた番地が書
かれることになる。

データを受取ったＣＰＵ側は、メモリの最終番地をみれ
ば一致した番地がわかり、このデータ番地の内容にはそ
の前に一致した番地が書かれていることがわかるが、内
容として全ビット１のものが出てくると、それ以上は一
致したものがないということがわかる。

すなわちＣＰＵは、何番目にどんなデータを送り込んで
いたかを知っていさえすれば、一致したものは何である
かが簡単にわかる。

更に２つ以上の異なる系統の分類からデータに近づき、
その両条件を充たすデータを拾い上げるというような検
索の場合には、ポインタの長さが単位長より短いと考え
て、本装置内に２系統のポインタを記憶させてから、処
理をはじめた方が制ｗＪ装置（ＣＰＵ）からデータを送
る回数が少ない。

サブメモリとサブメモリ用アドレスカウンタとはこのた
めに備えられている。

制御装置（ＣＰＵ）からＲ１に入れられたデータをサブ
メモリから供給し、ＸＯＲ回路を通した後、Ｏチェッカ
によりフラグレジスタをセットし、メインメモリ全部を
調べる。

そしてフラグレジスタがセットされていれば、Ｒ１と一
致したデータがメインメモリのどこかにあったわけであ
るから、サブメモリの現在番地にＯを書き、セットして
なければＲ１の出力を古く（すなわち、ちと書いてあっ
たデータを書く）。

この間にメインメモリの内容は書き換えられないので、
Ｒ１のデータをサブメモリの出力によって、順次換えて
上記の照合を行う。終ればサブメモリに結果が書込まれ
ている。

したがって、サブメモリのデータをＣＰＵ側に返してや
れば目的を達することができる。

サブメモリのデータを返すときは前述した単純検索時の
ように、最初にＯデータが出た時に全ビット１のデータ
を送り、次には最初に○データの必った番地をというよ
うにずらせる。

ＭＢのラストデータはＭＡのトップデータと同じものを
入れる。こうするとラスト番地は必ずＯになるので、単
純検索時と同じように、最終データから調べれば一致し
たデータの入った番地がわかる。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

まず前提として、膨大な量のデータは通常外部メモリ（
本例では磁気ディスク装置）に収められている。各デー
タにはキーが付いているか、またはキーとして使える文
字列があり、このキー又は文字列と、検索したいキーま
たは文字列を照合して合致したものを探し出す。ここで
合致するものは１個だけとは限らないので、ある範囲の
領域を全部検索する必要がある。

また、データベースの作り方によっては例えば住所だけ
でも個人名が出せるが、例えば職業と住所とにより、あ
る地域在住の特定の職業の個人名を引出せるようにする
こともできる。

第２図の点線内は本発明によるデータ検索システムを通
常の電子側篩機に接続したときの図でおる。

磁気ディスクから本発明の装置に直接検索データを入れ
て照合し、結果のみをＣＰＵに送ることも可能であるが
、制御が複雑になるため、ここでは本装置がＣＰＵ側か
らメモリバスを通してデータを受取って装置内で処理し
、結果をメモリバスを通してＣＰＵ側へ返送する方式に
ついて説明する。

本実施例装置は主記憶回路であるＭＡと、それより小さ
いサブメモリＭＢと、それぞれのメモリアドレスカウン
タＭＡＣＡ、ＭＡＣＢ、ＸＯＲ回路、ＯＲ回路、レジス
タＲ＋、Ｒ２、ｌＰｉ％返しカウンタＣ１、Ｃ２、Ｏチ
ェッカ、フラグＦＴ　、Ｆ２、クロック発生回路ＣＫ、
ＣＰＵとの同期回路ＳＮ、および各ラインのゲート回路
とから構成されている。

一連の動作のはじめには、メモリの内容、各カウンタ、
レジスタはクリヤするものとする。またパリティビット
等、データ保証のためのビット１は除いて考える。

ＣＰＵ側のメモリバスは３２ビツトでおるとし、本装置
内のメモリは３２ビツトごとにアドレスが付けられてい
るとする。以後、３２ビツトを１ワードと呼ぶ。はじめ
に単純な検索の場合の動作を説明する。

第３図に示すようにＣＰＵから検索桁数の１／４（１ワ
一ド４桁数）と、被検索データ数と、検索データの書か
れた上位４桁すなわち１ワードをそれぞれカウンタＣ１
、Ｃ２とレジスタＲ１に入れて、フラグＦ１に単純検索
であることを示す信号を送る。

続いて、被検索データも上位４桁に区切ったものの集ま
りをＭＡに送る。このとき最終データは被検索データと
同じものとする。

被検索データは直接メモリに行くのではなく、ＸＯＲ，
ＯＲｔ経ＴＭＡｋ：入ルカ、ＸＯＲを通ルレジスタＲ１
の出力もＸＯＲの他の端子に入れられているので、仝ピ
ッｌ−の照合が行われ、Ｒのデータすなわら検索キーと
今入ってきた被検索キーと全く同じであれば全ビットＯ
としてＯＲへ行く。

一方、本装置内のメモリは単純検索の場合、まずリード
を行なう。続いてライトを行ってから次の番地に変るよ
うになっており、同期信号によって、ＣＰＵ側のメモリ
がデータをバスに送る時にリードをはじめるようにしで
ある。従ってメモリバスを通って来たデータがＯＲに来
た時には、ＭＡの当該番地のデータはＲ２が読出してい
る。

ＯＲの入力はＲ２の出力とＸＯＲの出力であるので、両
者共Ｏでおる場合に限り、ＭＡの入力はＯとなり、条件
に合致しないものは何等かのビットが付いていることに
なる。このＯＲ出力がライトサイクルでＭＡに書かれる
。

初期状態ではＭＡはすべてのビットがＯになっているの
で、ＭＡは検索キーと全ビットで一致したデータがきた
番地に限り全ビットＯが書かれる。

また最終番地はキーと同じデータを入れる約束なので必
ずＯが書かれる。

ＭＡＣＡがカウントアツプするごとにＣ２はカウントダ
ウンするので、ＭＡを終りまで使っていなくても、Ｃ２
がＯになった所で１回目の検索が終り、Ｃ１をカウント
ダウンしてＣＰＵ側に次の桁の要求をし、Ｒ１、Ｃ２の
値を貰い、ＭＡへ行くべきデータが来る。

２回目のデータが来ると、先と同じことが行われるが、
ＭＡは１回目の照合の結果が残っており、これとＯＲを
とったものがＭＡへの入力となる。

従って、１回目も一致かつ２回目も一致したデータの番
地だけがＯとなり、他は何等かのビットが残る。このこ
とを繰返すと、検索キーと同じデータが入っていた所だ
けがＯとなる。これをＣ１がＯになるまで繰返す。

この結果をＣＰＵで処理しやすい形にして送る方法を第
４図に示す。

ＣＩ　＝Ｏになった時、Ｒ１は全ビット１にし、ＭＡの
出力の一方をＯチェッカに繋ぎ、ＣＩにはＭＡＣＡの値
を移して、転送すべきデータの数を記憶させる。

Ｏチェッカは入力のすべてがＯビットであった場合以外
はＲ２の出力をメモリバスに出す。

入力のすべてがＯであった時はＲ２の出力がメモリに出
る道を閉じ、代りにＲ１のデータをメモリバスに繋ぐの
で、はじめて仝Ｏビットのデータが来たときはメモリバ
スには全１ビツトのデータが出る。

それに続いてＭＡＣＡの内容をＲ１に移す。すなわちＯ
が出た番地がＲ１に覚えられたわけである。このことを
繰返すとＣＰＵ側のメモリ内容は次のようになる。

最初にＯが読出されたアドレスには全ピッ］へ１が書込
まれ、次にＯが出た番地には最初に全ビット１が川かれ
た番地の値が書かれる。以下同様にしてＣ１はＭＡＣＡ
が１増加するごとに１減少し、ＣＩ　＝Ｏになった時が
転送データの終りである。

最終番地には実質的検索でＯがあった番地の値が書かれ
る（最終番地は常にキーを入れて来たので必ずＯが出る
）。

ＣＰＵでは最終番地を調べると照合で一致した番地のう
ち最大番地がわかり、その番地を読出せば大きな番地が
わかる。もうこれ以上ないという意味の全ビット１のデ
ータが出るまでつづけることになる。

多くの場合、照合して一致するデータは相当少ないので
、ＣＰＵでは結果を知る時間が大いに節約される。

ここで検索データが４桁で割り切れないときはＣ１には
４で割って切上げした値を入れ、検索キーおよびデータ
のいずれも先の割算で出た商余にあたる桁数だけブラン
クデータを入れ、見掛は上すべてのワードとして処理す
る。

２種項以上の分類からデータに達するやり方でどららの
分類からも複数のポインタが得られる。

そして、その−数点のデータを取るような場合には、前
の方法におけるＲ１の入替をＣＰＬＩから毎回受取るの
ではない。ＭＢにＲ１に入れるべきデータ群を入れてお
き、Ｒ１をＭＡによって変えながら結果を得ようとする
ものであるが、少し方法が異なる。

第５図において、ＣＰＵから複雑検索の記号とＭＡに入
れるデータ数とＭＢに入れるデータ数とを本装置の０１
、Ｃ２に送る。

その後、ＭＡ、ＭＢヘデータを送る。この時はＭＡ、Ｍ
Ｂにそのままデータを書込む。

ただしＭＢの最終番地にはＭＡのトップ番地のデータと
同じものを入れておく。

次に第６図に示すようにＭＢから１ワードをＲ１に移し
てＭＡのデータとＲ１の出力とをＸＯＲを通してＯチェ
ッカに繋ぐ。

ここで合致した場合には、フラグＦ２をセットする。Ｍ
Ａから１ワード読出すごとに０２は１減する。

これを繰返すがＭＡの終りはＣ２がＯになった事でわか
る。この時Ｆ２がセットしていればＭＡとどこがで合致
していた事になるので、ＭＢの当該番地に全ビットＯを
書込む。セットしてなければＲ２のデータすなわちＭＢ
の当該番地にあったデータを書込む。その後Ｃ１を１減
じ、Ｆ２をセットし、ＭＡＣＡの値を０２に移し、ＭＡ
ＣＡをリセットする。

以上の事を繰返しＣ＋　＝Ｏになった時に検索は終るが
、結果を送出するためにＣ１にＭＡＣＢの値を入れる。

ＭＢの送出に際しては単純検索時と同様にＲ１に全ビッ
トを入れ、最初に全ビットＯのデータが出た所に全１ビ
ツトを書込み、次は最初に全ビットＯが出た番地の値を
書き、同様のことを続け、最終番地には必ず１つ前にＯ
が出た番地を書きながら送出する。

これによってＣＰＵは容易に照合結果がわかる。

なお本実施例では、使用するメモリの速度と主メモリの
速度には触れていないが、回路が簡単である上、メモリ
はＣＰＵの主メモリより小ざくて良いことから、高速の
メモリを使用すればＣＰｔＪの主メモリの２倍の速度で
動作させることも可能である。

すなわち主メモリから１つのデータが来る時間内にリー
ドとライトの両方を行なうことができる。

主メモリからデータが送られてくると、本装置内のメモ
リはリードを実行して別のレジスタＲ２に入れ、前述の
ＸＯＲの一方の入力として照合に使う。

そしてライトサイクルに変ると、今リードされた番地に
加工済のデータが入れられるので、メモリが最高速でデ
ータ送っても、送り終ったときには最終パターンが出来
上っている。したがって直ぐに主メモリに結果を返送す
ることができ、主メモリや、メモリバスを最も有効に利
用することができる。

なお本実施例において、本装置内のメイン、サブ両メモ
リのカウンタに桁数制限回路を入れたのは、ポインタ同
志の検索時には、数が相当少くなっていると思われるの
で、メインおよびサブメモリの有効部分のみを検索に使
って時Ｐ４節約をするためである。

また本装置内にメインメモリとサブメモリとを置いて説
明したが、ポインタ同志の照合の場合はデータが少なく
なっているので、メインメモリを２つに分けて別のアド
レスカウンタで制御できるような切換回路を入れておけ
ばメモリは１つで済む。

［発明の効果］ 以上説明したように本発明によれば、メモリとわずかな
回路で高速にかつＣＰＵのプログラム負担を減らしシス
テムの利用度を大いに向上させることができる。

そして数千、致方のポインタの間で照合するような場合
、ＣＰＵのプログラムの負担軽減効果は莫大である。

【図面の簡単な説明】

第１図は本発明の一実施例システムの構成を示すブロッ
ク図、第２図は同システムを計算機と繋いだ状態を示す
ブロック図、第３図は通常検索時における動作を表わす
流れ図、第４図は通常検索して得た結果をＣＰＵに返送
する動作を示す流れ図、第５図は複数系統の検索で得ら
れたポインタ一群同志の照合をするために、メインメモ
リとサブメモリにデータを入れる時の動作を示す流れ図
、第６図は第５図の動作で準備されたポインタ同志の照
合時における動作を示す流れ図、第７図は第６図の照合
で得た結果をＣＰＵに返送するときの動作を示す流れ図
である。 ＭＡ・・・・・・メインメモリ ＭＢ・・・・・・サブメモリ ＭＡＣＡ、ＭＡＣＢ・・・メモリアドレスカウンタＲ１
、Ｒ２・・・・・・レジスタ Ｃ＋　、Ｃ２・・・・・・繰返しカウンタＦ＋　、Ｆ２
・・・・・・フラグ ＣＫ・・・・・・クロック発生回路 ＳＮ・・・・・・同期回路

Claims (1)

【特許請求の範囲】
1. （１）制御装置から検索キー、被検索データ、この被検
   索データの数を示すデータ、１個の被検索データに対し
   て何桁の照合を行うかを示すデータを受取り、排他的論
   理和回路（以下ＸＯＲ回路と称する）および論理和回路
   （以下ＯＲ回路と称する）を通して前記検索キーと前記
   被検索キーとを照合し、所定のメモリに書込まれていた
   データとの論理和をとつて前記メモリに記憶させ、前記
   検索キーが長いときは前記検索キーおよびこの検索キー
   と同じ長さに分割された被検索データを受取って前記メ
   モリに書き込み、２回目のデータを前記メモリに入れる
   時は前記ＸＯＲ回路を通した後で前回前記メモリに入れ
   た結果とともに前記ＯＲ回路を通して前記メモリに書き
   込み、照合結果を前記制御装置に送り返す際に、一致が
   とれたデータが入っていた番地の最初のものに終りを示
   すマークを入れ、２番目のものに１番目の番地を入れ、
   ｎ（ｎは３以上の整数）番目のものにｎ−１番目の番地
   を入れ、最終番地には必ず一致がとれるデータを入れて
   おくようにしたことを特徴とするデータ検索システム。