JPS63289647A - プロダクシヨンシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロダクションシステムに関するものである。

〔従来の技術〕

プロダクションシステムはコンピューターに知識情報処
理をさせるための一つの手法である。

従来の技術の場合のプロダクションシステムの構成、お
よびその動作を第４図に基づき簡単に説明する。

図中の番号１９は制御機能により制御されるプログクシ
−１フシステム全体を模式的に示す。また２０はシステ
ムの制御情報等を記ｔａするワーキングメモリー機能を
、　また２１は一般的には「もし〜ならば〜を実行せよ
。」と言う形で表現されるルールメモリー機能を表す。

また２２はワーキングメモリー中のデータと、ルールメ
モリー中のルールから実行可能なルールの集合（以下こ
の集合を競合集合と書く。）を作成する競合集合生成機
能を表す。２３はその競合集合中から実行すべき唯一の
ルールを選択する競合解消機能を表す。

２４は、その選択されたルールを現実に実行するルール
実行機能を表す。また２５はマン・マシンインターフェ
イス機能を表す。　　２２．２３．２４．２５は一括し
て推論工／ジンと呼ばれる。

このシステムの動作は一般にｒ認ｍ　−実行サイクル」
と呼ばれるものを通して行なわれる。具体的にはこれは
次の四つの動作の繰返しである。

１）　ワーキングメモリー中の個々の内容（以下これを
ＷＭＥと古く。）とルールとを照合し、　実行可能なル
ールとＷ　Ｍ　ＥＱ組の集合（競合集合）を作成する。

２）Ｑ！合集合の中から実際に実行すべきルールとＷＭ
ＥＱ組を選択する。（以下この動作を競合解消と古く。

） ３）　２）で選択されたルールの実行部を実行する。

４）　１）へ戻る。

この繰返しは１）の競合集合が空になるか、あるいは３
）において陽に停止命令があるまで繰り返される。

この繰返しの内、システムの実行効率に最も影ワを与え
るのは競合集合を作成する部分である。

なんの工夫もなされない場合は、　全実行時間の８．９
割がこのために消費される。

この部分がそのように大量の時間を消費するのは、つま
りルールの条件節とＷＭＥとの照合操作に時間がかかる
と言う事である。

今単純にこの照合を行うとしてそのために必要とされる
全時間Ｔは、ルールの数をＲ１ルール中の平均条件節の
数をＣ，ＷＭＥの数をＷ１一つのＷ　Ｍ　Ｅと一つの条
件節の平均照合時間をＥとすれば、 Ｔ＝ＲＩＣ本Ｗ＊Ｅ で与えられる。

この時間Ｔを短縮するために幾つかの高速化手法が用い
られている。

例えば、ＲＥＴＥアルゴリズムは条件節やＷＭＥの冗長
性や類似性に注目し、照合動作の回数を減少させる。

しかし、システムが複雑、巨大化するとともにこれらの
アルゴリズムの有効性も実用的な意味において減少して
しまう。

〔発明が解決しようとする問題点〕

本発明が解決しようとする問題点は、従前のプロダクシ
ョンシステムにおいて競合集合の作成に多大な時間が消
費され、それがプロダクションシステムの実行効率を低
下させてしまうと言う事であり、またその目的とする事
は、より効率良（動作し、かつ種々の大きさのシステム
に適応でき、また拡張が容易であり、またマイクロプロ
セッサ等のハードウェアにもより適合するプロダクショ
ンシステムを実現するものである。

〔問題点を解決するための手段〕

本発明は Ａ）　少なくとも ａ）　ルールメモリー機能 ｂ）　競合集合生成機能 Ｃ）　競合解消機能 ｄ）　少なくとも二組の入出力機能 ｅ）　上記ａ）からｄ）までの機能を制御する動作制御
機能 を待った複数のスレーブプロセッサエレメントをその構
成中に含み、 Ｂ）　かつ、少なくとも ｆ）　ルールメモリー機能 ｇ）　ワーキングメモリー機能 ｈ）　ルール実行機１ノヒ ｉ）　少なくとも−組の入出力機能 ｊ）　上記ｆ）からｉ）までの機能の動作を制御する動
作制御機能 を待ったマスタープロセッサをその構成中に自み、 Ｃ）　かつ、Ａ）のスレーブプロセッサエレメントの少
なくとも一組の入出力がスレーブプロセッサエレメント
間に直列に接続されており、Ｄ）　かつ、Ａ）のスレー
ブプロセッサエレメントの少なくとも一組の入出力と、
Ｂ）のマスタープロセッサの、少なくとも一組の入出力
が共通のデータバスに接続されている事を特徴とするプ
ロダクションシステムである。

〔実施例〕

以下に本発明の一実施例を模式的に示した＠１図、第２
図、第３図に基づき、本発明の詳細な説明する。

第１図は本発明によるプロダクションシステムの概念図
である。図中番号１はスレーブプロセッサ群を、２はマ
スタープロセッサを、　３は共通デー９バスを、４はス
レーブプロセッサ間に直列に接続された制御線をそれぞ
れ示す。

第２図はスレーブプロセッサの機能の概念図である。図
中番号５はスレーブプロセッサの制御機能により制御さ
れるスレーブプロセッサの機能の範囲を示し、６は制御
入力信号を、７は１り迎入出力、競合解消機能を示し、
８は制御出力信号を示し、９はルールメモリー機能を示
し、１０は競合集合生成機能を示し、１１は共通データ
バスとの一間での入出力機能を示し、１２共通データバ
スとの間での入出力データを示す。

第３図はマスタープロセッサの機１ｆこの概念図である
。図中番号１３はマスタープロセッサの制御機１１級に
より制御されるマス、タープロセッサの機能の範囲を示
し、１４は共通データバスとの間での入出力データを示
し、１５は共通データバスどの間での入出力機能を示し
、１６はルールメモリー機能を示し、１７はルール実行
機能を示し、１８はワーキングメモリー機能を示す。

これらの図に基づいて、　本発明の一実施例であるこの
模式的なプロダクションシステムの動作を、各動作ステ
ップを追って詳細に説明する。

１、まずマスタープロセッサに、全ルールと全ワーキン
グメモリーの初期値を与える。

２、マスタープロセッサはその全ルールを共通データバ
スを介して全スレーブプロセッサへ均等に割り当てる。

　ここで均等であると言うのは、単に同数のルールをそ
れぞれに割り半てると言う事ではなく、ルールの複雑さ
等も考慮して負荷が均等になるように割り当てると言う
事である。

３、マスタープロセッサは与えられたＷＭＥをその順番
を識別する識別子（以下これをタイムタグと書く。）の
大きい順番に共通データバスに出力する。

４、スレーブプロセッサは共通データバス上のＷＭＥを
読み込み、自分に割り当てられたルールの条件節に一致
するものがあるかどうか照合操作を行う。もしも一致す
ればそれを自分の競合集合生成機能の中へ古き込む。

５、スレーブプロセッサはもしも４で一致するものがあ
ればその由の信号をスレーブプロセッサ間に直列に接続
された制御線に出力する。ここであるスレーブプロセッ
サにおいて、その割り当てられたルールの条件節に一致
するものかなく、かつ他のスレーブプロセッサにおいて
は一致するものがあると言う信号がル１８線上にあるな
らば、このスレーブプロセッサは次の認識ループがυｎ
始されるまでその動作を停止する。

また、他の全てのスレーブプロセッサが一致信号をル制
御、線上に出力せず、かつ自分だけが一５致しており、
かつ条件節が全て満たされているルールある場合はその
由の信号を共通データバスを介してマスタープロセッサ
へ出力する。

６、マスタープロセッサはタイムタグの大きい順番に順
次〜ＶＭＥを共通データバスへ出力し、ワーキングメモ
リーが空になるか、あるいはＳの一致信号がスレーブプ
ロセッサから共通データバスへ出力されるまで４．５．
６のループを繰り返す。

７．もしもワーキングメモリーが空になるまでに一致信
号かスレーブプロセッサから得られなければ、これは一
致するルールが無い、つまり競合集合が空であると言う
事であり、システムは停止する。

８、もしもスレーブプロセッサから一致信号が共通デー
タバスへ出力されれば、マスタープロセッサは４．５．
６のループを中止し、その信号を出力したスレーブプロ
セッサからそのルールとタイムタグの情報を読み込む。

９、マスタープロセッサは８の情報に基づき、そのルー
ルを実行する。

１０、マスタープロセッサは９の実行結果に基づき、更
新されたＷ　ＮＩ　Ｅの情報のみについて４へ戻る。

以上に説明したように、本発明によるプロダクシヨンシ
ステムにおいては従来のプロダクションシステムのよう
にルールやＷＭＥがシステム中に静的に配置される事は
ない。むしろそれらか動的ニジステムの中を循環するこ
とによりシステムの負荷が分散され、　効率的に推論が
実行されて行（。

〔発明の効菜〕

以上に説明してきたように、本発明によれば従来のプロ
ダクションシステムにおいて問題であった競合集合の作
成に要する大量の照合原作が各スレーブプロセッサに分
散され、かつそれが直列、並列に実行される。そのため
従来のシステムに比軒して非常に高効率のシステムを実
現する事ができる。

また、各スレーブプロセッサの機能は全て同等であるた
め、それらをマイクロプロセッサ等を用いて容易に、か
つ大量に作製する事ができる。

また、本システムの動作において、スレーブプロセッサ
の数の増減は本質的には全く影唇を与えない。従って、
システムの大きさやその能力に応じてスレーブプロセッ
サの数と言う形でもって、容易にプロダクションシステ
ムの規模を変更し得る。

このように本発明によるプロダクションシステムは、従
来のシステムに比較して非常に高効率であり、また柔軟
な拡張性に富み、またマイクロプロセッサ等のハードウ
ェアとの適合性も高いものである。

【図面の簡単な説明】

第１図は本発明によるプログクシ９ンシステムの概念図
である。　図中番号１はスレーブプロセッサ群を、２は
マスタープロセッサを、３は共通データバスを、４はス
レーブプロセッサ間に直列に接続された制御線をそれぞ
れ示す。 第２図はスレーブプロセッサの機能の概念図である。図
中番号５はスレーブプロセッサの制御機能により制御さ
れるスレーブプロセッサの機能の範囲を示し、６は制御
入力信号を、７は制御入出力、競合解消機能を、８は制
御出力信号を、９はルールメモリー機能を、１０は競合
集合生成機能を、１１は共通データバスとの間での入出
力機能を、１２共通データバスとの間での入出力データ
をそれぞれ示す。 第３図はマスタープロセッサのａ能の概念図である。図
中番号１３はマスタープロセッサの制御機能により制御
されるマスタープロセッサの機能の範囲を示し、１４は
共通データバスとの間での入出力データを、１５は共通
データバスとの間での入出力機能を、１６はルールメモ
リー機能を、１７はルール実行機能を、１８はワーキン
グメモリー機能をそれぞれ示す。 第４図は従来のプロダクションシステムの概念図である
。図中の番号１９は制御機能により制御されるプロダク
ションシステム全体を模式的に示す。　また２０はワー
キングメモリー機能を、また２１はルールメモリー機能
を、また２２は競合集合生成機能を、２３は競合解消機
能を、２４はルール実行機能を、また２５はマン・マシ
ンインターフェイス機能をそれぞれ示す。 以　　上 出願人　セイコーエプソン株式会社 代理人　弁理士　最　上　　務　他１名第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 Ａ）少なくとも ａ）ルールメモリー機能、 ｂ）競合集合生成機能、 ｃ）競合解消機能、 ｄ）少なくとも二組の入出力機能 ｅ）上記ａ）からｄ）の機能を制御する動 作制御機能 を持った複数のスレーブプロセッサエレメントをその構
   成中に含み、 Ｂ）かつ、少なくとも ｆ）ルールメモリー機能 ｇ）ワーキングメモリー機能 ｈ）ルール実行機能 ｉ）少なくとも一組の入出力機能 ｊ）上記ｆ）からｉ）までの機能を制御す る動作制御機能 を持ったマスタープロセッサをその構成中に含み、 Ｃ）かつ、Ａのスレーブプロセッサエレメントの少なく
   とも一組の入出力がスレーブプロセッサエレメント間に
   直列に接続されており、 Ｄ）かつ、Ａ）のスレーブプロセッサエレメントの少な
   くとも一組の入出力と、Ｂ）のマスタープロセッサの少
   なくとも一組の入出力が共通のデータバスに接続されて
   いる事を特徴とするプロダクションシステム。