JPS6328362B2 - - Google Patents
Info
- Publication number
- JPS6328362B2 JPS6328362B2 JP56090261A JP9026181A JPS6328362B2 JP S6328362 B2 JPS6328362 B2 JP S6328362B2 JP 56090261 A JP56090261 A JP 56090261A JP 9026181 A JP9026181 A JP 9026181A JP S6328362 B2 JPS6328362 B2 JP S6328362B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- output device
- amplifier
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅器の出力装置の許容最大定格を超
えたかどうかを決定するための方法および装置、
ならびに過負荷の場合にその出力装置を保護する
ための手段に関するものである。本発明では、四
段可変アナログまたはデジタル積算手段と、前記
出力装置における瞬時電圧、その装置を流れる電
流およびその装置の動作温度を得るための手段
と、過負荷が生じた場合に前記増幅器を非動作状
態にする手段とが設けられる。さらに、他の能動
装置、センサー要素、リレー、電子的および電気
的受動部品も用いられる。
えたかどうかを決定するための方法および装置、
ならびに過負荷の場合にその出力装置を保護する
ための手段に関するものである。本発明では、四
段可変アナログまたはデジタル積算手段と、前記
出力装置における瞬時電圧、その装置を流れる電
流およびその装置の動作温度を得るための手段
と、過負荷が生じた場合に前記増幅器を非動作状
態にする手段とが設けられる。さらに、他の能動
装置、センサー要素、リレー、電子的および電気
的受動部品も用いられる。
現在最も進歩した装置では、出力装置の瞬時負
荷は第1図に示されているようにブリツジ回路を
用いてかつ次のごとき動作によつて決定されてい
る。
荷は第1図に示されているようにブリツジ回路を
用いてかつ次のごとき動作によつて決定されてい
る。
出力トランジスタT1およびT2はそれらのエミ
ツタ電位として負荷Lの両端間における瞬時電圧
を有する。エミツタ抵抗R1およびR2のうちのい
ずれか一方の両端間には瞬時出力電流に比例した
電圧が生ずる。出力電圧と出力電流との重みをつ
けられた和は感知用トランジスタT3により抵抗
R3〜R6およびダイオードD1〜D2を介して感知さ
れる。抵抗R7およびコンデンサCは、存続期間
の短い外乱を波し、かつ前記出力トランジスタ
T1およびT2に対して許容される時定数に従つて
感知に重みをつけるための積分回路を構成する。
トランジスタT3のコレクタは保護回路をトリガ
ーするために用いられる出力電流を生じ、それに
より、予め定められたレベルに達した場合に増幅
器を非動作状態にする。
ツタ電位として負荷Lの両端間における瞬時電圧
を有する。エミツタ抵抗R1およびR2のうちのい
ずれか一方の両端間には瞬時出力電流に比例した
電圧が生ずる。出力電圧と出力電流との重みをつ
けられた和は感知用トランジスタT3により抵抗
R3〜R6およびダイオードD1〜D2を介して感知さ
れる。抵抗R7およびコンデンサCは、存続期間
の短い外乱を波し、かつ前記出力トランジスタ
T1およびT2に対して許容される時定数に従つて
感知に重みをつけるための積分回路を構成する。
トランジスタT3のコレクタは保護回路をトリガ
ーするために用いられる出力電流を生じ、それに
より、予め定められたレベルに達した場合に増幅
器を非動作状態にする。
しかしながら、この回路には次のような難点が
ある。
ある。
1 保護がトリガーされるべきか否かを決定する
ために用いられる信号は出力電圧と出力電流と
の和に比例するが、前記出力トランジスタが破
壊される可能性は出力電流と各出力装置の両端
間における電圧との積に比例するから、この種
の回路における保護基準は非常に不正確であつ
て、誤まつた前提にもとづくものである。
ために用いられる信号は出力電圧と出力電流と
の和に比例するが、前記出力トランジスタが破
壊される可能性は出力電流と各出力装置の両端
間における電圧との積に比例するから、この種
の回路における保護基準は非常に不正確であつ
て、誤まつた前提にもとづくものである。
2 前記出力装置の温度が通常それらの破壊に対
して非常に大きく影響するが、第1図のような
回路ではその温度が考慮されていない。
して非常に大きく影響するが、第1図のような
回路ではその温度が考慮されていない。
それがため、上述の出力装置では、それの基本
的性質に従つて保護回路が動作する場合に許容さ
れるものよりも3〜10倍も大きい負荷を処理でき
るようにする必要がある。
的性質に従つて保護回路が動作する場合に許容さ
れるものよりも3〜10倍も大きい負荷を処理でき
るようにする必要がある。
従つて、本発明は上述のごとき制限を回避し、
出力装置の物理的特性に親密に対応した保護信号
を発生せしめるようにするものである。
出力装置の物理的特性に親密に対応した保護信号
を発生せしめるようにするものである。
以下図面を参照して本発明の実施例につき説明
しよう。
しよう。
以下の説明では、半導体装置、特にバイポー
ラ・トランジスタを用いるが、本発明は電界効果
型トランジスタや、真空管、流体弁等のような他
の装置を用いる場合にも同様に適用しうるもので
あることが理解されるであろう。
ラ・トランジスタを用いるが、本発明は電界効果
型トランジスタや、真空管、流体弁等のような他
の装置を用いる場合にも同様に適用しうるもので
あることが理解されるであろう。
第2図において、保護回路は増幅器A1および
A2と、電流源B1およびB2と、二段可変掛算器M1
およびM2と、整流用ダイオードD1およびD2と、
熱センサーTと、時定数RCと、比較器CRとで構
成されている。
A2と、電流源B1およびB2と、二段可変掛算器M1
およびM2と、整流用ダイオードD1およびD2と、
熱センサーTと、時定数RCと、比較器CRとで構
成されている。
上記の回路は保護されるべき増幅器の電源電圧
+Vおよび−Wに接続され、その増幅器の出力信
号は上記回路の入力Xに供給される。差動増幅器
A1およびA2はそれらの出力信号としてそれらの
ピン3に、前記電源電圧と前記出力電圧との差を
生じ、それらの信号は保護されるべき増幅器の出
力装置における電圧に対応する。
+Vおよび−Wに接続され、その増幅器の出力信
号は上記回路の入力Xに供給される。差動増幅器
A1およびA2はそれらの出力信号としてそれらの
ピン3に、前記電源電圧と前記出力電圧との差を
生じ、それらの信号は保護されるべき増幅器の出
力装置における電圧に対応する。
電流源B1およびB2は供給電流を感知し、それ
に比例した電流を出力端子6に発生する。
に比例した電流を出力端子6に発生する。
二段可変二象限掛算器M1およびM2はA1および
B1の出力信号ならびにA2およびB2の出力信号を
それぞれ掛算する。従つてそれらの掛算器の端子
9における出力信号は前記保護されるべき増幅器
の前記出力装置における瞬時電力消失に比例す
る。
B1の出力信号ならびにA2およびB2の出力信号を
それぞれ掛算する。従つてそれらの掛算器の端子
9における出力信号は前記保護されるべき増幅器
の前記出力装置における瞬時電力消失に比例す
る。
前記出力装置が同一のものである場合には、そ
れらのうちのいずれかが破損されるおそれがある
かどうかを検知するだけで十分である。従つて、
半導体ダイオードD1およびD2は前記掛算器の出
力信号のうちの大きい方を選択するために用いら
れる。そのように選択された出力信号は、例えば
負温度係数抵抗で構成され、保護されるべき前記
出力装置に対して良好な温度接触をもつて装着さ
れた熱センサーTに供給される。この熱センサー
Tの目的はピン10における前記出力信号に重み
をつけ、すなわち掛算をしてそれが保護されるべ
き前記出力装置の熱的デイレーテイング特性
(thermal derating characteristics)に対して逆
関係となるようにする。このことは、前記出力装
置が冷く従つてそれらの過負荷裕度が高い場合
に、前記熱センサーTが大きい減衰を有し、他
方、前記出力装置が熱い場合には、前記掛算され
た信号に対して小さい減衰を有することを意味す
る。
れらのうちのいずれかが破損されるおそれがある
かどうかを検知するだけで十分である。従つて、
半導体ダイオードD1およびD2は前記掛算器の出
力信号のうちの大きい方を選択するために用いら
れる。そのように選択された出力信号は、例えば
負温度係数抵抗で構成され、保護されるべき前記
出力装置に対して良好な温度接触をもつて装着さ
れた熱センサーTに供給される。この熱センサー
Tの目的はピン10における前記出力信号に重み
をつけ、すなわち掛算をしてそれが保護されるべ
き前記出力装置の熱的デイレーテイング特性
(thermal derating characteristics)に対して逆
関係となるようにする。このことは、前記出力装
置が冷く従つてそれらの過負荷裕度が高い場合
に、前記熱センサーTが大きい減衰を有し、他
方、前記出力装置が熱い場合には、前記掛算され
た信号に対して小さい減衰を有することを意味す
る。
前記掛算された信号の時間デイレーテイングは
積分時定数RCをもつて実施される。このデイレ
ーテイングは、前記出力装置が大きい電力消失ピ
ークに耐えうるが、それよりもはるかに小さい値
の消失であつてもそれが接続するとその出力装置
を著しく破損することになりうるという物理的事
実に基づく。
積分時定数RCをもつて実施される。このデイレ
ーテイングは、前記出力装置が大きい電力消失ピ
ークに耐えうるが、それよりもはるかに小さい値
の消失であつてもそれが接続するとその出力装置
を著しく破損することになりうるという物理的事
実に基づく。
前記掛算されかつ熱的、時間的に重みをつけら
れた信号が電圧比較器CRに供給され、その比較
器は他の入力として保護基準電圧Yを有する。前
記比較器の出力Z(ピン14)における出力信号
は、ピン13における入力がピン12における前
記基準電圧よりも小さければ、ゼロであり、その
逆であれば大きい値となる。Yにおける前記基準
電圧は、保護されるべき前記出力装置の許容ピー
ク電力消失に正確に対応するように調節されるこ
とができ、他方、前記時間的および熱的重みづけ
回路の特性は前記出力装置の物理的特性に正確に
合致するようになされうる。
れた信号が電圧比較器CRに供給され、その比較
器は他の入力として保護基準電圧Yを有する。前
記比較器の出力Z(ピン14)における出力信号
は、ピン13における入力がピン12における前
記基準電圧よりも小さければ、ゼロであり、その
逆であれば大きい値となる。Yにおける前記基準
電圧は、保護されるべき前記出力装置の許容ピー
ク電力消失に正確に対応するように調節されるこ
とができ、他方、前記時間的および熱的重みづけ
回路の特性は前記出力装置の物理的特性に正確に
合致するようになされうる。
前記比較器CRの前記出力Zは、保護されるべ
き前記増幅器を非動作状態にし、またはそれの入
力信号を切り離し、あるいは例えば電気的リレー
によつて出力回路を開放し、もしくは電源電圧を
切り離す回路をトリガーするために用いられる。
増幅器を非動作状態にする方法および手段は無数
にあり、かつそのように非動作状態となすことが
行なわれる原理は保護回路とは関係がないから、
それらについてはこれ以上説明しない。
き前記増幅器を非動作状態にし、またはそれの入
力信号を切り離し、あるいは例えば電気的リレー
によつて出力回路を開放し、もしくは電源電圧を
切り離す回路をトリガーするために用いられる。
増幅器を非動作状態にする方法および手段は無数
にあり、かつそのように非動作状態となすことが
行なわれる原理は保護回路とは関係がないから、
それらについてはこれ以上説明しない。
本発明の精神および新規な概念の範囲から逸脱
することなしに変形変更が可能であることが理解
されるであろう。
することなしに変形変更が可能であることが理解
されるであろう。
多くの変形変更のうちの幾つかにつき第2図を
参照して説明しよう。
参照して説明しよう。
共通の保護回路を用いた多数の増幅器の場合
には、各増幅器につき第2図におけるピン11
までに対してだけ保護部品を2個設ければ十分
である。
には、各増幅器につき第2図におけるピン11
までに対してだけ保護部品を2個設ければ十分
である。
保護されるべき増幅器に多数の出力装置が用
いられる場合には、前記掛算器のスケール係数
を変更すること以外には修正は必要とされな
い。
いられる場合には、前記掛算器のスケール係数
を変更すること以外には修正は必要とされな
い。
保護されるべき増幅器に非対称出力装置構造
が用いられる場合には、そのことは、増幅器
A1およびA2または電流源B1およびB2が異なる
利得を有するように設計することによつて考慮
される。
が用いられる場合には、そのことは、増幅器
A1およびA2または電流源B1およびB2が異なる
利得を有するように設計することによつて考慮
される。
二段可変掛算器M1およびM2のかわりに、多
段可変掛算器を用い、それらの多段可変掛算器
に対する付加的な入力として前記熱的および時
間的デイレーテイング信号を印加するようにし
てもよい。
段可変掛算器を用い、それらの多段可変掛算器
に対する付加的な入力として前記熱的および時
間的デイレーテイング信号を印加するようにし
てもよい。
保護基準電圧Yを一定にするかわりに、増幅
されるべき信号の形式または組成に依存して、
あるいは保護されるべき増幅器の負荷の特性に
依存して可変となしてもよく、そうすると増幅
器の設計をより経済的なものとすることができ
る。
されるべき信号の形式または組成に依存して、
あるいは保護されるべき増幅器の負荷の特性に
依存して可変となしてもよく、そうすると増幅
器の設計をより経済的なものとすることができ
る。
第3図は本発明の実施例のうちの1つを示して
おり、これの基本的な機能は第2図に示されたも
のと同様である。
おり、これの基本的な機能は第2図に示されたも
のと同様である。
増幅器A1およびA2は市販されているLM324の
ような標準的な演算増幅器である。抵抗R1〜R8
は電源電圧+Vおよび−Wと出力電圧Xを前記演
算増幅器にとつて許容しうるレベルまで減衰せし
める。それらの抵抗R1〜R8は、A1およびA2の端
子3における出力信号が保護されるべき出力トラ
ンジスタT1およびT2における電圧に比例するよ
うな大きさとなされる。
ような標準的な演算増幅器である。抵抗R1〜R8
は電源電圧+Vおよび−Wと出力電圧Xを前記演
算増幅器にとつて許容しうるレベルまで減衰せし
める。それらの抵抗R1〜R8は、A1およびA2の端
子3における出力信号が保護されるべき出力トラ
ンジスタT1およびT2における電圧に比例するよ
うな大きさとなされる。
トランジスタT1およびT2を流れる電流は小さ
い抵抗R11およびR12の両端間に電圧降下を生ぜ
しめる。これらの電圧降下は、バイポーラ・トラ
ンジスタT3およびT4、半導体ダイオードD3〜
D6、および抵抗R13〜R17を含む回路によつて増
幅され、そして抵抗R15およびR16の両端間の対
応する電圧に変換される。この回路において、半
導体ダイオードD3およびD4は前記トランジスタ
T3およびT4のベース・エミツタ接合間の電圧降
下を補償し、半導体ダイオードD5およびD6は、
抵抗R11およびR12を流れる電流がそれらのダイ
オードD5およびD6を導通せしめるような大きさ
であれば、前記抵抗R15およびR16における電圧
に急激な増加を生ぜしめる。この作用は、出力ト
ランジスタT1およびT2を流れうる最大電流に対
する限界を確立する。
い抵抗R11およびR12の両端間に電圧降下を生ぜ
しめる。これらの電圧降下は、バイポーラ・トラ
ンジスタT3およびT4、半導体ダイオードD3〜
D6、および抵抗R13〜R17を含む回路によつて増
幅され、そして抵抗R15およびR16の両端間の対
応する電圧に変換される。この回路において、半
導体ダイオードD3およびD4は前記トランジスタ
T3およびT4のベース・エミツタ接合間の電圧降
下を補償し、半導体ダイオードD5およびD6は、
抵抗R11およびR12を流れる電流がそれらのダイ
オードD5およびD6を導通せしめるような大きさ
であれば、前記抵抗R15およびR16における電圧
に急激な増加を生ぜしめる。この作用は、出力ト
ランジスタT1およびT2を流れうる最大電流に対
する限界を確立する。
演算トランスコンダクタンス増幅器CA3060の
ような四象限掛算器が掛算器M1およびM2として
用いられ、出力装置T1およびT2の電圧と電流の
積が抵抗R18およびR19の両端間に現われる。
ような四象限掛算器が掛算器M1およびM2として
用いられ、出力装置T1およびT2の電圧と電流の
積が抵抗R18およびR19の両端間に現われる。
半導体ダイオードD1およびD2は前記積のうち
の大きい方を選択し、その選択された積が負温度
係数抵抗R20およびR21によつて形成された回路
でもつて熱的に重みをつけられ、かつ時定数
R21C2でもつて時間的に重みをつけられる。その
結果得られた信号は、市販されている比較器回路
のうちの任意のものでありうる比較器CRでもつ
て感知される。この比較器はその信号を、ポテン
シヨメータPで設定された保護閾値電圧と比較す
る。
の大きい方を選択し、その選択された積が負温度
係数抵抗R20およびR21によつて形成された回路
でもつて熱的に重みをつけられ、かつ時定数
R21C2でもつて時間的に重みをつけられる。その
結果得られた信号は、市販されている比較器回路
のうちの任意のものでありうる比較器CRでもつ
て感知される。この比較器はその信号を、ポテン
シヨメータPで設定された保護閾値電圧と比較す
る。
第4図は出力トランジスタの安全動作領域
(SOA)の典型的なプロツトを示している。これ
らのプロツトはすべての出力装置につきメーカー
から発表されている。このプロツトはトランジス
タの電圧VCEとICの最大許容組合せを、電流パル
スの存続期間tPをパラメータとして、示してい
る。
(SOA)の典型的なプロツトを示している。これ
らのプロツトはすべての出力装置につきメーカー
から発表されている。このプロツトはトランジス
タの電圧VCEとICの最大許容組合せを、電流パル
スの存続期間tPをパラメータとして、示してい
る。
第3図の回路は、第4図によつて特徴づけられ
た出力装置を保護すべく次のごとく設計されかつ
調節される。
た出力装置を保護すべく次のごとく設計されかつ
調節される。
抵抗R11およびR12は、第4図に示された最
大許容電流ICnaxを超えた場合にダイオードD5
およびD6の導通を開始させるような大きさと
されている。これによつて、出力トランジスタ
T1およびT2の両端間電圧に関係なく、上述し
た保護回路をトリガーさせ、従つて、保護特性
は第4図における領域Aに対応する。
大許容電流ICnaxを超えた場合にダイオードD5
およびD6の導通を開始させるような大きさと
されている。これによつて、出力トランジスタ
T1およびT2の両端間電圧に関係なく、上述し
た保護回路をトリガーさせ、従つて、保護特性
は第4図における領域Aに対応する。
第4図の領域Bは、直線近似Bを超えた場合
に保護回路がトリガーするように抵抗R1〜R10
およびR13〜R16の大きさを選定することによ
つて得られる。
に保護回路がトリガーするように抵抗R1〜R10
およびR13〜R16の大きさを選定することによ
つて得られる。
半導体ツエナー効果ダイオードD7およびD8
の破壊電圧は、出力トランジスタT1およびT2
の最大コレクタ・エミツタ間電圧VCEを超えた
場合にそれらのダイオードを導通せしめるよう
に選定される。これが第4図の領域Cに相当す
る。
の破壊電圧は、出力トランジスタT1およびT2
の最大コレクタ・エミツタ間電圧VCEを超えた
場合にそれらのダイオードを導通せしめるよう
に選定される。これが第4図の領域Cに相当す
る。
時定数R21C2は、存続期間のより短い種々の
電力消失につき第4図に示されている時間的デ
イレーテイングに相当するような大きさとなさ
れる。
電力消失につき第4図に示されている時間的デ
イレーテイングに相当するような大きさとなさ
れる。
負温度係数抵抗R20は前記出力トランジスタ
T1およびT2につきメーカーが推奨している温
度デイレーテイングに従うような大きさとなさ
れている。
T1およびT2につきメーカーが推奨している温
度デイレーテイングに従うような大きさとなさ
れている。
第3図の保護回路の種々の部品は任意の型式の
出力装置を保護するように同様にして設計されか
つ大きさを選定されうるものであることを理解す
べきである。
出力装置を保護するように同様にして設計されか
つ大きさを選定されうるものであることを理解す
べきである。
第1図は従来の保護回路を示す図、第2図は本
発明の一実施例を示す概略回路図、第3図は第2
図の回路をさらに詳細に示す図、第4図はバイポ
ーラ出力装置の許容最大定格仕様に対して上記回
路を調節する態様を例示する図である。
発明の一実施例を示す概略回路図、第3図は第2
図の回路をさらに詳細に示す図、第4図はバイポ
ーラ出力装置の許容最大定格仕様に対して上記回
路を調節する態様を例示する図である。
Claims (1)
- 【特許請求の範囲】 1 過剰な電力消失から増幅器の出力装置を保護
する装置であつて、前記出力装置の瞬時電圧を検
知するようになされた手段と、前記出力装置を流
れる瞬時電流を検知するようになされた手段と、
前記電圧および電流を掛算する手段と、前記掛算
された積に熱的重みをつけるための温度感知要素
を含む手段と、前記掛算された積の時間的重みづ
けをするための手段と、前記熱的および時間的に
重みをつけられた積を調節可能な保護基準と比較
する手段と、保護されるべき増幅器の信号、負荷
または電源電圧を切り離すための部材を動作せし
める手段とを具備していることを特徴とする増幅
器の出力装置を保護する装置。 2 特許請求の範囲第1項記載の装置において、
前記出力装置の端子電圧を検知するための前記手
段が該出力装置における過電圧の検知のための手
段を含んでいる前記装置。 3 特許請求の範囲第1項記載の装置において、
前記出力装置を流れる電流を検知する前記手段が
該出力装置を流れる過電流の検知のための手段を
含んでいる前記装置。 4 特許請求の範囲第1項記載の装置において、
前記保護基準が、可変保護基準となるように信号
または負荷特性あるいはそれらの両方に依存せし
められる前記装置。 5 特許請求の範囲第1項記載の装置において、
前記掛算された積のうちの2つまたはそれ以上の
うちの最も大きいものを選択して、それが前記保
護基準よりも大きい場合、前記部材を動作せしめ
て保護されるべき前記増幅器の前記信号、前記負
荷または前記電源電圧を切り離すようになされた
手段を具備している前記装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56090261A JPS57206105A (en) | 1981-06-12 | 1981-06-12 | Protecting device for output device of amplifier |
| US06/374,411 US4458284A (en) | 1981-06-12 | 1982-05-03 | Method for electrical and thermal protection of output devices of electronic amplifiers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56090261A JPS57206105A (en) | 1981-06-12 | 1981-06-12 | Protecting device for output device of amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57206105A JPS57206105A (en) | 1982-12-17 |
| JPS6328362B2 true JPS6328362B2 (ja) | 1988-06-08 |
Family
ID=13993552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56090261A Granted JPS57206105A (en) | 1981-06-12 | 1981-06-12 | Protecting device for output device of amplifier |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4458284A (ja) |
| JP (1) | JPS57206105A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2515332B2 (ja) * | 1986-05-23 | 1996-07-10 | ドイチエ・トムソン − ブラント・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | プッシュプル出力段を過負荷から保護するための回路装置 |
| DE4328968C2 (de) * | 1993-08-27 | 2001-09-20 | Eduard Schurack | Transistor-Verstärkerschaltung |
| WO2000019572A1 (en) * | 1998-09-30 | 2000-04-06 | Mackie Designs Inc. | Monitoring output power to protect a power amplifier |
| TW480815B (en) * | 2000-08-10 | 2002-03-21 | Analog Integrations Corp | Method and circuit for limiting power consumption of electronic apparatus |
| CN101592517B (zh) * | 2008-05-29 | 2011-02-23 | 上海耀华称重系统有限公司 | 一种称重传感器激励电源的保护电路 |
| JP6191592B2 (ja) * | 2014-12-25 | 2017-09-06 | オンキヨー&パイオニアテクノロジー株式会社 | 保護装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT958867B (it) * | 1972-05-15 | 1973-10-30 | Semiconduttori Spa Sgs Soc Gen | Dispositivo di protezione per un elemento di potenza di un circuito integrato |
| US3961173A (en) * | 1974-11-20 | 1976-06-01 | Varian Associates | Heat unit integrator for X-ray tubes |
| US4330809A (en) * | 1979-12-31 | 1982-05-18 | Crown International, Inc. | Thermal protection circuit for the die of a transistor |
| US4355341A (en) * | 1980-06-30 | 1982-10-19 | Rca Corporation | Power protection circuit for transistors |
-
1981
- 1981-06-12 JP JP56090261A patent/JPS57206105A/ja active Granted
-
1982
- 1982-05-03 US US06/374,411 patent/US4458284A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57206105A (en) | 1982-12-17 |
| US4458284A (en) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0686321B1 (en) | Circuit and method for extending the safe operating area of a bjt | |
| US5331291A (en) | Circuit and method for adjusting the bias of an amplifier based upon load current and operating temperature | |
| US4001649A (en) | Temperature monitoring of semiconductors | |
| US4330809A (en) | Thermal protection circuit for the die of a transistor | |
| EP0540634B1 (en) | Process control instrument with loop overcurrent circuit | |
| US4513342A (en) | Current-squared-time (i2 t) protection system | |
| US4092693A (en) | Temperature sensing protection circuit for ic power chip having thermal hysteresis characteristic | |
| US4268887A (en) | Protective system for power stage of IC amplifier | |
| US3651379A (en) | Temperature responsive circuit for protecting an electron device | |
| US3979642A (en) | Electronic protective circuit | |
| US4899098A (en) | Low voltage drop series regulator with overvoltage and overcurrent protection | |
| US3681659A (en) | Amplifier protective circuit | |
| US7061740B2 (en) | System and method for protecting an audio amplifier output stage power transistor | |
| CA1100197A (en) | Power amplifier protection circuit | |
| US2976475A (en) | Electrical signal regulator | |
| JPS6328362B2 (ja) | ||
| US3801894A (en) | Power supply with nonlinear foldback current limiter circuit | |
| US5555152A (en) | Monolithically integrated mos output-stage component having an excess-temperature protection device | |
| US4513343A (en) | Short circuit protector having fold-back trip point for solid state switching device | |
| US4623950A (en) | Protective device for a power element of an integrated circuit | |
| US5309309A (en) | Semiconductor protection against high energy transients | |
| US6927626B2 (en) | Thermal protection system for an output stage of an amplifier | |
| US5917382A (en) | Sensor of the instant power dissipated in a power transistor | |
| US4789842A (en) | Composite transistor device with over-current protection | |
| GB2103441A (en) | Alternating current motor protection system |