JPS63263844A - Code conversion circuit - Google Patents

Code conversion circuit

Info

Publication number
JPS63263844A
JPS63263844A JP62096261A JP9626187A JPS63263844A JP S63263844 A JPS63263844 A JP S63263844A JP 62096261 A JP62096261 A JP 62096261A JP 9626187 A JP9626187 A JP 9626187A JP S63263844 A JPS63263844 A JP S63263844A
Authority
JP
Japan
Prior art keywords
signal
bits
outputs
program signal
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62096261A
Other languages
Japanese (ja)
Inventor
Yoshiaki Matsumoto
松本 美明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62096261A priority Critical patent/JPS63263844A/en
Publication of JPS63263844A publication Critical patent/JPS63263844A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

PURPOSE:To transmit a program signal without generating noise and with high quality, by providing an all zero detection circuit which detects all zeros at every 8 bits corresponding to the telephone channel of the program signal converted to a PCM signal and outputs a detecting signal, and a bit inversion circuit which inverts and outputs an LSM at every 8 bits to (1) only when the detecting signal is received from the all zero detection circuit. CONSTITUTION:The all zero detection circuit 1 detects all zeros at every 8 bits equivalent to the telephone CH of a PCM-encoded program signal, and outputs the detecting signal. A code inversion circuit 2 inverts the LSB out of corresponding 3 bits to (1) only when the detecting signal is received from the all zero detection circuit 1, and outputs it to an output terminal 4, and in other cases, the program signal is outputted to the output terminal 4 as it is. Therefore, it is possible to prevent all of the 8 bits of the corresponding telephone CH from being set at zeros in the output of the code inversion circuit 2. Thereby, even when the output is inputted to a transmission equipment interfaced to the PCM firstorder group of a North American system, no all zeros are detected, and the generation of large noise can be prevent from occurring.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高品質プログラム信号コーデックに関し、特
にCCITT勧告J41あるいはJ42における瞬時圧
伸方式により符号化を行ない、 PCM 1次群、特に
北米系の1.544 Mb/s伝送路にインターフェイ
スするものに関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a high-quality program signal codec, and in particular performs encoding using the instantaneous companding method in accordance with CCITT Recommendation J41 or J42. 1.544 Mb/s transmission line.

〔従来の技術〕[Conventional technology]

CCITT勧告J41あるいはJ42によるコーデック
の出力信号のフォーマットは、第2図の様に規定されて
いる。したがって、電話チャネルにおける各ビットとの
対応を考えた時に、 Varlant AではCHn、
CHn+1.CHn+2のいずれもが、全0となる可能
性がある。また+ Mariant Bでは。
The format of the codec output signal according to CCITT Recommendation J41 or J42 is defined as shown in FIG. Therefore, when considering the correspondence with each bit in the telephone channel, in Varlant A, CHn,
CHn+1. There is a possibility that any of CHn+2 will be all 0s. Also + Mariant B.

CHn+、に相当する8ビットが全0となる可能性があ
る。北米系のPCM 1次群である1、544Mb/s
の伝送路においては、クロック抽出のため1/8以上の
密度で・ぐルスがあること、即ちデータが1であること
が要求されている。これを保証するために。
There is a possibility that the 8 bits corresponding to CHn+ are all 0s. North American PCM primary group 1,544Mb/s
In the transmission line, it is required that there be a signal at a density of ⅛ or more, that is, the data must be 1 in order to extract the clock. To guarantee this.

北米系のPCM 1次群にインターフェイスする伝送装
置では、電話チャネルに対応する各8ビットが全′0”
であった時には、その8 bitのうちシダナリングに
対する影響がなく信号の伝送に対する影響の少ない第7
ビットを強制的に1”に変換する。
In the transmission equipment that interfaces with the North American PCM primary group, each of the 8 bits corresponding to the telephone channel are all '0'.
, the 7th bit out of the 8 bits has no effect on side ringing and has less effect on signal transmission.
Force bit to 1”.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところがプログラム信号用フォーマットでの対応するビ
ットは、 Variant Aでは第8.第10゜第6
ビットであり、またVILriant Bでは第Aピッ
トである。これらのビットには、比較的MSBに近いビ
ットが含まれるので、前述した様に強制的に“1#に変
換されると、大きな雑音を1発生することになる欠点が
ある。
However, the corresponding bit in the program signal format is the 8th. 10th゜6th
This is the bit, and in VILriant B, it is the A-th pit. These bits include bits that are relatively close to the MSB, so if they are forcibly converted to "1#" as described above, there is a drawback that a large amount of noise will be generated.

本発明の目的は、上記欠点を除去し、高品質なプログラ
ム信号を出力することができる符号変換回路を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a code conversion circuit capable of eliminating the above-mentioned drawbacks and outputting a high-quality program signal.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、 CCITT勧告J41あるいはJ4
2における瞬時圧伸方式を用いるプログラム信号コーデ
ックにおいて、 PCM信号に変換されたプログラム信
号の電話チャネルに対応する8ビット毎の全0を検出し
、検出信号を出力する全O検出回路と、前記プログラム
信号を受け、前記全O検出回路から前記検出信号を受け
たときのみ、上記8ビット毎の内のLSBを“IInに
反転して出力し。
According to the present invention, CCITT Recommendation J41 or J4
2, the program signal codec using the instantaneous companding method includes an all-O detection circuit that detects all 0s in every 8 bits corresponding to a telephone channel of a program signal converted into a PCM signal and outputs a detection signal; Only when the detection signal is received from the all-O detection circuit, the LSB of every 8 bits is inverted to "IIn" and outputted.

その他のときは、前記プログラム信号をそのまま出力す
るビット反転回路を有することを特徴とする符号変換回
路が得られる。
In other cases, a code conversion circuit is obtained which is characterized by having a bit inversion circuit that outputs the program signal as it is.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例である。図において。FIG. 1 shows an embodiment of the present invention. In fig.

3は、 PCMプログラム信号入力端子、lはPα符号
化されたプログラム信号の電話CHに相当する8ビット
毎の全0を検出し、検出信号を出力する全0検出回路、
2は前記全O検出回路1から検出信号を受けたときのみ
該当する8ビットのうちのLSBを1″に反転して出力
端子4に出力し、その他のときは、前記プログラム信号
をそのまま出力端子4に出力する符号反転回路である。
3 is a PCM program signal input terminal; l is an all-zero detection circuit that detects all 0s in every 8 bits corresponding to the telephone channel of the Pα-encoded program signal and outputs a detection signal;
2 inverts the LSB of the corresponding 8 bits to 1'' and outputs it to the output terminal 4 only when receiving the detection signal from the all-O detection circuit 1, and at other times, outputs the program signal as it is to the output terminal. This is a sign inversion circuit that outputs to 4.

したがって、符号反転回路2の出力では、相当する電話
チャネル8ビットが全Oとなることはなくなる。このた
め、この出力が北米系PCM 1次群にインターフェイ
スする伝送装置に入力されても。
Therefore, at the output of the sign inversion circuit 2, the corresponding 8 bits of the telephone channel will no longer be all O's. Therefore, even if this output is input to a transmission device that interfaces with the North American PCM primary group.

全Oが検出されることはなく、大きな雑音を発生するこ
とはない。
Total O will not be detected and will not generate much noise.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明は全0検出回路と。 As explained above, one aspect of the present invention is an all-zero detection circuit.

符号反転回路を用いることにより、北米系PCM1次群
にインターフェイスするプログラム信号コーデックを使
用する時に、インターフェイス装置が有する全0抑圧回
路の影響を避け、高品質なプログラム信号を伝送するこ
とができる。
By using the sign inversion circuit, when using a program signal codec that interfaces with the North American PCM primary group, it is possible to avoid the influence of the all-zero suppression circuit included in the interface device and transmit a high-quality program signal.

なお、欧州系PCM 1次群にインターフェイスする装
置は、伝送路符号としてHDB−3を使用することが多
いので、前記の様な問題は発生しない。
Note that devices that interface with the European PCM primary group often use HDB-3 as the transmission path code, so the above-mentioned problem does not occur.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による符号変換回路である。 第2図はCCITT勧告J413)るいはJ42による
コーデックの出力信号のフォーマントを説明するための
図である。 l・・・全O検出回路、2・・・符号反転回路、3・・
・PCMノログラム信号入力端子、4・・・P Cvl
プログラム信号出力端子。
FIG. 1 shows a code conversion circuit according to an embodiment of the present invention. FIG. 2 is a diagram for explaining the format of a codec output signal according to CCITT Recommendation J413) or J42. l...All O detection circuit, 2...Sign inversion circuit, 3...
・PCM Norogram signal input terminal, 4...P Cvl
Program signal output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1、CCITT勧告J41あるいはJ42における瞬時
圧伸方式を用いるプログラム信号コーデックにおいて、
PCM信号に変換されたプログラム信号の電話チャネル
に対応する8ビット毎の全0を検出し、検出信号を出力
する全0検出回路と、前記プログラム信号を受け、前記
全0検出回路から前記検出信号を受けたときのみ、上記
8ビット毎の内のLSBを“1”に反転して出力し、そ
の他のときは、前記プログラム信号をそのまま出力する
とビット反転回路とを有することを特徴とする符号変換
回路。
1. In a program signal codec using the instantaneous companding method in CCITT Recommendation J41 or J42,
an all-zero detection circuit that detects all zeros in every 8 bits corresponding to the telephone channel of a program signal converted into a PCM signal and outputs a detection signal; and an all-zero detection circuit that receives the program signal and outputs the detection signal from the all-zero detection circuit. a bit inversion circuit that inverts the LSB of each of the 8 bits to "1" and outputs it only when the program signal is received, and outputs the program signal as it is at other times. circuit.
JP62096261A 1987-04-21 1987-04-21 Code conversion circuit Pending JPS63263844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62096261A JPS63263844A (en) 1987-04-21 1987-04-21 Code conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62096261A JPS63263844A (en) 1987-04-21 1987-04-21 Code conversion circuit

Publications (1)

Publication Number Publication Date
JPS63263844A true JPS63263844A (en) 1988-10-31

Family

ID=14160236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62096261A Pending JPS63263844A (en) 1987-04-21 1987-04-21 Code conversion circuit

Country Status (1)

Country Link
JP (1) JPS63263844A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769511A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Digital modulation and demodulation system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769511A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Digital modulation and demodulation system

Similar Documents

Publication Publication Date Title
US4914439A (en) Analog to digital conversion system utilizing dither
US3681756A (en) System for frequency modification of speech and other audio signals
JPS59134933A (en) Block scale pulse code modulation digital encoding and decoding method
US4230908A (en) Telephone summing circuit
KR910003504A (en) Digital signal processing circuit
JPS6016777B2 (en) Signal transmission method
US4507792A (en) PCM Encoder conformable to the A-law
JPS63263844A (en) Code conversion circuit
CA1154539A (en) Code converter for polarity-insensitive transmission systems
JPS5866440A (en) Waveform coding system
EP0145605B1 (en) Analog signal verification circuit
JPH1188549A (en) Voice coding/decoding device
KR940006010B1 (en) Conversion method between u-law and a-law
JPS6141241A (en) Pcm voice transmission method
JP2874458B2 (en) ADPCM channel board
JPS6152699A (en) Digital voice adder
JPH01208931A (en) Auxiliary transmission line transmission system
JPS6370619A (en) Pcm signal coder
JPH08154084A (en) Digital transmitting and receiving method and device therefor
JPS6349952B2 (en)
JP3134509B2 (en) Audio encoding / decoding device
JPS59219050A (en) Code converter with confidentiality control terminal
JPS63208333A (en) Pcm signal decoder
JPS6335144B2 (en)
JPH0434339B2 (en)