JPS63245781A - Multilevel image memory access device in bit map display device - Google Patents

Multilevel image memory access device in bit map display device

Info

Publication number
JPS63245781A
JPS63245781A JP8183487A JP8183487A JPS63245781A JP S63245781 A JPS63245781 A JP S63245781A JP 8183487 A JP8183487 A JP 8183487A JP 8183487 A JP8183487 A JP 8183487A JP S63245781 A JPS63245781 A JP S63245781A
Authority
JP
Japan
Prior art keywords
data
mode
bits
pixel
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8183487A
Other languages
Japanese (ja)
Inventor
Kanji Hayashi
林 完自
Takeshi Yanagisawa
猛 柳沢
Atsushi Kobayashi
淳 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Fujitsu Ltd
Original Assignee
Daikin Industries Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd, Fujitsu Ltd filed Critical Daikin Industries Ltd
Priority to JP8183487A priority Critical patent/JPS63245781A/en
Publication of JPS63245781A publication Critical patent/JPS63245781A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Image Input (AREA)

Abstract

PURPOSE:To speed up processing and to simplify constitution by developing supplied data into a state repeated in a prescribed direction by the prescribed number of times, supplying the developed data to a picture memory and writing a part of the developed data. CONSTITUTION:At the time of data writing operation in a pixel mode, a 1st data buffer part 12 is selected by a mode analysis part 11 and 16-bit data for two pixels supplied from a processor to the buffer part are developed to a state repeated in the (x) direction by 8 times. Only the data of 2X8 bits corresponding to a pixel selecting signal outputted from a selection signal forming part 15 out of said data is written in the picture memory. At the time of data writing operation in a plane mode, a 2nd buffer part 13 is selected and the data of 16 bits continued in the pixel direction are similarly developed to a state repeated in the (Z) direction by 8 times and only the data of 16 bits out of these data is written.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はビットマップディスプレイ装置における多値
画像メモリアクセス装置に関し、さらに詳細にいえば、
第1の方向に配列された多数のビット、および上記第1
の方向に直交する第2の方向に配列された多数のビット
で1フレームが構成され、かつ上記両方向にそれぞれ直
交する第3の方向に複数ビットで各ピクセルの色データ
を表わす画面メモリを有するビットマップディスプレイ
装置において、ピクセルモード、フィルインモード、お
よびプレーンモードの各モードに対応して、複数プレー
ン構成の多値画像メモリのアクセスを行なうための多値
画像メモリアクセス装置に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a multivalued image memory access device in a bitmap display device, and more specifically,
a number of bits arranged in a first direction;
One frame is made up of a large number of bits arranged in a second direction perpendicular to the direction, and the bit has a screen memory that represents the color data of each pixel with a plurality of bits in a third direction perpendicular to both directions. The present invention relates to a multi-valued image memory access device for accessing a multi-valued image memory having a plurality of planes in correspondence with pixel mode, fill-in mode, and plane mode in a map display device.

〈従来の技術〉 従来から文字、図形のみならず画像についても高品質の
表示を行なうことができるディスプレイ装置としてピク
セル単位でデータのアクセスを行なうことができるビッ
トマップディスプレイ装置が広く採用されている。
<Prior Art> Bitmap display devices capable of accessing data pixel by pixel have been widely used as display devices capable of high-quality display of not only characters and figures but also images.

そして、最近ではカラー表示を行なうことができるよう
にするために、第1の方向(以下X方向と略称する)に
配列された多数のビット、およびX方向に直交する第2
の方向(以下X方向と略称する)に配列された多数のビ
ットで構成されるフレームを、上記X方向、およびX方
向に直交する第3の方向(以下2方向と略称する)に複
数のビットで各ピクセルの色データを表すべく、複数枚
併設してなるフレームメモリを備える構成が採用されて
いる。即ち、フレームメモリは3次元マトリクスに対応
するものとなっている。
Recently, in order to perform color display, a large number of bits are arranged in a first direction (hereinafter referred to as the X direction) and a second direction orthogonal to the X direction.
A frame consisting of a large number of bits arranged in the direction of In order to represent the color data of each pixel, a configuration is adopted in which a plurality of frame memories are installed side by side. That is, the frame memory corresponds to a three-dimensional matrix.

このような構成のフレームメモリに対するアクセスを行
なう場合において、例えば、プロセッサ側のデータバス
が16ビツト幅、フレームメモリが8プレーン構成であ
れば、フレームメモリに対する画像データの書込み、読
出しを16ビツト単位で行なうことにより、フレームメ
モリ全体に対するアクセス所要時間を短縮することがで
きる。
When accessing a frame memory with such a configuration, for example, if the data bus on the processor side is 16 bits wide and the frame memory has an 8-plane configuration, image data can be written to and read from the frame memory in units of 16 bits. By doing so, the time required to access the entire frame memory can be shortened.

しかし、上記3次元マトリクス構成を有するフレームメ
モリに対するアクセスを行なう場合においては、プロセ
ッサにより指定される画像データの書込み、読出し単位
か16ビツトであっても、実際にフレームメモリに対す
る書込み、読出しの単位は16 X 8 = 128ビ
ツトになるのであるから、128ビツトのうち、必要な
16ビツトについてのみ書込み、或は読出しを行なわな
ければならず、このための制御が必要になる。
However, when accessing a frame memory having the above three-dimensional matrix configuration, even if the writing/reading unit of image data specified by the processor is 16 bits, the actual writing/reading unit for the frame memory is 16 bits. Since 16 x 8 = 128 bits, it is necessary to write or read only the necessary 16 bits out of 128 bits, and control for this is required.

さらに詳細に説明すると、フレームメモリに対するアク
セスの種類としては、何れかのプレーンにおけるX方向
に連続する16ビツトのアクセスを同時に行なう場合(
プレーンモード)かあるとともに、複数のピクセルに対
応する全てのプレーンの画像データ(全体で16ビツト
)のアクセスを同時に行なう場合(ピクセルモード、お
よびフィルインモード)があるので、各アクセスの態様
に対応して、書込み、或は読出しデータに対する処理を
行なわなければならないことになる。
To explain in more detail, the type of access to the frame memory is when accessing consecutive 16 bits in the X direction in any plane at the same time (
There is also a case (pixel mode and fill-in mode) in which image data of all planes corresponding to multiple pixels (total 16 bits) is accessed simultaneously (pixel mode and fill-in mode). Therefore, the write or read data must be processed.

このような点を考慮して、従来は、プロセッサにより指
定されたアドレスを含む16×8ビツトの画素データを
フレームメモリから読出した後、必要な16ビツトに対
してのみ処理を行ない、再びフレームメモリに書込む場
合には、上記16ビツトについてのみ処理後のデータに
基いて更新し、残余の14×8ビツト、或は16×7ビ
ツトについては上記読出しデータをそのまま使用するこ
とにより16×8ビツトのデータとしてフレームメモリ
に書込むようにしていた。
In consideration of these points, conventionally, after reading 16 x 8 bits of pixel data including the address specified by the processor from the frame memory, processing is performed only on the necessary 16 bits, and the pixel data is read out from the frame memory again. When writing to 16x8 bits, only the above 16 bits are updated based on the processed data, and the remaining 14 x 8 bits or 16 x 7 bits are written to 16 x 8 bits by using the above read data as is. The data was written to the frame memory as data.

さらに詳細に説明すると、 (1)  ピクセルモードによる画像データの読出しを
行なう場合 この場合には、フレームメモリから16×8ビツトのデ
ータを読出し、X方向の16ビツトのうち必要な2ビツ
トに対応する2×8ビツトのデータ(2ピクセル分のデ
ータ)のみを、データバスを通してプロセッサに供給す
ることができる。
To explain in more detail, (1) When reading image data in pixel mode, in this case, 16 x 8 bit data is read from the frame memory, and the necessary 2 bits out of 16 bits in the X direction are read out. Only 2×8 bits of data (data for 2 pixels) can be supplied to the processor through the data bus.

したがって、上記2ピクセル分のデータに基いて色の確
認等を行なうことができ、必要であれば、上記2ピクセ
ル分のデータを別のメモリに格納することもできる。
Therefore, the color can be checked based on the data for the two pixels, and if necessary, the data for the two pixels can be stored in another memory.

(II)  ピクセルモードによる画像データの書込み
を行なう場合 この場合には、フレームメモリから16×8ビツトのデ
ータを読出し、プロセッサから供給された2ピクセル分
のデータを書込むべき箇所【こオーバーライドし、2ピ
クセル分のデータが更新された状態で16×8ビツトの
データをまとめてフレームメモリに書込むことにより、
所望の2ピクセルの色データを更新することができる。
(II) When writing image data in pixel mode In this case, read 16 x 8 bit data from the frame memory and select the location where 2 pixels worth of data supplied from the processor should be written. By writing 16 x 8 bits of data together into the frame memory with 2 pixels worth of data updated,
Color data for two desired pixels can be updated.

上記2ピクセルが既に色データを格納している場合には
色データの更新になり、全く色データを格納していない
場合には新たな色データの書込みになるが、本質的な相
違は全くない。
If the above two pixels already store color data, the color data will be updated, and if no color data is stored, new color data will be written, but there is no essential difference at all. .

したがって、以上の動作を順次行なうことにより、所望
の領域の色データを全て更新することができる。
Therefore, by sequentially performing the above operations, all color data in a desired area can be updated.

(ト) フィルインモードによる特定の色データの書込
みを行なう場合 この場合には、プロセッサから供給される2ピクセル分
の色データが予め設定された特定の色データである点が
上記(I[)の場合と異なるのみである。
(G) When writing specific color data in fill-in mode In this case, the point in (I[) above is that the color data for 2 pixels supplied from the processor is the preset specific color data. It only differs from case to case.

したがって、上記(II)の場合と同様に、所望領域の
色データを予め設定された特定の色データで統一するこ
とができる。
Therefore, similarly to the case (II) above, the color data of the desired area can be unified with specific color data set in advance.

(財) プレーンモードによる画像データの読出しを行
なう場合 この場合には、フレームメモリから16×8ビツトのデ
ータを読出し、何れがのプレーンにおけるX方向の16
ビツトのデータのみを、データバスを通してプロセッサ
に供給することができる。
(Incorporated) When reading image data in plane mode, in this case, 16 x 8 bit data is read from the frame memory, and 16 x 8 bits of data is read in the
Only bits of data can be supplied to the processor through the data bus.

したがって、上記16ビツトのデータに基いて色要素の
確認等を行なうことができ、必要であれば、上記16ビ
ツトのデータを別のメモリに格納することもできる。
Therefore, the color elements can be checked based on the 16-bit data, and if necessary, the 16-bit data can be stored in another memory.

M プレーンモードによる画像データの書込みを行なう
場合 この場合には、フレームメモリから16×8ビツトのデ
ータを読出し、プロセッサがら供給された16ビツトの
データを、書込むべきプレーンに対応する箇所にオーバ
ーライドし、16ビツトのデータが更新された状態で1
6×8ビツトのデータをまとめてフレームメモリに書込
むことにより、所望のプレーンの16ビツトの色要素デ
ータを更新することができる。
When writing image data in M plane mode, in this case, 16 x 8 bit data is read from the frame memory, and the 16 bit data supplied from the processor is overwritten in the location corresponding to the plane to be written. , 1 with 16-bit data updated
By collectively writing 6×8 bit data to the frame memory, 16 bit color element data of a desired plane can be updated.

〈発明が解決しようとする問題点〉 上記の構成のビットマップディスプレイ装置においては
、データの読出しのみであれば、フレームメ♀りに対す
るアクセスが1回だけでよいのであるが、データの書込
みの場合であれば、フレームメモリに対するアクセスが
2回必要になり、全体として処理に長時間がかかること
になるという問題がある。
<Problems to be Solved by the Invention> In the bitmap display device with the above configuration, if only data is to be read, the frame number needs to be accessed only once, but when data is to be written, If so, there is a problem in that the frame memory needs to be accessed twice, and the entire process takes a long time.

さらに詳細に説明すると、プロセッサによるデータ処理
単位が16ビツトであるのに対して、フレームメモリに
対する書込み、読出しの単位が16×8ビツトであり、
しかも、上記16ビツトがX方向の16ビツトに対応さ
せられるのか、或は2方向に対応させられるのかが処理
の種類によって異なるのであるから、一旦上記16×8
ビットのデータを読出しておいて、処理すべき16ビツ
トについてのみ新たな16ビツトのデータでオーバーラ
イドし、その後、再び16×8ビット単位でフレームメ
モリに書込むことが必要である。
To explain in more detail, the unit of data processing by the processor is 16 bits, while the unit of writing and reading from the frame memory is 16 x 8 bits.
Moreover, whether the above 16 bits correspond to the 16 bits in the X direction or in two directions depends on the type of processing, so once the above 16
It is necessary to read the bit data, override only the 16 bits to be processed with new 16 bit data, and then write the data into the frame memory again in units of 16×8 bits.

即ち、読出し一更新一書込みの一連の動作(以下RMW
と略称する)が必須になるので、上述したようにフレー
ムメモリに対するアクセスが2回必要になり、全体とし
て処理に長時間がかかることになるのである。
That is, a series of operations of reading, updating, and writing (hereinafter referred to as RMW
(abbreviated as ) is required, so the frame memory must be accessed twice as described above, and the entire process takes a long time.

また、RMWに当っては、処理順序を正確に制御しなけ
ればならない関係上、プロセッサによる(ソフトウェア
による)管理が必須であり、この面からも全体としての
処理を高速化することができないという問題がある。
In addition, in RMW, since the processing order must be accurately controlled, management by the processor (by software) is essential, and from this aspect as well, there is a problem that the overall processing speed cannot be increased. There is.

さらには、RMWを行なうために、データラッチ、マル
チプレクサ、バッファ、および管理プロセッサ等が必要
であり、構成が複雑化するという問題もある。
Furthermore, in order to perform RMW, data latches, multiplexers, buffers, management processors, and the like are required, making the configuration complicated.

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
全体として処理の高速化を達成することができるととも
に、構成の簡素化をも達成することができる多値画像メ
モリアクセス装置を提供することを目的としている。
<Object of the invention> This invention was made in view of the above problems,
It is an object of the present invention to provide a multilevel image memory access device that can achieve overall high-speed processing as well as a simplified configuration.

く問題点を解決するための手段〉 上記の目的を達成するための、この発明の多値画像メモ
リアクセス装置は、少なくとも1ピクセル単位で画面メ
モリの第3の方向に複数ビットの色データの書込み、或
は読出しを行なうピクセルモード、および画面メモリの
第1の方向の複数ビットのうち予め定めるビットに対応
して画面メモリの第3の方向に予め設定した複数ビット
の色データの書込みを行なうフィルインモードのための
データ変換を行なう第1のデータ変換手段と、画面メモ
リの第1の方向に複数ビットずつ画像データの書込み、
或は読出しを行なうプレーンモードのためのデータ変換
を行なう第2のデータ変換手段と、フィルインモードの
ための複数ビットの色データを格納しているとともに、
フィルインモード遂行時に色データを第1のデータ変換
手段に供給する色データ格納手段と、ピクセルモード、
或はフィルインモードのためのアクセス可能なピクセル
を選択するピクセル選択信号、およびプレーンモードの
ためのアクセス可能なプレーンを選択するプレーン選択
信号を選択的に生成する選択信号生成手段と、外部のモ
ード信号発生源からの信号に基いてモードを解析し、解
析結果に基いて上記両データ変換手段、色データ格納手
段、および選択信号生成手段を制御するモード制御手段
とを有するものである。
Means for Solving the Problems> In order to achieve the above object, the multi-valued image memory access device of the present invention writes multi-bit color data in the third direction of the screen memory in units of at least one pixel. , or a fill-in mode in which a plurality of preset color data is written in the third direction of the screen memory corresponding to a pixel mode for reading and a predetermined bit out of the plurality of bits in the first direction of the screen memory. a first data conversion means for converting data for the mode; writing image data in a plurality of bits at a time in a first direction of the screen memory;
Alternatively, a second data conversion means performs data conversion for a plain mode for reading, and stores multi-bit color data for a fill-in mode;
color data storage means for supplying color data to the first data conversion means when performing fill-in mode; pixel mode;
or selection signal generation means for selectively generating a pixel selection signal for selecting an accessible pixel for fill-in mode and a plane selection signal for selecting an accessible plane for plane mode; and an external mode signal. The apparatus includes mode control means for analyzing the mode based on the signal from the generation source and controlling the above-mentioned data conversion means, color data storage means, and selection signal generation means based on the analysis result.

但し、上記第1のデータ変換手段としては、書込みのた
めに供給された複数ビットの色データをピクセル方向に
展開するものであることが好ましく、また、上記第2の
データ変換手段としては、画面メモリの第1の方向に対
する書込みのために供給された複数ビットのデータをプ
レーン方向に展開するものであることが好ましい。
However, it is preferable that the first data conversion means develops the multi-bit color data supplied for writing in the pixel direction, and the second data conversion means preferably Preferably, the multi-bit data supplied for writing in the first direction of the memory is expanded in the plane direction.

く作用〉 以上の構成の多値画像メモリアクセス装置であれば、第
1の方向に配列された多数のビット、および」二記第1
の方向に直交する第2の方向に配列された多数のビット
で1フレームが構成され、かつ上記両方向にそれぞれ直
交する第3の方向に複数ビットで各ピクセルの色データ
を表わす画面メモリを有するビットマップディスプレイ
装置において、 ピクセルモードの読出しを行なう場合には、選択手段か
ら出力されるピクセル選択信号に基いて読出し可能なピ
クセルを選択した状態において、第1のデータ変換手段
を通して上記選択されたピクセルのみの色データを読出
すことができる。
Function> The multivalued image memory access device having the above configuration has a large number of bits arranged in the first direction, and
One frame is made up of a large number of bits arranged in a second direction perpendicular to the direction, and the bit has a screen memory that represents the color data of each pixel with a plurality of bits in a third direction perpendicular to both directions. In the map display device, when reading in pixel mode, readable pixels are selected based on the pixel selection signal output from the selection means, and only the selected pixels are read out through the first data conversion means. color data can be read.

ピクセルモードの書込みを行なう場合には、プロセッサ
から供給されたデータを、第1のデータ変換手段により
画面メモリに対する書込みデータに変換した状態におい
て、選択手段から出力されるピクセル選択信号に基いて
選択されたピクセルのみに対して色データを書込むこと
ができる。
When writing in pixel mode, data supplied from the processor is converted into data to be written to the screen memory by the first data conversion means, and then a pixel is selected based on a pixel selection signal output from the selection means. color data can be written only to pixels that have been

フィルインモードの書込みを行なう場合には、色データ
格納手段に格納されている色データを第1のデータ変換
手段に供給することにより、画面メモリに対する書込み
データに変換した状態において、選択手段から出力され
るピクセル選択信号に基いて選択されたピクセルのみに
対して色データを書込むことができる。
When writing in the fill-in mode, the color data stored in the color data storage means is supplied to the first data conversion means, so that the color data is outputted from the selection means after being converted into write data for the screen memory. Color data can be written only to pixels selected based on a pixel selection signal.

プレーンモードの読出しを行なう場合には、選択手段か
ら出力されるプレーン選択信号に基いて読出し可能なプ
レーンを選択した状態において、第2のデータ変換手段
を通して上記選択されたプレーンのみのデータを読出す
ことができる。
When reading in plane mode, a readable plane is selected based on a plane selection signal output from the selection means, and data of only the selected plane is read through the second data conversion means. be able to.

プレーンモードの書込みを行なう場合には、プロセッサ
から供給されたデータを、第2のデータ変換手段により
画面メモリに対する書込みデータに変換した状態におい
て、選択手段から出力されるプレーン選択信号に基いて
選択されたプレーンのみに対してデータを書込むことが
できる。
When writing in the plane mode, the data supplied from the processor is converted into write data for the screen memory by the second data conversion means, and then the plane selection signal is selected based on the plane selection signal output from the selection means. Data can be written only to the plane that has been set.

また、上記第1のデータ変換手段が、書込みのために供
給された複数ビットの色データをピクセル方向に展開す
るものである場合には、供給された複数ビットの色デー
タが同一の色データとして第1の方向に多数並んだ状態
に展開することができ、この状態において、選択手段か
ら出力されるピクセル選択信号に基いて選択されたピク
セルに対してのみ1組の色゛データを書込むことができ
る。
Furthermore, when the first data conversion means is one that develops the multi-bit color data supplied for writing in the pixel direction, the supplied multi-bit color data is treated as the same color data. In this state, one set of color data is written only to pixels selected based on a pixel selection signal output from the selection means. Can be done.

さらに、上記第2のデータ変換手段が、画面メモリの第
1の方向に対する書込みのために供給された複数ビット
のデータをプレーン方向に展開するものである場合には
、供給された複数ビットのデータが同一のデータとして
第3の方向に多数並んだ状態に展開することができ、こ
の状態において、選択手段から出力されるプレーン選択
信号に基いて選択されたプレーンに対してのみ1組のデ
ータを書込むことができる。
Further, when the second data conversion means expands the supplied multi-bit data for writing in the first direction of the screen memory in the plane direction, the supplied multi-bit data can be developed into a state in which a large number of data are lined up in the third direction as the same data, and in this state, one set of data can be developed only for the plane selected based on the plane selection signal output from the selection means. Can be written.

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。<Example> Hereinafter, embodiments will be described in detail with reference to the accompanying drawings showing examples.

第7図はこの発明の多値画像メモリアクセス装置を含む
ビットマップディスプレイ装置の概略構成を示すブロッ
ク図であり、システムバス(5)に対してプロセッサ(
3)、メインメモリ(4)、およびモード制御部(1)
が接続されている。そして、上記モード制御部(1)に
対して画面メモリ(2)が接続されている。さらに、上
記画面メモリ(2)からの読出しデータを転送制御部(
6)を介してリフレッシュメモリ(7)に供給し、リフ
レッシュメモリからの読出しデータをビディオコントロ
ール部(8)を介してCRTディスプレイ(9)に供給
するようにしている。
FIG. 7 is a block diagram showing a schematic configuration of a bitmap display device including a multivalued image memory access device of the present invention, in which a system bus (5) is connected to a processor (
3), main memory (4), and mode control section (1)
is connected. A screen memory (2) is connected to the mode control section (1). Furthermore, the transfer control unit (
6) to a refresh memory (7), and data read from the refresh memory is supplied to a CRT display (9) via a video control section (8).

したがって、プロセッサ(3)はシステムバス(5)を
通してメインメモリ(4)、或はモード制御部(1)と
の間におけるデータの授受を行なうことができる。
Therefore, the processor (3) can exchange data with the main memory (4) or the mode control section (1) through the system bus (5).

尚、上記モード制御部(1)は、プロセッサ(3)から
画面メモリ(2)に対するアクセスを行なう場合におい
て、上記システムバス(5)のデータ幅と画面メモリ(
2)のアクセスデータ幅との相違を調整するものであり
、システムバス(5)を通して供給される所定のデータ
幅のデータをかなり広いアクセスデータ幅に変換して画
面メモリ(2)に対してデータの書込みを行なうことが
できるようにしているとともに、画面メモリ(2)から
読出されたかなり広いアクセスデータ幅のデータをシス
テムバス(5)のデータ幅のデータに変換してプロセッ
サ(3)への読出しを行なうことができるようにしてい
る。
Furthermore, when the processor (3) accesses the screen memory (2), the mode control unit (1) controls the data width of the system bus (5) and the screen memory (2).
This is to adjust the difference in the access data width of 2), and converts the data of a predetermined data width supplied through the system bus (5) into a fairly wide access data width and transfers the data to the screen memory (2). It also converts data with a fairly wide access data width read from the screen memory (2) into data with the data width of the system bus (5) and sends it to the processor (3). It is possible to read data.

そして、モード制御部(1)を介してプロセッサ(3)
によりアクセスされ、所定の画像データが格納されてい
る画面メモリ(2)の格納データを、転送制御部(6)
によりリフレッシュメモリ(7)に供給し、リフレッシ
ュメモリ(7)からの読出しデータをビデイオコントロ
ール部(8)を介してCRTディスプレイ(9)に供給
することにより、可視的にカラー画像を表示することが
できる。
Then, the processor (3) via the mode control unit (1)
The data stored in the screen memory (2) in which predetermined image data is stored is transferred to the transfer control unit (6).
By supplying the data read from the refresh memory (7) to the CRT display (9) via the video control section (8), a color image can be visually displayed. Can be done.

第1図は多値画像アクセス装置としてのモード制御部(
1)の構成を詳細に示すブロック図であり、モード解析
部(11)と、第1のデータバッファ部(12)と、第
2のデータバッファ部(13)と、カラーレジスタ部(
14)と、選択信号生成部(15)とがら構成されてい
る。
Figure 1 shows the mode control section (
1) is a block diagram showing in detail the configuration of 1), which includes a mode analysis section (11), a first data buffer section (12), a second data buffer section (13), and a color register section (
14) and a selection signal generation section (15).

さらに詳細に説明すると、上記モード解析部(11)は
、システムバス(5)を通してプロセッサ(3)から供
給されるモード信号に基いて、ピクセルモード、フィル
インモード、プレーンモードの何れのモードが指定され
ているかを解析するものであり、解析結果に基いて上記
第1のデータバッファ部(12)、第2のデータバッフ
ァ部(13)、カラーレジスタ部(14)、選択信号生
成部(15)を制御するものである。
To explain in more detail, the mode analysis section (11) determines which mode, pixel mode, fill-in mode, or plane mode, is specified based on the mode signal supplied from the processor (3) through the system bus (5). Based on the analysis results, the first data buffer section (12), second data buffer section (13), color register section (14), and selection signal generation section (15) are It is something to control.

上記カラーレジスタ部(14)は、予め設定されている
書込み色に対応する8ビツトのカラーデータを格納して
いるものであり、フィルインモードが選択された場合に
のみ8ビツトのカラーデータを第1のデータバッファ部
(12)に供給するようにしている。
The color register section (14) stores 8-bit color data corresponding to a preset writing color, and stores 8-bit color data in the first register only when fill-in mode is selected. The data is supplied to the data buffer section (12).

上記第1のデータバッファ部(12)は、ピクセルモー
ド、またはフィルインモードが選択された場合において
入出力データ間の変換を行なうものであり、具体的には
、プロセッサ(3)から2ピクセル分の16ビツトのデ
ータが供給された場合には、上記16ビツトのデータと
同一のデータをさらに7組生成し、上記16ビツトのデ
ータが8組並ぶ状態に展開し、画面メモリ(2)に展開
データを供給するようにしている。また、カラーレジス
タ部(14)から8ビツトのカラーデータか供給された
場合には、上記8ビツトのカラーデータと同一のカラー
データを15組生成し、上記8ビツトのカラーデータが
16組並ぶ状態に展開し、画面メモリ(2)に展開デー
タを供給するようにしている。
The first data buffer unit (12) converts between input and output data when pixel mode or fill-in mode is selected. Specifically, the first data buffer unit (12) converts input and output data from the processor (3) to When 16-bit data is supplied, 7 more sets of the same data as the above 16-bit data are generated, the 16-bit data is developed into 8 sets, and the developed data is stored in the screen memory (2). We are trying to supply the following. When 8-bit color data is supplied from the color register section (14), 15 sets of color data identical to the above 8-bit color data are generated, and 16 sets of the above 8-bit color data are lined up. The data is expanded into a screen memory (2) and the expanded data is supplied to the screen memory (2).

上記第2のデータバッファ部(13)は、プレーンモー
ドが選択された場合において入出力データ間の変換を行
なうものであり、具体的には、プロセッサ(3)から1
プレーンに書込むべき16ビツトのデータが供給された
場合には、上記16ビツトのデータと同一のデータをさ
らに7組生成し、上記16ビツトのデータが8組並ぶ状
態に展開し、画面メモリ(2)に展開データを供給する
ようにしている。
The second data buffer section (13) converts between input and output data when the plain mode is selected, and specifically, the second data buffer section (13) converts between input and output data when the plain mode is selected.
When 16-bit data to be written to the plane is supplied, seven more sets of data identical to the above 16-bit data are generated, expanded into eight sets of the above-mentioned 16-bit data, and stored in the screen memory ( 2) is supplied with expanded data.

上記選択信号生成部(15)は、プロセッサ(3)から
供給されるアドレスデータ、およびモード解析部(11
)から供給される解析結果に基いて必要なピクセル選択
信号、プレーン選択信号を出力するものであり(書込み
時には画面メモリ(2)に供給し、読出し時には第1の
データバッファ部(12)、または第2のデータバッフ
ァ部(13)に供給する)、具体的には、ピクセルモー
ド、或はフィルインモードが指定された場合にはアクセ
スすべき2ピクセルについてのみ書込み、或は読出しを
許可するピクセル選択信号を生成し、逆に、プレーンモ
ードが指定された場合には、アクセスすべきプレーンを
選択するプレーン選択信号を生成する。尚、上記−20
= 何れのモードが指定された場合にも、プロセッサ(3)
から供給されたアドレスデータに基いてX方向の16ビ
ツトのエリアの先頭アドレスデータが生成され、この先
頭アドレスデータに基いて定まるX方向の16ビツト、
および2方向の8ビツトの領域のうち、何れのピクセル
に対応するデータであるか、何れのプレーンに対応する
データであるかが、上記ピクセル選択信号、またはプレ
ーン選択信号に基いて定められることになる。
The selection signal generation section (15) receives address data supplied from the processor (3) and the mode analysis section (11).
) It outputs the necessary pixel selection signal and plane selection signal based on the analysis results supplied from (supplied to the second data buffer unit (13)), specifically, when pixel mode or fill-in mode is specified, pixel selection that allows writing or reading of only two pixels to be accessed. Conversely, when a plane mode is specified, a plane selection signal is generated to select a plane to be accessed. In addition, -20 above
= Processor (3) no matter which mode is specified.
The start address data of the 16-bit area in the X direction is generated based on the address data supplied from the
And out of the 8-bit area in two directions, which pixel the data corresponds to and which plane the data corresponds to are determined based on the pixel selection signal or plane selection signal. Become.

上記の構成のモード制御部(1)の動作は次のとおりで
ある。
The operation of the mode control section (1) having the above configuration is as follows.

(1)  ピクセルモードにおけるデータ書込み動作こ
の場合には、モード解析部(11)により第1のデータ
バッファ部(12)か選択される。
(1) Data write operation in pixel mode In this case, the mode analysis section (11) selects the first data buffer section (12).

したがって、システムバス(5)を介してプロセッサ(
3)から2ピクセル分の16ビツトのデータ(a)(b
)(第2図C参照)が第1のデータバッファ部(12)
に供給され、上記データ(a) (b)がこの順にX方
向(ピクセル方向)に8回反復される状態に展開されて
画面メモリアクセスバスに送出される− 21 = (第2図C参照)。
Therefore, the processor (
3) to 2 pixels worth of 16-bit data (a) (b
) (see Figure 2C) is the first data buffer section (12).
The above data (a) and (b) are expanded in this order in the X direction (pixel direction) eight times and sent to the screen memory access bus. .

この場合において、プロセッサ(3)から供給されたア
ドレスデータに基いて選択信号生成部(15)が2ピク
セル分のピクセル選択信号(第2図C参照)を書込み許
可信号として画面メモリ(2)に供給しているので、上
記16×8ビツトのデータのうち、書込み許可信号に対
応する2×8ビツトのデータのみが画面メモリ(2)の
書込み許可ピクセル領域に書込まれる(第2図り参照)
In this case, based on the address data supplied from the processor (3), the selection signal generation section (15) writes a pixel selection signal for two pixels (see FIG. 2C) into the screen memory (2) as a write permission signal. Therefore, out of the 16 x 8 bit data mentioned above, only the 2 x 8 bit data corresponding to the write permission signal is written into the write permission pixel area of the screen memory (2) (see the second diagram).
.

以下、上記一連の動作を反復して行なうことにより、2
ピクセル単位で多値画像データを画面メモリ(2)の所
定領域に対して書込むことができる。
Hereafter, by repeating the above series of operations, 2
Multivalued image data can be written in a predetermined area of the screen memory (2) in units of pixels.

以上の説明から明らかなように、ピクセルモードでの書
込みを行なう場合には、画面メモリ(2)からのデータ
読出し動作、および読出しデータの所望箇所のみに対す
るデータ更新動作が全く不要となり、単に所望のピクセ
ルのみに対する書込みを行なうだけでよいから、ソフト
ウェアによる管理が不要になるとともに、画面メモリに
対するアクセス回数が減少し、全体として多値画像デー
タ書込みのための所要時間を短縮することができる。
As is clear from the above explanation, when writing in pixel mode, there is no need to read data from the screen memory (2) and update data only to the desired part of the read data; Since it is only necessary to write to pixels, there is no need for software management, the number of accesses to the screen memory is reduced, and the overall time required for writing multivalued image data can be shortened.

(U)  ピクセルモードにおけるデータ読出し動作こ
の場合にも、モード解析部(11)により第1のデータ
バッファ部(12)が選択される。
(U) Data read operation in pixel mode Also in this case, the first data buffer section (12) is selected by the mode analysis section (11).

したがって、プロセッサ(3)から供給されたアドレス
データに基いて対応する16×8ビツトのデータを第1
のデータバッファ部(12)に読出す(第3図C参照)
。尚、上記16×8ビツトのデータは、画面メモリに対
するアクセス単位がX方向について16ビツト毎となる
ように設定されているのであるから、何れかの箇所にプ
ロセッサ(3)により指定された2ピクセル分のデータ
を含むアクセス単位が選択される。
Therefore, based on the address data supplied from the processor (3), the corresponding 16×8 bit data is
(See Figure 3C)
. Note that the above 16 x 8 bit data is set so that the unit of access to the screen memory is every 16 bits in the X direction, so 2 pixels specified by the processor (3) are An access unit containing minutes of data is selected.

そして、プロセッサ(3)から供給されたアドレスデー
タに基いて選択信号生成部(15)が2ピクセル分のピ
クセル選択信号(第3図C参照)を読出しピクセル選択
信号として第1のデータバッファ部(12)に供給して
いるので、上記16×8ビツトのデータのうち、読出し
ピクセル選択信号に対応する2×8ビツトのデータのみ
がシステムバス(5)に送出され(第3図C参照)、プ
ロセッサ(3)に取込まれる。この結果、プロセッサ(
3)においては、上記2ピクセルの色の確認を行なうこ
とができる他、取込みデータをメインメモリ(4)等に
格納することもできる。
Then, based on the address data supplied from the processor (3), the selection signal generation section (15) reads out a pixel selection signal for two pixels (see FIG. 3C) and uses it as a pixel selection signal to the first data buffer section ( 12), of the 16 x 8 bit data, only the 2 x 8 bit data corresponding to the read pixel selection signal is sent to the system bus (5) (see Figure 3C). It is taken into the processor (3). As a result, the processor (
In step 3), in addition to being able to confirm the color of the two pixels, the captured data can also be stored in the main memory (4) or the like.

以下、上記一連の動作を反復して行なうことにより、2
ピクセル単位で多値画像データを画面メモリ(2)の所
定領域から読出すことができる。
Hereafter, by repeating the above series of operations, 2
Multivalued image data can be read out from a predetermined area of the screen memory (2) in units of pixels.

■ プレーンモードにおけるデータ書込み動作この場合
には、モード解析部(11)により第2のデータバッフ
ァ部(13)が選択される。
(2) Data write operation in plain mode In this case, the mode analysis section (11) selects the second data buffer section (13).

したがって、システムバス(5)を介してプロセッサ(
3)からX方向に連続する16ビツトのデータ(C)(
第3図C参照)が第2のデータバッファ部(13)に供
給され、上記データ(C)がこの順に2方向(プレーン
方向)に8回反復される状態に展開されて画面メモリア
クセスバスに送出される(第3図C参照)。
Therefore, the processor (
3) 16-bit data (C) (
C) is supplied to the second data buffer unit (13), and the data (C) is expanded in this order in two directions (plane direction) in a state where it is repeated eight times, and then transferred to the screen memory access bus. (See Figure 3C).

二の場合において、プロセッサ(3)から供給されたア
ドレスデータに基いて選択信号生成部(15)がプレー
ン選択信号(第4図C参照)を書込み許可信号として画
面メモリ(2)に供給しているので、上記16×8ビツ
トのデータのうち、書込み許可信号に対応する16ビツ
トのデータのみが画面メモリ(2)の書込み許可プレー
ンに書込まれる(第4図り参照)。
In the second case, the selection signal generation unit (15) supplies the plane selection signal (see FIG. 4C) as a write permission signal to the screen memory (2) based on the address data supplied from the processor (3). Therefore, of the 16×8 bit data, only the 16 bit data corresponding to the write permission signal is written to the write permission plane of the screen memory (2) (see the fourth diagram).

以下、上記一連の動作を反復して行なうことにより、1
6ビツト単位で画像データを画面メモリ(2)の所定プ
レーンに対して書込むことができる。
Hereafter, by repeating the above series of operations, 1
Image data can be written in 6-bit units to a predetermined plane of the screen memory (2).

以上の説明から明らかなように、プレーンモードでの書
込みを行なう場合には、画面メモリ(2)からのデータ
読出し動作、および読出しデータの所望箇所のみに対す
るデータ更新動作が全く不要となり、単に所望のピクセ
ルのみに対する書込みを行なうだけでよいから、ソフト
ウェアによる管理が不要になるとともに、画面メモリに
対するアクセス回数が減少し、全体として多値画像デー
タ書込みのための所要時間を短縮することができる。
As is clear from the above explanation, when writing in plain mode, there is no need to read data from the screen memory (2) and update data only to the desired part of the read data; simply write the data to the desired location. Since it is only necessary to write to pixels, there is no need for software management, the number of accesses to the screen memory is reduced, and the overall time required for writing multivalued image data can be shortened.

(財) プレーンモードにおけるデータ読出し動作この
場合にも、モード解析部(11)により第2のデータバ
ッファ部(13)が選択される。 、したがって、プロ
セッサ(3)から供給されたアドレスデータに基いて対
応する16×8ビツトのデータを第2のデータバッファ
部(13)に読出す(第3図C参照)。尚、上記16×
8ビツトのデータは、画面メモリに対するアクセス単位
がX方向について16ビツト毎となるように設定されて
いるのであるから、プロセッサ(3)により指定された
16ビツトのデータは、何れかのプレーンにおけるアク
セス単位となるように選択される。
Data Read Operation in Plain Mode Also in this case, the second data buffer section (13) is selected by the mode analysis section (11). Therefore, based on the address data supplied from the processor (3), the corresponding 16×8 bit data is read into the second data buffer section (13) (see FIG. 3C). In addition, the above 16×
Since the 8-bit data is set so that the access unit to the screen memory is every 16 bits in the X direction, the 16-bit data specified by the processor (3) can be accessed in any plane. selected as a unit.

そして、プロセッサ(3)から供給されたアドレスデー
タに基いて選択信号生成部(15)がプレーン選択信号
(第3図C参照)を読出しプレーン選択信号として第2
のデータバッファ部(13)に供給しているので、上記
16×8ビツトのデータのうち、読出しプレーン選択信
号に対応する16ビツトのデータのみがシステムバス(
5)に送出され(第5図C参照)、プロセッサ(3)に
取込まれる。この結果、プロセッサ(3)においては、
上記16ビツトに対応する16ピクセルの色要素の確認
を行なうことができる他、取込みデータをメインメモリ
(4)等に格納することもできる。即ち、画面メモリ(
2)からの16×8ビツトの読出しデータに対してR,
G。
Then, based on the address data supplied from the processor (3), the selection signal generation section (15) reads out the plane selection signal (see FIG. 3C) and uses it as the second plane selection signal.
Of the 16 x 8 bit data, only the 16 bit data corresponding to the read plane selection signal is supplied to the system bus (13).
5) (see FIG. 5C) and taken in by the processor (3). As a result, in processor (3),
In addition to being able to confirm the color elements of 16 pixels corresponding to the 16 bits mentioned above, the captured data can also be stored in the main memory (4) or the like. That is, the screen memory (
R, for the 16×8 bit read data from 2).
G.

Bのフィルタをかけて16ビツト毎のデータとして読込
むことができ、16ビツト毎のデータとして8回読込ん
だ後、上記圓の動作を行なうことにより各プレーン毎に
16ビツト単位で所望のデータを書込むことができる。
It can be read as data in units of 16 bits by filtering B. After reading data in units of 16 bits eight times, the desired data can be read in units of 16 bits for each plane by performing the circle operation described above. can be written.

以下、上記一連の動作を反復して行なうことにより、各
プレーンにおける16ビツト単位で画像データを画面メ
モリ(2)の所定領域から読出すことができる。
Thereafter, by repeatedly performing the above series of operations, image data can be read out from a predetermined area of the screen memory (2) in units of 16 bits in each plane.

M フィルインモードにおけるデータ書込み動作 この場合には、モード解析部(11)により第1のデー
タバッファ部(12)、およびカラーレジスタ部(14
)が選択される。
M Data write operation in fill-in mode In this case, the mode analysis section (11) writes the first data buffer section (12) and the color register section (14).
) is selected.

したがって、カラーレジスタ部(14)から8ビツトの
データ(d)(第6図C参照)が第1のデータバッファ
部(12)に供給され、上記データ(d)がこの順にX
方向(ピクセル方向)に16回反復される状態に展開さ
れて画面メモリアクセスバスに送出される(第6図C参
照)。
Therefore, 8-bit data (d) (see FIG. 6C) is supplied from the color register section (14) to the first data buffer section (12), and the data (d) is supplied to X in this order.
It is expanded into a state that is repeated 16 times in the direction (pixel direction) and sent to the screen memory access bus (see FIG. 6C).

この場合において、プロセッサ(3)から供給されたア
ドレスデータに基いて選択信号生成部(15)がピクセ
ル選択信号(第6図C参照)を書込み許可信号として画
面メモリ(2)に供給しているので、上記16×8ビツ
トのデータのうち、書込み許可信号に対応する各8ビツ
トのデータのみが画面メモリ(2)の書込み許可ピクセ
ル領域に書込まれる(第6図り参照)。
In this case, the selection signal generation section (15) supplies a pixel selection signal (see FIG. 6C) as a write permission signal to the screen memory (2) based on the address data supplied from the processor (3). Therefore, of the 16.times.8 bit data, only each 8 bit data corresponding to the write permission signal is written into the write permission pixel area of the screen memory (2) (see the sixth diagram).

以下、上記一連の動作を反復して行なうことにより、8
ビット単位で画像データを画面メモリ(2)の所定領域
に対して書込むことができる。尚、この場合には、シス
テムバス(5)を通してプロセッサ(3)からデータが
供給されるのではなく、カラーレジスタ部(14)から
1ピクセル分のデータが供給されるのであるから、最高
16ピクセルまでの所定数のピクセルに対するカラーデ
ータの書込みを行なうことができる。
Hereafter, by repeating the above series of operations, 8
Image data can be written in bit units to a predetermined area of the screen memory (2). In this case, data is not supplied from the processor (3) through the system bus (5), but one pixel worth of data is supplied from the color register section (14), so a maximum of 16 pixels is supplied. Color data can be written for a predetermined number of pixels up to.

以」二の説明から明らかなように、フィルインモードで
の書込みを行なう場合には、画面メモリ(2)からのデ
ータ読出し動作、および読出しデータの所望箇所のみに
対するデータ更新動作が全く不要となり、単に所望のピ
クセルのみに対する書込みを行なうだけでよいから、ソ
フトウェアによる管理が不要になるとともに、画面メモ
リに対するアクセス回数が減少し、全体として多値画像
データ書込みのための所要時間を短縮することができる
As is clear from the following explanation, when writing in the fill-in mode, the operation of reading data from the screen memory (2) and the operation of updating only the desired part of the read data are completely unnecessary, and the operation is simply performed. Since it is only necessary to write to desired pixels, software management is not required, the number of accesses to the screen memory is reduced, and the time required for writing multivalued image data can be shortened as a whole.

以上要約すれば、何れのモードが選択された場合であっ
ても、画面メモリ(2)に対するアクセスとしては、1
回の書込み、或は1回の読出しのみが行なわれるだけで
あるから、従来のRMWの場合と比較してプロセッサ(
3)による処理順序の管理が全く不要になるのであるか
ら、構成を簡素化することができる他、従来のRMWの
場合に必要であった1回ずつの読出し、および書込みが
、1回だけの読出し、或は書込みだけとなり、全体とし
ての処理時間を大幅に短縮することができるのである。
To summarize above, no matter which mode is selected, access to screen memory (2) is as follows:
Since only one write or one read is performed, the processor (
3), there is no need to manage the processing order at all, so the configuration can be simplified, and each read and write that was required in the case of conventional RMW is now performed only once. Only reading or writing is required, and the overall processing time can be significantly shortened.

尚、この発明は上記の実施例に限定されるものではなく
、例えばシステムバスにおけるデータ幅を16ビツト以
外の幅に設定するとともに、プレーン数を8枚以外の枚
数に設定することが可能である他、この発明の要旨を変
更しない範囲内において種々の設計変更を施すことが可
能である。
It should be noted that the present invention is not limited to the above-described embodiment; for example, it is possible to set the data width in the system bus to a width other than 16 bits and to set the number of planes to a number other than 8. In addition, various design changes can be made without changing the gist of the invention.

〈発明の効果〉 以上のようにこの発明は、ピクセルモード、またはフィ
ルインモードの場合と、プレーンモードの場合とで所定
ビット数のアクセスデータと画面メモリアクセスのため
の所定ビット数のデータとの間におけるデータ変換を行
なっているとともに、ピクセル選択信号、プレーン選択
信号に基いて、画面メモリとの間で実際にアクセスされ
るべきデータを選択しているので、読出し一更新一書込
みの一連の動作を行なうことなく、単に読出し、或は書
込みを行なうのみでよく、全体としての所要時間を大幅
に短縮することができるとともに、構成を簡素化するこ
とができるという特有の効果を奏する。
<Effects of the Invention> As described above, the present invention provides information on the difference between access data of a predetermined number of bits and data of a predetermined number of bits for screen memory access in the case of pixel mode or fill-in mode and in the case of plain mode. In addition to converting data, the data to be actually accessed to and from the screen memory is selected based on the pixel selection signal and plane selection signal, so the series of operations of reading, updating, and writing is performed. It is sufficient to simply read or write without having to read or write, which has the unique effect of significantly shortening the overall time required and simplifying the configuration.

【図面の簡単な説明】 第1図はこの発明の多値画像メモリアクセス装置の一実
施例を示すブロック図、 第2図から第6図はアクセス動作を説明する概略図、 第7図は多値画像メモリアクセス装置を含むビットマッ
プディスプレイ装置の構成を示すブロック図。 (1)・・・モード制御部、(2)・・・画面メモリ、
(3)・・・プロセッサ、(II)・・・モード解析部
、(I2)・・・第1のデータバッファ部、<13)・
・・第2のデータバッファ部、(14)・・・カラーレ
ジスタ部、 (15)・・・選択信号生成部
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a block diagram showing an embodiment of the multilevel image memory access device of the present invention, FIGS. 2 to 6 are schematic diagrams explaining access operations, and FIG. 1 is a block diagram showing the configuration of a bitmap display device including a value image memory access device. FIG. (1)...mode control unit, (2)...screen memory,
(3)...Processor, (II)...Mode analysis section, (I2)...First data buffer section, <13)
...Second data buffer section, (14)...Color register section, (15)...Selection signal generation section

Claims (1)

【特許請求の範囲】 1、第1の方向に配列された多数のビット、および上記
第1の方向に直交する第2の 方向に配列された多数のビットで1フレ ームが構成され、かつ上記両方向にそれ ぞれ直交する第3の方向に複数ビットで 各ピクセルの色データを表わす画面メモ リを有するビットマップディスプレイ装 置において、少なくとも1ピクセル単位 で画面メモリの第3の方向に複数ビット の色データの書込み、或は読出しを行な うピクセルモード、および画面メモリの 第1の方向の複数ビットのうち予め定め るビットに対応して画面メモリの第3の 方向に予め設定した複数ビットの色デー タの書込みを行なうフィルインモードの ためのデータ変換を行なう第1のデータ 変換手段と、画面メモリの第1の方向に 複数ビットずつ画像データの書込み、或 は読出しを行なうプレーンモードのため のデータ変換を行なう第2のデータ変換 手段と、フィルインモードのための複数 ビットの色データを格納しているととも に、フィルインモード遂行時に色データ を第1のデータ変換手段に供給する色デ ータ格納手段と、ピクセルモード、或は フィルインモードのためのアクセス可能 なピクセルを選択するピクセル選択信号、 およびプレーンモードのためのアクセス 可能なプレーンを選択するプレーン選択 信号を選択的に生成する選択信号生成手 段と、外部のモード信号発生源からの信 号に基いてモードを解析し、解析結果に 基いて上記両データ変換手段、色データ 格納手段、および選択信号生成手段を制 御するモード制御手段とを有することを 特徴とするビットマップディスプレイ装 置における多値画像メモリアクセス装置。 2、第1のデータ変換手段が、書込みのた めに供給された複数ビットの色データを ピクセル方向に展開するものである上記 特許請求の範囲第1項記載のビットマッ プディスプレイ装置における多値画像メ モリアクセス装置。 3、第2のデータ変換手段が、フレームメ モリの第1の方向に対する書込みのため に供給された複数ビットのデータをプレ ーン方向に展開するものである上記特許 請求の範囲第1項記載のビットマップデ ィスプレイ装置における多値画像メモリ アクセス装置。
[Claims] 1. One frame is composed of a large number of bits arranged in a first direction and a large number of bits arranged in a second direction perpendicular to the first direction, and writing a plurality of bits of color data in the third direction of the screen memory in units of at least one pixel in a bitmap display device having a screen memory representing color data of each pixel with a plurality of bits in a third direction, each perpendicular to the second direction; Alternatively, there is a pixel mode in which reading is performed, and a fill-in mode in which color data of a plurality of bits preset in the third direction of the screen memory is written in correspondence with a predetermined bit among the plurality of bits in the first direction of the screen memory. a first data conversion means that performs data conversion for a plain mode, and a second data conversion means that performs data conversion for a plain mode that writes or reads image data in a first direction of the screen memory in units of multiple bits. means for storing a plurality of bits of color data for the fill-in mode and supplying the color data to the first data converting means when performing the fill-in mode; selection signal generation means for selectively generating a pixel selection signal for selecting an accessible pixel for the plane mode and a plane selection signal for selecting an accessible plane for the plane mode; and a signal from an external mode signal source. A multivalued bitmap display device characterized in that it has a mode control means for analyzing the mode based on the analysis result and controlling both the data conversion means, the color data storage means, and the selection signal generation means based on the analysis result. Image memory access device. 2. The multivalued image memory in the bitmap display device according to claim 1, wherein the first data conversion means develops the multi-bit color data supplied for writing in the pixel direction. Access device. 3. The bitmap according to claim 1, wherein the second data conversion means expands the plurality of bits of data supplied for writing in the first direction of the frame memory in the plane direction. A multivalued image memory access device in a display device.
JP8183487A 1987-04-01 1987-04-01 Multilevel image memory access device in bit map display device Pending JPS63245781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8183487A JPS63245781A (en) 1987-04-01 1987-04-01 Multilevel image memory access device in bit map display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8183487A JPS63245781A (en) 1987-04-01 1987-04-01 Multilevel image memory access device in bit map display device

Publications (1)

Publication Number Publication Date
JPS63245781A true JPS63245781A (en) 1988-10-12

Family

ID=13757499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8183487A Pending JPS63245781A (en) 1987-04-01 1987-04-01 Multilevel image memory access device in bit map display device

Country Status (1)

Country Link
JP (1) JPS63245781A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278474A (en) * 1989-04-20 1990-11-14 Fujitsu Ltd Packed pixel vram access system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278474A (en) * 1989-04-20 1990-11-14 Fujitsu Ltd Packed pixel vram access system

Similar Documents

Publication Publication Date Title
JP2683564B2 (en) Software-configurable memory structure for data processing system with graphic processing function
US5233689A (en) Methods and apparatus for maximizing column address coherency for serial and random port accesses to a dual port ram array
EP0240410A2 (en) Pixel processor
EP0398510B1 (en) Video random access memory
JPH09245179A (en) Computer graphic device
JP3027445B2 (en) Memory control device
JPH07181941A (en) Frame buffer device provided with high-speed copying means and execution method of double-buffered animation using said device
JP2817111B2 (en) High resolution video output frame generation method and apparatus
US5678037A (en) Hardware graphics accelerator system and method therefor
US4935880A (en) Method of tiling a figure in graphics rendering system
JPS63245781A (en) Multilevel image memory access device in bit map display device
EP0349630A1 (en) Method of drawing in graphics rendering system
US5895502A (en) Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks
JPH0740242B2 (en) Data transfer method
JPH08211849A (en) Display control device
JP2899838B2 (en) Storage device
JPH0118432B2 (en)
JP3833366B2 (en) Image data storage device
JP3699496B2 (en) Image supply method and graphic controller using spatial redundancy to improve bandwidth
JPS6024987B2 (en) Image processing storage device
JPS58138163A (en) Picture signal rotating system
JPS62113193A (en) Memory circuit
JPS61255475A (en) Color graphic processor
JPH0863595A (en) Method and device for rotation processing of image
JP3016372B2 (en) Image processing device