JPS63231580A - Data normalizing circuit - Google Patents

Data normalizing circuit

Info

Publication number
JPS63231580A
JPS63231580A JP62064310A JP6431087A JPS63231580A JP S63231580 A JPS63231580 A JP S63231580A JP 62064310 A JP62064310 A JP 62064310A JP 6431087 A JP6431087 A JP 6431087A JP S63231580 A JPS63231580 A JP S63231580A
Authority
JP
Japan
Prior art keywords
data
circuit
spatial filtering
positive
sign bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62064310A
Other languages
Japanese (ja)
Inventor
Takeshi Tokoro
所 剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62064310A priority Critical patent/JPS63231580A/en
Publication of JPS63231580A publication Critical patent/JPS63231580A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To obtain a data normalizing circuit normalizing a spatial filtering result by providing the data normalizing circuit with a positive data forming circuit finding out the absolute value of compression data outputted from a data compressing circuit. CONSTITUTION:The data compressing circuit forms compression data obtained by continuously extracting a part of data consisting of bits other than a sign bit to be the most significant bit of data processed by spatial filtering processing and adding a sign bit to the extracted data so that the sign bit is the most significant bit and applies the formed compression data to the positive data forming circuit. The positive data forming circuit calculates the absolute value of the compression data and outputs always positive compression data to a monitor. Thus, the spatial filtering result can be normalized without adopting a specified display system so that the spatial filtering result can be displayed on an ordinary monitor.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、画像データを空間フィルタリング処理した結
果を通常階調のモニタに表示するためのデータ正規化回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a data normalization circuit for displaying the results of spatial filtering processing on image data on a normal gradation monitor.

(従来の伎術) 従来、画像処理の手法の1つに空間フィルタリング処理
というものがおる。これはnxnの小領域の画像データ
にそれに対するフィルタ係数を積和演算して、前記係数
の与え方により微分等の処理を行うものでおる。通常、
この積和演算の結果は入力画像データのビット数より大
きなビット数で表わされる。このため、前記空間フィル
タリング後の画像データを表示するには非常に高い階調
のモニタが必要となる。また、画像データは通常正の整
数で表わされるが、フィルタ係数に負の数(2の補数)
を与える場合もあり、前記積和演算結果は符号付きのデ
ータ(負の数もとるということ)となってしまう。従っ
て、前記積和演算結果をそのまま画像データとして用い
るには、ハード的に特殊な表示方式が必要となって装置
が複雑になると共に、前記演算結果に再フィルタ処理を
施す等2重、3重のフィルタ処理を行わなければならず
、このような処理はハード的に制限され、実用的でない
という欠点があった。
(Conventional theater techniques) One of the conventional image processing techniques is spatial filtering processing. In this method, filter coefficients for the image data of a small area of nxn are subjected to a sum-of-products operation, and processing such as differentiation is performed depending on how the coefficients are given. usually,
The result of this product-sum operation is expressed by a larger number of bits than the number of bits of the input image data. Therefore, a monitor with very high gradation is required to display the image data after the spatial filtering. Also, image data is usually expressed as a positive integer, but the filter coefficient is a negative number (two's complement).
In some cases, the result of the product-sum operation becomes signed data (which means that it also takes negative numbers). Therefore, in order to use the product-sum calculation results as they are as image data, a special display method is required in terms of hardware, which complicates the device. However, such processing is limited by hardware and has the disadvantage of being impractical.

(発明が解決しようとする問題点) 従来、画像データを空間フィルタリングすると、その結
果は入力画像データのビット数よりも大きなビット数で
表わされると共に、負の整数となる場合もある。このた
め前記フィルタリング結果をこのまま画像データとして
用いるには、高い階調のモニタが必要となると共にハー
ド的に特殊な表示方式をとらなければならず、ハード的
な処理に限度が生じて実用的でないという欠点があつ・
 た。
(Problems to be Solved by the Invention) Conventionally, when image data is spatially filtered, the result is represented by a larger number of bits than the number of bits of input image data, and may also be a negative integer. Therefore, in order to use the filtering results as they are as image data, a monitor with high gradation is required, and a special display method must be used in terms of hardware, which limits hardware processing and is not practical. There is a drawback that
Ta.

そこで本発明は上記の欠点を除去するもので、特殊な表
示方式をとらず且つ通常のモニタに空間フィルタリング
結果を表示しえるように前記空間フィルタリング結果を
正規化するデータ正規化回路を提供することを目的とし
ている。
SUMMARY OF THE INVENTION Therefore, the present invention aims to eliminate the above-mentioned drawbacks, and provides a data normalization circuit that normalizes spatial filtering results so that the spatial filtering results can be displayed on a normal monitor without using a special display method. It is an object.

[発明の構成コ (問題点を解決するための手段) 本発明は、画像データを空間フィルタリング処理してそ
の結果を正規化してモニタ画面に表示するシステムにお
いて、空間フィルタリング処理したデータの最上位ビッ
トのサインビットを除いた他のビットから成るデータの
一部分を連続して抜き出し、この抜き出したデータに前
記サインビットが最上位ビットとなるように付加して成
る圧縮データを作出するデータ圧縮回路と、このデータ
圧縮回路からの前記圧縮データの絶対値をとる正データ
作出回路とから構成される。
[Configuration of the Invention (Means for Solving Problems)] The present invention provides a system for spatially filtering image data, normalizing the result, and displaying the result on a monitor screen. a data compression circuit that creates compressed data by continuously extracting a part of data consisting of bits other than the sign bit and adding the sign bit to the extracted data so that the sign bit becomes the most significant bit; and a positive data generation circuit that takes the absolute value of the compressed data from the data compression circuit.

(作用) 本発明のデータ正規化回路において、データ圧縮回路は
空間フィルタリング処理したデータの最上位ビットのサ
インビットを除いた他のビットから成るデータの一部分
を連続して抜き出し、この抜き出したデータに前記サイ
ンビットが最上位ビットとなるように付加して成る圧縮
データを作出し、これを正データ作出回路に与える。正
データ作出回路は前記圧縮データの絶対値をとって常に
正の圧縮データをモニタに出力する。
(Operation) In the data normalization circuit of the present invention, the data compression circuit continuously extracts a part of the data consisting of bits other than the sign bit of the most significant bit of the spatially filtered data, and converts the extracted data into Compressed data is created by adding the sign bit as the most significant bit, and this is supplied to a positive data creation circuit. The positive data generation circuit takes the absolute value of the compressed data and always outputs positive compressed data to the monitor.

(実施例) 以下本発明の一実施例を図面を参照して説明する・第1
図は本発明のデータ正規化回路の一実施例を示したブロ
ック図である。1は入力画像データ100の小領域とフ
ィルタ係数間の論理和演算を行う積和演算回路、2は積
和演算回路1の出力データ(20ビツト) 200の最
上位ビット(MSB>・を反転させるMSB処理回路、
3は積和演算回路1の出力データ200より指定された
位置の連続した所定ビットのデータをセレクトするデー
タセレクト回路、4は積和演算回路1の出力データの形
式が正の整数の場合はデータセレクト回路3より出力さ
れるデータのMSBを選択し、前記出力データの形式が
符号付きのデータ(負のデータ)の場合はMSB処理回
路2から出力されるMSBを選択して、これを出力する
セレクタである。
(Example) An example of the present invention will be described below with reference to the drawings.
The figure is a block diagram showing one embodiment of the data normalization circuit of the present invention. 1 is a product-sum calculation circuit that performs a logical sum operation between a small area of input image data 100 and a filter coefficient; 2 is a product-sum calculation circuit that inverts the output data (20 bits) of the product-sum calculation circuit 1 (20 bits) 200; MSB processing circuit,
3 is a data select circuit that selects consecutive predetermined bits of data at a specified position from the output data 200 of the product-sum calculation circuit 1; 4 is a data selection circuit when the format of the output data of the product-sum calculation circuit 1 is a positive integer; Selects the MSB of the data output from the select circuit 3, and if the format of the output data is signed data (negative data), selects the MSB output from the MSB processing circuit 2 and outputs it. It is a selector.

次に本実施例の動作について説明する。以下、一般的な
例として入力画像データ長8ビツト(データの種類は正
の整数)、フィルタ係数長8ビット(データの種類は正
の整数おるいは符号付きデータ)及びフィルタリングの
大きさ3X3の場合について説明する。この場合、積和
演算回路1にて積和演算を行った後の出力データ200
は最大20ビツトとなる。ここでフィルタ係数を正の整
数とした場合、前記出力データ200は20ビツト全て
データとなるが、フィルタ係数を2の補数を用いて負の
数をとることも可能とした場合、第2図(A)に示す如
くデータ20ピツト中、そのMSBはサインビットSと
なる。先ず、入力画像データ100は積和演算回路1に
てフィルタ係数と積和演算され、その演算結果である出
力データ200がデータセレクト回路3に出力され、る
と共に、前記出力データ200のMSBがMSBffi
理回路2に出回路2る。
Next, the operation of this embodiment will be explained. Below, as a general example, the input image data length is 8 bits (the data type is a positive integer), the filter coefficient length is 8 bits (the data type is a positive integer or signed data), and the filtering size is 3x3. Let me explain the case. In this case, the output data 200 after performing the product-sum calculation in the product-sum calculation circuit 1
has a maximum of 20 bits. If the filter coefficient is a positive integer, all 20 bits of the output data 200 will be data, but if the filter coefficient can be a negative number using two's complement, then as shown in FIG. As shown in A), among the 20 data pits, the MSB is the sign bit S. First, input image data 100 is subjected to a product-sum calculation with a filter coefficient in a product-sum calculation circuit 1, and output data 200, which is the result of the calculation, is output to a data selection circuit 3. At the same time, the MSB of the output data 200 is
Output circuit 2 is output to logic circuit 2.

データセレクト回路3は、入力される第2図(A)で示
すような20ビツトのデータのMSBであるサインビッ
トSをMSBとし、このMSBを除く7ビツトについて
は、出力データ200のMSB以外の19ビツトデータ
の中から任意の連続したビット列(第2図(A)の斜線
の部分)をセレクトして、第2図(B)に示す如く都合
8ビツトのデータ300を出力する。この結果、積和演
算回路1の出力データ200はデータセレクト回路3に
て8ビツトのデータ300となって、その値力神128
〜127の間に圧縮される。
The data select circuit 3 uses the sign bit S, which is the MSB of the input 20-bit data as shown in FIG. An arbitrary continuous bit string (the shaded part in FIG. 2(A)) is selected from among the 19-bit data, and a total of 8-bit data 300 is output as shown in FIG. 2(B). As a result, the output data 200 of the product-sum calculation circuit 1 becomes 8-bit data 300 in the data selection circuit 3, and its value is 128.
~127.

一方、MSI理回路2は入力される出力データ200の
MSBを反転し、その結果をセレクタ4の一方の入力に
出力する。セレクタ4の他方の入力には出力データ30
0のMSBが入力される。このため、セレクタ4は積和
演算回路1の出力データ200のデータ形式が正の整数
の場合、出力データ300のMSBを出力データ300
の残り7ビツトのデータと共に出力し、前記出力データ
200のデータ形式が符号付きのデータ(負の整数)の
場合、MSI理回路2の反転MSBを前記出力データ3
00の残りの7ビツトのデータと共に出力する。
On the other hand, the MSI logic circuit 2 inverts the MSB of the input output data 200 and outputs the result to one input of the selector 4. Output data 30 is input to the other input of selector 4.
The MSB of 0 is input. Therefore, when the data format of the output data 200 of the product-sum operation circuit 1 is a positive integer, the selector 4 selects the MSB of the output data 300 as the output data 300.
If the data format of the output data 200 is signed data (negative integer), the inverted MSB of the MSI logic circuit 2 is output together with the remaining 7 bits of data.
It is output together with the remaining 7 bits of data of 00.

これにより空間フィルタリング結果は正規化され、通常
の画像データの形式である第2図(C)に示したような
8ビツトの正の整数に統一される。
As a result, the spatial filtering results are normalized and unified into 8-bit positive integers as shown in FIG. 2(C), which is a normal image data format.

本実施例によれば、積和演算回路1の出力データ(空間
フィルタリング結果)を正規化して、8ビツトの正の整
数とすることができるため、空間フィルタリング結果を
特殊な表示方式をとらず且つ通常の階調のモニタにて表
示させることができる。
According to this embodiment, the output data (spatial filtering results) of the product-sum calculation circuit 1 can be normalized to an 8-bit positive integer, so the spatial filtering results can be displayed without any special display method. It can be displayed on a normal gradation monitor.

なお、上記正規化したデータをモニタに表示した場合、
空間フィルタリング結果の絶対的な値は維持できなくな
るが、空間フィルタリング結果は各画素同士の相対的な
値が意味を持つものであり、上記正規化データを表示し
た場合もこの相対的な値は維持することができるので実
用性を損うことはない。
Furthermore, when the above normalized data is displayed on a monitor,
Although the absolute value of the spatial filtering result cannot be maintained, the relative value of each pixel in the spatial filtering result has meaning, and this relative value is maintained even when the above normalized data is displayed. It is possible to do this without compromising practicality.

[発明の効果] 以上記述した如く本発明のデータ正規化回路によれば、
特殊な表示方式をとらず且つ通常のモニタに空間フィル
タリング結果を表示できるように前記空間フィルタリン
グ結果を正規化し得る効果がある。
[Effects of the Invention] As described above, according to the data normalization circuit of the present invention,
There is an advantage that the spatial filtering results can be normalized so that the spatial filtering results can be displayed on a normal monitor without using a special display method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のデータ正規化回路の一実施例を示した
ブロック図、第2図は第1図の回路の各部のデータ例を
示した図である。 1・・・積和演算回路 2・・・MSB処理回路3・・
・データセレクト回路 4・・・セレクタ 代理人 弁理士 則 近 憲 佑 同  山王 − 第1図 (A)  (B)   (C) jI2図
FIG. 1 is a block diagram showing an embodiment of a data normalization circuit of the present invention, and FIG. 2 is a diagram showing an example of data in each part of the circuit of FIG. 1... Product-sum calculation circuit 2... MSB processing circuit 3...
・Data selection circuit 4...Selector agent Patent attorney Noriyuki Chika Ken Yudo Sanno - Figure 1 (A) (B) (C) jI2 diagram

Claims (1)

【特許請求の範囲】[Claims] 画像データを空間フィルタリング処理してその結果を正
規化してモニタ画面に表示するシステムにおいて、空間
フィルタリング処理したデータの最上位ビットのサイン
ビットを除いた他のビットから成るデータの一部分を連
続して抜き出し、この抜き出したデータに前記サインビ
ットが最上位ビットとなるように付加して成る圧縮デー
タを作出するデータ圧縮回路と、このデータ圧縮回路か
ら出力される前記圧縮データの絶対値をとる正データ作
出回路とを具備して成ることを特徴とするデータ正規化
回路。
In a system that spatially filters image data, normalizes the results, and displays the result on a monitor screen, a part of the data consisting of bits other than the most significant sign bit of the spatially filtered data is continuously extracted. , a data compression circuit that creates compressed data by adding the sign bit to the extracted data such that the sign bit becomes the most significant bit; and a positive data creation circuit that takes the absolute value of the compressed data output from this data compression circuit. A data normalization circuit comprising a circuit.
JP62064310A 1987-03-20 1987-03-20 Data normalizing circuit Pending JPS63231580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62064310A JPS63231580A (en) 1987-03-20 1987-03-20 Data normalizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62064310A JPS63231580A (en) 1987-03-20 1987-03-20 Data normalizing circuit

Publications (1)

Publication Number Publication Date
JPS63231580A true JPS63231580A (en) 1988-09-27

Family

ID=13254535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62064310A Pending JPS63231580A (en) 1987-03-20 1987-03-20 Data normalizing circuit

Country Status (1)

Country Link
JP (1) JPS63231580A (en)

Similar Documents

Publication Publication Date Title
US7715656B2 (en) Magnification and pinching of two-dimensional images
Trahanias et al. Vector directional filters-a new class of multichannel image processing filters
JP2003179882A (en) Method of edge based interpolation
JP4118881B2 (en) Multi-tone monochrome image display method, multi-tone monochrome image display device, computer, monochrome display device, reconversion adapter, and video card
KR100573527B1 (en) How to compress and restore graphic images
US6710819B2 (en) Method and system for improved display filtering
JPH0134496B2 (en)
JPH08147453A (en) Method and device for look-up table generation
EP1862995A1 (en) Method and apparatus for spatial and temporal dithering
JPS63231580A (en) Data normalizing circuit
JP4710252B2 (en) Image display device, image display method, and image display program
JPH0564000A (en) Method for compressing and expanding image data
JPS61272875A (en) Image processor
JPS581275A (en) Shading circuit
JPH01270175A (en) Picture processor
JP2843232B2 (en) Apparatus and method for contrast enhancement
JP2889244B2 (en) Image processing device
JP3029645B2 (en) Image display control device
JP2837969B2 (en) Image processing method
JPH06110427A (en) Method for processing image information and device therefor
JPH05258067A (en) Method for converting compressed image into decompressed reduce level of gray level
JPH0449472A (en) Method for contracting image
JPH04154374A (en) Image data encoding device
JPH03265367A (en) Display processing system for reduced picture
JPS60134976A (en) Synthesizer of color picture