JPS63198417A

JPS63198417A - 高ダイナミツク信号を増幅・標本化する装置

Info

Publication number: JPS63198417A
Application number: JP62007410A
Authority: JP
Inventors: クロード　ボードセル; ピエール　フォケ
Original assignee: IFP Energies Nouvelles IFPEN
Current assignee: IFP Energies Nouvelles IFPEN
Priority date: 1985-12-19
Filing date: 1987-01-14
Publication date: 1988-08-17
Also published as: CA1263188A; US4779055A; DE3674771D1; NO870107L; NO171188B; NO870107D0; FR2593004A1; EP0231679B1; NO171188C; EP0231679A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は高ダイナミック信号を増幅・標本化する新規な
装置に関する。

本発明による装置は特に、信号をＡ／Ｄ変換器で数値化
し記録する前に、信号取得チェンにおける信号を増幅・
標本化に、特に地震信号の増幅に適用される。

地震予想方法は一般に、地震源による波の伝達、下層土
の異なる反射境界面により反射して戻された波の受入れ
および、下層土の形状を表わす地震記録の形成を含む。

波は研究される地震プロフィルに沿い間隔をおいたきわ
めて多数のセンサを有する受入装置により受入れられる
。

海中の地震予想では、センサが、ストリーマと呼ばれる
きわめて長い可撓密封シースの内側全体に配布される。

最近のストリーマでは、センサΦアセンブリは複数個の
サブアセンブリに分割される。同一サブアセンブリのセ
ンサによりピックアップされた信号は、これらを数値化
、記録する電子データ取得装置により接続される。各伝
達・受信サイクル後、ストリーマの異なる装置により記
録される信号はマルチプレックス伝達システムを介して
中央制御・記録実験室へ伝達される。

これには異なる装置が中央実験室の制御のもと、間欠的
かつ順次接続される数個の送信線を含む。

このような送信システムは例えばフランス特許第２．４
７１，０８８号に記載されている。

きわめて大きい分解力を得るようにするため、きわめて
長く地震センサ数を増加させた地震ストリーマが開発さ
れ、その結果、すべての信号を収集するために使用する
取得装置の数および複雑さが当然に増大される。取得装
置は一般に、ストリーマのセクション間に挿入される密
封箱内に配設され、これら密封箱はデータ送信ライン、
指令・テスト信号送信ラインおよび電源ラインにより中
央実験室へ接続される。

取得装置の収集容量の増大に伴いその電子モジュール数
を増加させる。これにより挿入箱の容積と重量が増大し
、また消費電気エネルギがかなり増大する。そこで、異
なる電子モジュールを最適化して性能、信頼性および比
較的小さい電力消費を同時に満足させることが望ましい
。

これは特に、地震センサが受信した信号の振幅をＡ／Ｄ
変換器に付与しうるレベルにさせるようにした増幅チェ
ンについても言える。

受信信号が、一定利得事前増幅器に事前印加後、取得チ
ェンの頭部に配設されるアナログ・マルチプレクサの入
力に印加される増幅構成は周知である。マルチプレクサ
の出力は直列配置の増幅要素チェンにより形成される単
一増幅器に接続され、夫々の出力は次の要素の入力に接
続される。各増幅要素の利得はなるべく、数字１の全べ
きに選定される。

任意の２つの連続サンプル間の振幅変化はきわめて大き
いので、選択部材は、最適レベルに達するように各信号
を通過させる増幅ユニットの数を選択しかつ、この信号
が、記録装置に接続される。Ａ／Ｄ変換器の入力に得ら
れる増幅要素の出力を切換える。例えばフランス特許第
２．１１０．７５８号に記載の第１変型例では、増幅要
素はすべて、利得は同じである。第２の変型例では、チ
ェンにおける異なる増幅要素の利得は互いに異なり、そ
れらの値は数字２の連続べきより選ばれる。１つの実施
例はフランス特許出願節２．３７３．９１４号に記載さ
れる。この出願はｎ個のステージにより形成される増幅
器に関し、任意の増幅ステージの利得の値は前置増幅ス
テージの利得値の２乗である。

ヘッド・マルチプレクサにより送出される連続サンプル
は、増幅ステージの上流に配設され、高ダイナミック信
号を演算するサンプル・ホールドユニット（以下Ｓ−Ｈ
ユニットと称する）に記憶される。このような構成では
、現在使用されているＳ＠Ｈユニットは連続サンプル間
に霧（信号）を導入するという欠点がある。それにより
生ずるエラーは増幅チェンの最大利得と等しい利得で増
幅される。さらにまた、一般にＳ−Ｈユニットに含まれ
るバッファ増幅器は増幅ステージ数をさらに増加する。

本発明による装置は、上記欠点を解消し、マルチプレク
サより到来する高ダイナミック信号を増幅し標本化させ
る。

本発明の装置は、各々が帰還回路網と連動しかつ数種の
利得値を選択的にとりうる第１および第２増幅・標本化
手段と、増幅・標本化手段から放出される信号を閾値電
圧と比較する電圧比較手段と、増幅・標本化手段から放
出される信号を前記電圧比較手段へ印加し前記増幅会標
本化手段の利得を変える整流手段と、整流手段を選択す
る手段とを含む。

増幅・標本化ユニットは直列配置の２つのサンプル・ホ
ールドユニットを含み、第１ユニツトの出力は第２ユニ
ツトの入力に永久的に接続され、前記サンプルｅホール
ドユニットは前記選択手段の制御のもとに前記整流手段
の選択的閉成によって数個の一定利得値をとることがで
き、前記整流手段は、マルチプレクサから放出される電
圧または第２サンプル争ホールドユニツトからの電圧の
いずれかを第１サンプル・ホールドユニットの入力に選
択的に接続する第１切換要素を備える。

帰還回路網はなるべく、第１サンプル・ホールドユニッ
トには１，２または１６の増幅利得を、第２ユニツトに
は２または１６の利得を付与するように選ばれる。

本発明の装置はつぎのような多くの利点を有する。すな
わち、直列接続の２つのユニットは所要のすべてのブロ
ッキング、標本化および増幅機能を有し、各々はきわめ
て限られた数の異なる利得値（正確には２つまたは３つ
）をとりうるので、それらを得るのに必要な帰還回路網
は減少される。そこで、電力消費は比較的少ないが、限
られた数の利得調節工程および連続再増幅によって、き
わめて広範な増幅ダイナミックが得られる。簡単かつ信
頼性のある構造となる。このような装置は特にきわめて
長大な地震ストリーマの構造に好適である。

さらにまた、各サンプルΦホールド（Ｓ　＠Ｈ）ユニッ
トにより連続的に記憶される信号のダイナミックスは、
この機能が頭部に配設される単一要素により充足される
場合よりかなり小さいので、サンプル間の霧（信号）の
寄生的効果は少なくなる。

本装置の他の特徴および利益は添付図面についての非限
定例による以下の一実施例の説明より明らかとなる。

本装置は第１電子両方向スイッチ５Ｏ（１）を含む（第
１図）。スイッチＳＯの第１入力はマルチプレクサ２よ
り被増幅信号サンプルＶｅを受入れる。スイッチＳＯの
２つの出力はＳ−ＨユニットＡの第１入力ＤＩ　　（非
反転入力）に接続される。その出力ｄ３は直列接続の３
つの抵抗Ｒ１，Ｒ２，Ｒ３を介し接地接続される。ブロ
ッキング・サンプラＡの第２入力Ｄ２　　（反転入力）
は周知形式の第１電子スイツチＩｌｌを介し出力Ｄ３に
、そして、第２電子スイツチＩ１２を介し抵抗Ｒ１，Ｒ
２間の接続点に、さらに第３スイツチＩ　ｌｉＢを介し
抵抗Ｒ２，Ｒ３間の接続点に接続される。

Ｓ−ＨユニットＡの制御入力Ｄ４には、該入力に印加さ
れる信号を交互に標本化・記憶するため信号が印加され
る。スイッチＩｌｌ、Ｉ１２または１１１６は各々、制
御入力ＣＩ、Ｃ２，Ｃ３を備え、さらにこれらに信号ｉ
ＩＬ、ｔ　１２＋ｉ　ｌｉＢを印加することによって夫
々閉成される。

これら３つの抵抗Ｒ１，Ｒ２，Ｒ３および３つのスイッ
チ１１１．　１１２．　１１１６により従来の帰還回路
網を形成する。抵抗の値はスイッチ！１１゜１１２、　
１１１６の選択的閉成により、単一利得または利得２ま
たは利得３のいずれかをＳ＠Ｈユニットに付与するよう
に選択される。ＳφＨユニットＡはその帰還回路網とス
イッチＩｌｌ。

１１２、　　ｌ１１６と共に第１増幅・標本化装置を形
成する。　　゛ＳφＨユニットＡの出力ａ３は第２Ｓ−ＨユニットＢの
第１入力ｂｌ　　（非反転）に接続される。その出力ｂ
３も直列接続の３つの抵抗Ｒ４゜Ｒ５，Ｒｅを介し接地
接続される。Ｓ−ＨユニットＢの第２（反転）入力ｂ２
は、第４スイツチ１２２を介し抵抗Ｒ４，Ｒ５間の接続
点に、また、第５スイツチ１２１６を介し抵抗Ｒ５，Ｒ
ｅ間の接続点に接続される。スイッチ！２２゜１２１６
はまた制御入力Ｄｉ、Ｄ２を備え、それらに信号Ｌ　２
２．　　ｉ　２１６を印加することにより夫々閉成され
る。同様に、Ｓ−ＨユニットＢは制御信号ｅｂ２を印加
する入力ｄ４を備える。また、３つの抵抗Ｒ４，Ｒ５，
Ｒｅおよび２つのスイッチ１２２．　１２１６により従
来の帰還回路網を形成する。３つの抵抗の値は、スイッ
チ１２２またはスイッチ１２１６の閉成により利得２ま
たは利得１６をＳ−ＨユニットＢに付与するように選ば
れる。ＳｉＨユニットＢと、帰還回路網と連動スイッチ
１２２．　　Ｉ２１６とにより第２増幅・標本化装置を
形成する。

Ｓ−ＨユニットＢの出力ｄ３はスイッチ５Ｏ（１）の第
２入力に接続される。２つのＳ−ＨユニットＡ、Ｂの夫
々出力は両方向スイッチ５ｌ（３）の２つの入力に接続
される。スイッチＳｌの相互接続入力により本装置の出
力を形成する。

そこで得られる信号Ｖｓは周知形式のＡ／Ｄ変換器４に
印加される。

スイッチＳＯとＳｌには制−入力を備えている。スイッ
チに、制御信号ＳＯ，Ｓｌを選択的に印加することによ
りスイッチは閉成される。

本装置の出力で得られる信号Ｖｓは閾値スイッチ５の入
力に印加される。これは、一方が正で他方が負の２つの
対称基準電圧ＶＲ＋、　ＶＲ−と、入力が２入力アンド
ゲート６の夫々入力に接続されている２つの比較増幅器
ＡＩ、Ａ２によって比較される。ＣＰ／はアンドゲート
６の出力で得られる信号である。出力信号Ｖｓの振幅の
絶対値が閾値電圧ＶＲ＋より、小さいか大きいかにより
信号ＣＰ／は１または０となる。閾値比較器５よりの信
号ＣＰ／は記憶要素７に印加される。信号ＣＰ／の記憶
値ＣＰ／Ｍは、種々制御信号を創成する同期化部材８に
より使用される。以下で詳述するように、同期化部材８
により発生される種々信号は利得値を記憶するアセンブ
リＫに印加される。

同期化部材８は、周波数が分割要素１０において一定の
因数により分割される基準信号を発生する発振器９を含
む（第２図）。分割器ＩＯにより発生されるクロック信
号Ｈは一方で、デコーダ１１に印加され、このデコーダ
は１０個の出力で、クロック信号Ｈの期間と等しい間隔
で分離されるＩＯ連続回数を規制する出力信号Ｍｏ−Ｍ
ｇを送出する。また、他方の入力が記憶要素７から信号
ＣＰ／Ｍを受信するフリップ争フロップ１２の第１入力
にも印加される。またフリップ・フロップ１２の出力で
得られる２つの信号１１１Ｇ。

ｉ　２ｉ６は夫々、スイッチ１１１［ｉ、　　Ｉ２１６
の制御入力に印加される（第１図）。フリップ・フロッ
プ１２の相補Ｑ出力で得られる。２つの信号Ｌ１２．ｉ
２２により夫々、スイッチ１１２．１２２の制御信号を
形成する（第１図）０信号ＭＯとＭ２は夫々、第２フリツプフロツプ１３の２
つ入力に印加される。そのＱ出力で得られる信号はスイ
ッチＳＯの制御信号ＳＯとしてまた、Ｓ・ＨユニットＡ
のスイッチＩｌｌの制御信号ｉｌｌとして使用される（
第１図）。

デコーダ１１からの２つの連続信号ＭＯ，Ｍｌはオアゲ
ート１４を介し第３フリップ・フロップ１５の第１入力
に印加される。このフリップ・フロップ１５はその「ク
ロック」入力で、アントゲ−）１６により２つの入力が
送出される信号を受信し、その入力は夫々、分割器ＩＯ
からのクロック信号Ｈと記憶信号ＣＰ／Ｍとを受信する
。フリップ・フロップ１５の第１出力端子で得られる信
号Ｓｌを用いてスイッチＳｌを制御する（第１図）。相
補出力端子で得られる信号ｅｂ２はＳφＨユニットＢの
入力ｄ４と共にアントゲ−）１７の第１入力にも印加さ
れる。その第２入力にオアゲー）１４からの信号が入力
される。その出力で得られる信号ｅｂｌを用いて入力ｄ
４でＳΦＨユニットＡを制御する（第１図）。

フリップ・フロップ１２により送出される信号ｉ　１２
．　　ｉ　１１６も夫々、２つのアンドゲートｌＢ。

１９の第１入力に印加される。その第２入力には、ゲー
ト１６により送出された信号ＵＰが印加される。２つの
アンドゲート１ｇ、　１９の出力鍵２つのカウンタ２０
．２１の計数入力に接続される。これら２つのカウンタ
の制御入力は、信号Ｍ８が得られるデコーダ１１の出力
に接続される。この信号の印加により計数を抑止する。

これら２つのカウンタの出力ｇＯ，ｇ１．ｇ２．ｇ３は
利得を記憶する要素の入力に接続される。それで、被増
幅信号が最適レベルに達すると、各増幅・標本化サイク
ルの終端でカウンタ２０．２１に凍結される利得値が記
憶される。ゲート１６．１９と、カウンタ２Ｇ、　２１
と記憶要素２２とにより利得記憶アセンブリ９を形成す
る。

ＳΦＨユニットＡとＢは同一である。各ユニットは２つ
の差動増幅器２３．２４を有する（第３図）。第１増幅
器２３はオーブン・ループで接続され、第２増幅器２４
は、周知のように、抵抗Ｒと容量Ｃとによる積分器であ
る。第１増幅器の出力は、同期化部材８より到来する信
号ｅｂを端子ｄ４へ印加することにより作動されるスイ
ッチ！を介し第２増幅器の入力へ接続される。

端子ｄｌとｄ３は夫々、Ｓ−Ｈユニットの入力と出力を
夫々表わす。各Ｓ−ＨユニットＡまたはＢ（第１図）に
連動する帰還回路網は第２増幅器２４の出力と第１増幅
器の反転入力ｄ２との間に接続される。使用されるＳ・
Ｈユニットは集積回路である。

増幅・標本化装置の作動を第４図および第５図の選択線
図により詳細に説明する。各増幅サイクルはつぎの工程
よりなる：（１）最初の標本化工程ＥＯであって、同期化部材は：（ａ）スイッチＳＯとＳｌを作動して、マルチプレクサ
からの信号ｖｅをＳ−ＨユニットＡの入力に印加すると
ともに第２ユニツトＢからの信号を比較器５に印加する
ようにし、（ｂ）　Ｓ　＠ＨユニットＡ、Ｂへの夫々利ｍｌと利得
１６の印加を制御し、（Ｃ）スイッチ■を作動してミ夫々の容ｆｆ１Ｃに増幅
信号の値を記憶し、（ｉｌ）さらにその後の数工程であって、２つのＳ−Ｈ
ユニットＡ、Ｂの出力における電圧を閾値と比較して、
利得を修正できるようにし、増幅レベルが十分なレベル
でない場合、第２サンプラの出力から第１サンプラの入
力ヘルーブし直して新たな増幅を信号に付与する。

第２８＠Ｈユニツトからの信号が閾値よりも大きい場合
および、その結果信号ＣＰ／が論理値０になる場合、選
択サイクルは第６図の線図で示す方法で継続する。反対
の場合には、選択サイクルの残部を示す第７図による方
法を行う。

説明を簡明にするため、線図にはっぎの約束事項をとり
入れている：（ａ）信号ＳＯの値が論理１であることは、本装置の入
力における信号ｖｅが第１６−ＨユニットＡの入力ｄｌ
に印加されることを意味する。その論理値が０であれば
、ループし直しにより印加される、第２ユニツトＢの出
力における信号が前記入力ｄｉに印加されることを意味
する。

（ｂ）信号Ｓ１に帰因する論理値１は、第１６・Ｈユニ
ットＡからの信号ＶＡが比較器５の入力に加えられるこ
とを意味する。信号Ｓｔの値が論理０であれば、比較器
５に印加される、第２ユニツトＢの出力における信号Ｖ
Ｂとなる。

（ｅ）論理値１を、信号ｉ　１１．　　ｉ　Ｌ２．　　
ｉ　ｌｉｅ　。

ｉ２２，１２Ｌ６．ｅｂｌおよびｅｂ２に割当てること
は、スイッチＩｌｌ、　　Ｉ１２．　１１１６。

１２２、　１２１６およびスイッチ■（第３図参照）が
閉成されることを意味する。これら同じ信号に割当てら
れる値０は、約束事項により、スイッチが閉成されるこ
とを意味する。

（ｄ）利得Ｇの値に、かっこしてＡまたＢが付されてい
ると、この利得を割当てた増幅信号が対応のＳ−Ｈユニ
ットの出力で得られることを意味する。一方がＡで他方
がＢを有する２つの数の桔で表わされると、全利得が２
つのＳΦＨユニットより生じ、第１部分利得は増幅信号
を第１ユニツトＡの出力へ割当て、第２部分利得は信号
を第２ユニツトＢの出力へ割当てることを意味する。

第６図および第７図の２つの線図より分るように、マル
チプレクサからの信号ＶＣのレベルにより、標本化・増
幅サイクルは、最初の工程ＥＯ後、２ないし６の付加的
工程を含む。

第４図のタイミング線図に示すように、例えば、合計の
利得２１１に達するのは、Ｓ−Ｈユニットの一方または
他方により、利得１６を２回、利得２を３回、入力信号
に加えることにより、サイクルの時間Ｍ８で達する。第
６図のタイミング線図もまた、例えば、利得２１２を、
ブロッキング・サンプラＡで一回、同じ利得で第２サン
プラで２回、利得１６で増幅することにより入力信号に
加えることができ、最適なレベルに達するのはサイクル
の時間Ｍ５であることを示す。

クロック信号Ｈのｌθ期間に等しい各持続サイクル後、
新たなサイクルが再び、入力に加えられる他の信号サン
プルｖｅにたいし開始する。

【図面の簡単な説明】

第１図は本装置のブロック線図を示し、第２図は本装置
の作動を調整する同期化装置を略示し、第３図は本装置
の構成に使用されるサンプル・ホールドユニットの構成
を略示し、第４図および第５図は例示として、第１の場
合は利得２　で他の場合は利得２１２を入力信号を付与
するためきわめて不等持続期間の２つの増幅・標本化サ
イクル中における本装置の種々制御信号のタイミング線
図を示し、第６図はほぼ２３の利得を入力信号に付与す
る選択線図の一部を示し、第７図は２４と２１３間の利
得を入力信号に付与する選択線図の補足部分を示す。２・・・・・・マルチプレクサ、４・・・・・・Ａ／Ｄ
変換器、５・・・・・・閾値スイッチ、６、　ｉｆｔ、　１６．１９・・・・・・アンドゲート
、７・・・・・・記憶要素、８・・・・・・同期化部材
、１０・・・・・・分割器、１１・・・・・・デコーダ
、１２、　ｔａ、　１５・・・・・・フリップ・フロッ
プ、１４・・・・・・オアゲート、２０．２１・・・・
・・カウンタ、２２・・・・・・利得記憶要素、２３．
２４・・・・・・差動増幅器、Ａ・・・・・・ブロッキ
ングサンプラ、Ａｔ、Ａ２・・・・・・比較増幅器、Ｃ１−Ｃ５・・・・・・制御入力、１、　　Ｉｌｌ、　　１１２．　１１１６、　　１２２
．　１２１６・・・・・・スイッチ、

Claims

【特許請求の範囲】

（１）マルチプレクサから放出される高ダイナミック信
号を増幅・標本化する装置において、マルチプレクサは
、各々が、帰還回路網と連動しかつ選択的に数種の利得
値をとりうる第１および第２増幅・標本化手段と、増幅
・標本化手段から放出される信号を閾値電圧と比較する
電圧比較手段と、増幅・標本化手段から放出される信号
を前記電圧比較手段に印加し前記増幅・標本化手段の利
得を変える整流手段と、整流手段を選択する手段とを有
し、前記増幅・標本化手段は直列配置の２つのサンプル
・ホールドユニットを含み、前記第１のユニットの出力
は第２のユニットの入力に永久的に接続され、前記サン
プル・ホールドユニットは前記選択手段の制御のもとで
前記整流手段の選択的閉成により数個の一定利得値をと
ることかでき、前記整流手段はマルチプレクサから放出
される電圧または第２サンプル・ホールドユニットから
の電圧を第１サンプル・ホールドユニットの入力に選択
的に接続する第１切換要素を備える、高ダイナミック信
号を増幅、標本化する装置。
（２）第１サンプル・ホールドユニットと連動する帰還
回路網は該回路網に１、２または１６の増幅利得を付与
するように選ばれ、第２サンプル・ホールドユニットと
連動する帰還回路網は該回路網に２または１６の利得を
付与するように選ばれる、特許請求の範囲第１項に記載
の装置。
（３）整流手段を選択する手段は前記帰還回路網と連動
する複数個のスイッチと、前記第１または第２サンプル
・ホールドユニットの出力を比較手段の入力に接続する
第２切換要素とを備え、整流手段を選択する手段は、ク
ロック信号を発生する手段と、同一増幅サイクルの連続
時間を規制する信号を発生するデコーダと、２つのサン
プル・ホールドユニットと連動する帰還回路網のため制
御信号を発生するためクロック信号と電圧比較手段から
の信号とにより作動される第１双安定フリップ・フロッ
プと、デコーダからの２つの信号により作動され、切換
要素のためと第１サンプル・ホールドユニットと連動す
る帰還回路網のスイッチのため制御信号を発生する同一
増幅サイクルにおける連続回数を規制する第２双安定フ
リップ・フロップと、同一増幅サイクルの最初の連続２
回を規制しデコーダからの２つの信号またはクロック信
号からと電圧比較器から到来する信号から得られる信号
のいずれかにより作動されて第２切換要素を制御する信
号を発生するようにした第３双安定フリップ・フロップ
と、第２サンプル・ホールドユニットを制御する信号と
、デコーダからの２つの信号により調整され増幅サイク
ルの最初の２回を規制して第１サンプル・ホールドユニ
ットを制御する信号とを含む、特許請求の範囲第２項に
記載の装置。
（４）選択手段は各増幅サイクルの終了時に利得による
値を記憶するアセンブリを含み、このアセンブリは第１
双安定フリップ・フロップからの信号を計数するカウン
タを含み、これらカウンタの駆動入力はデコーダの出力
に接続され、それらの出力は利得の値を記憶する要素に
接続される特許請求の範囲第３項に記載の装置。