JPS63196103A - Gain adjustment circuit for amplifier - Google Patents

Gain adjustment circuit for amplifier

Info

Publication number
JPS63196103A
JPS63196103A JP2730487A JP2730487A JPS63196103A JP S63196103 A JPS63196103 A JP S63196103A JP 2730487 A JP2730487 A JP 2730487A JP 2730487 A JP2730487 A JP 2730487A JP S63196103 A JPS63196103 A JP S63196103A
Authority
JP
Japan
Prior art keywords
count
gain
amplifier
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2730487A
Other languages
Japanese (ja)
Inventor
Hideo Sato
秀夫 佐藤
Kazuo Nakagome
中込 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2730487A priority Critical patent/JPS63196103A/en
Publication of JPS63196103A publication Critical patent/JPS63196103A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To facilitate the gain adjustment and to attain remote control by using a pushbutton switch, an up-down counter operated in response to the operating mode and a semiconductor variable resistive element in response to the count. CONSTITUTION:In applying intermittent control to the pushbutton switch 12, a monostable multivibrator 13 is activated continuously, a logic '1' is given to an AND gate 10, the up-down counter 15 receives a pulse of a pulse generator 9 and its count is incremented. In releasing the switch 12, the counter stops at the count. When the count reaches 15, the count is stopped. A decoder 19 updates its decoding in response to the count and its signal is converted into a digital level signal by a resistance circuit network 20 and given to a semiconductor variable resistive element (FET) 8 through a voltage controlled circuit 21. The resistance of the FET 8 is increased gradually as the count is incremented and the gain of amplifiers 2A, 5A and the gain at that time is maintained by releasing the switch 12. In operating the switch 12 consecutively, an integration circuit 14 gives a level '1' to the AND gate 11, the count of the counter 15 is incremented and the gain is deceased.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、増幅器のゲインを調整する回路に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a circuit for adjusting the gain of an amplifier.

(従来の技術) 電話機などの従来の増幅器のゲイン調整回路として、第
2図に示すような回路がある。
(Prior Art) As a gain adjustment circuit for a conventional amplifier such as a telephone, there is a circuit as shown in FIG.

同図において、1は信号の入力端子、2は増幅器、3は
抵抗、4はゲイン調整用の可変抵抗器、5は増幅器、6
は信号の出力端子である。
In the figure, 1 is a signal input terminal, 2 is an amplifier, 3 is a resistor, 4 is a variable resistor for gain adjustment, 5 is an amplifier, and 6
is the signal output terminal.

入力端子1に入力された信号は、増幅器2によって増幅
され、抵抗3の抵抗値と可変抵抗器4の抵抗値とによっ
て分圧され、そして増幅器5によって増幅されて、出力
端子6から出力される。そして出力端子6の信号は可変
抵抗器4によりゲイン調整される。
A signal input to the input terminal 1 is amplified by the amplifier 2, divided by the resistance value of the resistor 3 and the resistance value of the variable resistor 4, and then amplified by the amplifier 5 and output from the output terminal 6. . The gain of the signal at the output terminal 6 is then adjusted by the variable resistor 4.

可変抵抗器4としては、回転型の可変抵抗器あるいはス
ライド型の可変抵抗器が使用され、摺動片7を移動させ
てその抵抗値を変えることにより、抵抗3の抵抗値との
分圧比を変えて出力端子6の信号のゲインを調整する。
As the variable resistor 4, a rotating type variable resistor or a sliding type variable resistor is used, and by moving the sliding piece 7 and changing its resistance value, the voltage division ratio with the resistance value of the resistor 3 can be adjusted. to adjust the gain of the signal at the output terminal 6.

(発明が解決しようとする問題点) しかしながら上記の構成の回路においては、可変抵抗器
の操作は、回転とかスライドによるものであるから操作
が煩わしく、また、特性上、可変抵抗器は増幅回路と組
合わせて設置する必要があるために、可変抵抗器の設置
場所が限定され、遠隔操作ができないという問題点があ
った。
(Problems to be Solved by the Invention) However, in the circuit with the above configuration, the operation of the variable resistor is cumbersome because it requires rotation or sliding. Since it is necessary to install the variable resistors in combination, there are problems in that the installation locations of the variable resistors are limited and remote control is not possible.

本発明は上記問題点を除去するために、押ボタンスイッ
チの操作により増幅器のゲインを調整できるようにした
回路を提供することを目的とする。
SUMMARY OF THE INVENTION In order to eliminate the above-mentioned problems, it is an object of the present invention to provide a circuit in which the gain of an amplifier can be adjusted by operating a push button switch.

(問題点を解決するための手段) 本発明は前記問題点を解決するために、増幅器のゲイン
調整用の抵抗要素をなしその制御信号に対応して抵抗値
が設定される半導体可変抵抗素子と、操作により増幅器
のゲインを調整指定する押ボタンスイッチと、前記押ボ
タンスイッチが所定の周期より短い周期をもって断続操
作されたか連続操作されたかを判別してそれぞれに対応
する操作信号を各操作期間にわたって出力する操作信号
出力回路と、一定周期のパルスを連続して発生するパル
ス発生器と、前記各操作信号に応じて該各操作信号の出
力期間にわたって当該保持されている計数値を起点とし
て増加方向に前記パルスを計数しあるいは減少方向に計
数してつぎの操作信号が出力されるまで保持するアップ
・ダウンカウンタと、前記アップ・ダウンカウンタの計
数値と所定の対応をもって前記制御信号を出力する制御
信号回路とによって構成した。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a semiconductor variable resistance element which serves as a resistance element for gain adjustment of an amplifier and whose resistance value is set in accordance with a control signal thereof. , a pushbutton switch whose operation specifies adjustment of the gain of the amplifier; and a pushbutton switch that determines whether the pushbutton switch is operated intermittently or continuously with a cycle shorter than a predetermined cycle and sends corresponding operation signals over each operation period. an operation signal output circuit that outputs, a pulse generator that continuously generates pulses of a constant period, and an increasing direction starting from the counted value held over the output period of each operation signal according to each operation signal. an up/down counter that counts the pulses or counts them in a decreasing direction until the next operation signal is output; and a control that outputs the control signal in a predetermined correspondence with the count value of the up/down counter. It consists of a signal circuit.

(作用) 本発明によれば、押ボタンスイッチを継続操作あるいは
連続操作すると、その各操作様態に応じて、アップ◆ダ
ウンカウンタは、その操作前の計数値を起点としてパル
ス発生器のパルスを増加方向に計数し、あるいは減少方
向に計数して、これらの操作期間が終了すると、つぎの
操作に至るまでその計数値が保持される。半導体可変抵
抗素子は、制御回路から、アップ・ダウンカウンタの各
計数値に応じた制御信号を受けてその各抵抗値が制御さ
れ、増幅器のゲインはこれら各抵抗値に基づいた値に調
整される。
(Function) According to the present invention, when the pushbutton switch is operated continuously or continuously, the up/down counter increases the pulse of the pulse generator based on the count value before the operation according to each operation mode. When the operation period is completed by counting in the direction or in the direction of decreasing, the counted value is held until the next operation. The resistance values of the semiconductor variable resistance elements are controlled by receiving control signals from the control circuit according to the count values of the up and down counters, and the gain of the amplifier is adjusted to a value based on these resistance values. .

(実施例) 第1図は本発明の一実施例を示すゲイン調整回路図であ
る。
(Embodiment) FIG. 1 is a gain adjustment circuit diagram showing an embodiment of the present invention.

同図において、第2図による名称と同一の名称であって
同等の部分については同一の符号に添え字Aを付して示
しており、以下、異る部分を主体に説明する。
In this figure, parts that have the same names and are equivalent to those in FIG. 2 are indicated by the same reference numerals with a suffix A added thereto, and hereinafter, the different parts will be mainly explained.

8は半導体可変抵抗素子としてのFETで、増幅器5A
の入力端とアース間に接続され、基本的には第2図の可
変抵抗器4と同等な抵抗要素をなして、抵抗3Aとの分
圧によって、増幅器2A。
8 is a FET as a semiconductor variable resistance element, and an amplifier 5A
The amplifier 2A is connected between the input terminal of the amplifier 2A and the ground, basically forming a resistance element equivalent to the variable resistor 4 of FIG.

5Aに係わるゲイン調整を行うものであり、そのゲート
端子Gの値に応じて、使用電圧範囲におけるドレインD
とソースSとの間の抵抗値が定まる。
5A, and the drain D in the operating voltage range is adjusted according to the value of the gate terminal G.
The resistance value between the source S and the source S is determined.

9はパルス発生器で、約1秒の周期のパルスを連続して
発生して、各アンドゲート10,11の各一方の入力を
なす。12は押ボタンスイッチで、その押操作によって
増幅器2.5 に係わるゲA インを調整指定するものであり、その押操作により論理
値“1″を出力し、解放すると論理値“O”となる。1
3はリトリガブルのモノマルチで、アンドゲート10の
他方の入力をなして、押ボタンスイッチ12から約0,
5秒以下の周期で断続して“1”と“O”とを受けると
連続して“1”を出力し、連続して“1”を受けたとき
は一旦“1”を出力するがその後は“O”となる。14
は積分回路で、アンドゲート11の他方の入力をなして
、押ボタンスイッチ12から連続して“1”を受けると
“1″を出力し、前記断続の場合は、積分値が上昇する
ことなく、“0”のままになる。15は4ビツトのバイ
ナリカウンタよりなるアップ・ダウンカウンタで、その
アップ端子Uにはオアゲート16を介してアンドゲート
10の出力を受けていて、モノマルチ13が“1”とな
っている期間にわたって、パルス発生器9のパルスを受
けて、増加方向に計数する。そしてダウン端子りにはオ
アゲート17を介してアンドゲート11の出力を受けて
いて、積分回路14が“1”となっている期間にわたっ
て、パルス発生器9のパルスを受けて、減少方向に計数
する。18はゲート回路で、アップ・ダウンカウンタ1
5の出力を受け、その計数値が1乃至14のときは各端
子U、Dは“0”であり、計数値が15のときは、端子
Uからオアゲート16に“1″を与えて、モノマルチ1
3の出力が“1”のときのアップ・ダウンカウンタ15
の計数を停止させ、計数値が0のときは、端子りからオ
アゲート17に“1″を与えて、積分回路14の出力が
“1″のときのアップ−ダウンカウンタ15の計数を停
止させる。19はデコーダで、アップ・ダウンカウンタ
15の4ビツトのコードを16通りにデコードする。2
0ははしご型の抵抗回路網で、デコーダ19の信号を各
デジタルレベルの制御信号に変換する。■はその変換の
ための電源である。前記デコーダ19と抵抗回路網20
は制御信号回路をなす。21は電圧制御回路で、抵抗回
路網20の制御信号について、オフセット電圧と使用電
圧範囲とを調整してFET8のゲートGに与える。FE
T8は、ゲートGの信号により、アップ・ダウンカウン
タ15の計数値が大になるにつれてドレインDとソース
S間の抵抗値が大となって、増幅器2.5 に係わるゲ
A インを増大させる。
Reference numeral 9 denotes a pulse generator that continuously generates pulses with a period of approximately 1 second, and serves as an input to each of the AND gates 10 and 11. Reference numeral 12 denotes a push button switch, which is used to adjust and designate the gain A related to the amplifier 2.5 by pressing the switch, and outputs a logical value of "1" when pressed, and outputs a logical value of "O" when released. . 1
3 is a retriggerable monomulti, which serves as the other input of the AND gate 10, and outputs approximately 0,
If it receives "1" and "O" intermittently with a cycle of 5 seconds or less, it will output "1" continuously, and if it receives "1" continuously, it will output "1" once, but then becomes “O”. 14
is an integral circuit which serves as the other input of the AND gate 11, and outputs "1" when "1" is continuously received from the pushbutton switch 12; , remains "0". 15 is an up/down counter consisting of a 4-bit binary counter, and its up terminal U receives the output of the AND gate 10 via the OR gate 16, and during the period when the monomulti 13 is "1", The pulses from the pulse generator 9 are received and counted in the increasing direction. The down terminal receives the output of the AND gate 11 via the OR gate 17, and receives the pulses from the pulse generator 9 during the period when the integrating circuit 14 is "1" and counts in the decreasing direction. . 18 is a gate circuit, up/down counter 1
5, and when the count value is 1 to 14, each terminal U, D is "0", and when the count value is 15, "1" is given from the terminal U to the OR gate 16, and the mono multi 1
Up/down counter 15 when the output of 3 is “1”
When the count value is 0, "1" is given to the OR gate 17 from the terminal, and the counting of the up-down counter 15 is stopped when the output of the integrating circuit 14 is "1". A decoder 19 decodes the 4-bit code of the up/down counter 15 into 16 ways. 2
0 is a ladder-type resistor network that converts the signal from the decoder 19 into control signals of each digital level. ■ is the power supply for the conversion. The decoder 19 and the resistor network 20
forms a control signal circuit. Reference numeral 21 denotes a voltage control circuit which adjusts the offset voltage and working voltage range for the control signal of the resistor network 20 and applies it to the gate G of the FET 8. FE
At T8, as the count value of the up/down counter 15 increases, the resistance value between the drain D and the source S increases due to the signal from the gate G, thereby increasing the gain A in related to the amplifier 2.5.

つぎに第1図の回路の動作を説明する。Next, the operation of the circuit shown in FIG. 1 will be explained.

パルス発生器9は連続してパルスを発生している。押ボ
タンスイッチ12は、操作されないときはそれぞれ論理
値“0”であり、よってモノマルチ13.積分回路14
は共に“θ″であって、アップ・ダウンカウンタ15は
その前状態の計数値を保持して停止している。
The pulse generator 9 continuously generates pulses. The pushbutton switches 12 each have a logic value of "0" when not operated, and therefore the monomulti 13. Integrating circuit 14
are both "θ", and the up/down counter 15 holds the count value of the previous state and stops.

増幅器2.5 に係わるゲインを上げるためA に、押ボタンスイッチ12を断続操作すると、モノマル
チ13が連続して作動して、アンドゲート10に論理値
“1″を与え、アップ・ダウンカウンタ15は、アンド
ゲート10.オアゲート16を介して、パルス発生器9
のパルスをアップ端子Uに受けて、その立上り毎に計数
値が増進する。
When the pushbutton switch 12 is operated intermittently to increase the gain associated with the amplifier 2.5, the monomulti 13 operates continuously, giving a logical value of "1" to the AND gate 10, and increasing the up/down counter 15. is and gate 10. Through the OR gate 16, the pulse generator 9
A pulse is received at the up terminal U, and the count value increases each time it rises.

そして押ボタンスイッチ12を解放すると、そのときの
計数値で停止する。また、押ボタンスイッチ12を断続
操作し続けて、アップ・ダウンカウンタ15の計数値が
15になると、ゲート回路18の端子Uからオアゲート
16に“1°を与えて、同様に停止する。
Then, when the push button switch 12 is released, the count value stops at that time. Further, by continuing to operate the push button switch 12 intermittently, when the count value of the up/down counter 15 reaches 15, "1 degree" is applied from the terminal U of the gate circuit 18 to the OR gate 16, and the operation similarly stops.

デコーダ19は、アップ・ダウンカウンタ15の計数値
として出力されるコード信号に応じてデコードを更新し
、デコーダ19の信号は抵抗回路網20によってディジ
タルレベル信号に変換され、電圧制御回路21を介して
FET8のゲート端子Gに与えられる。
The decoder 19 updates the decode according to the code signal output as the count value of the up/down counter 15, and the signal of the decoder 19 is converted into a digital level signal by the resistor network 20, and the signal is converted to a digital level signal via the voltage control circuit 21. It is applied to the gate terminal G of FET8.

FET8は、アップ・ダウンカウンタ15の計数値の増
進に伴ってドレインDとソースS間の抵抗値が順次増大
して、増幅器2.5 に係わるA ゲインが増大する。そして押ボタンスイッチ12を解放
してアップダウンカウンタ15の計数が停止すると、そ
のときのゲインが維持される。
In the FET 8, the resistance value between the drain D and the source S increases sequentially as the count value of the up/down counter 15 increases, and the A gain related to the amplifier 2.5 increases. When the push button switch 12 is released and the up/down counter 15 stops counting, the gain at that time is maintained.

つぎに、ゲインを下げるために、押ボタンスイッチ12
を連続操作すると、積分回路14がアンドゲート11に
“1″を与え、アップ・ダウンカウンタ15は、アンド
ゲート11.オアゲート17を介して、パルス発生器9
のパルスをダウン端子りに受けて、計数値が減少する。
Next, in order to lower the gain, push button switch 12
When continuously operated, the integration circuit 14 gives "1" to the AND gate 11, and the up/down counter 15 outputs "1" to the AND gate 11. Through the OR gate 17, the pulse generator 9
When the down terminal receives a pulse, the count value decreases.

そして押ボタンスイッチ12を解放すると、そのときの
計数値で停止する。また押ボタンスイッチ12を押し続
けて、アップダウンカウンター5の計数値がOになると
、ゲート回路18の端子りからオアゲート17に“1”
を与えて、同様に停止する。
Then, when the push button switch 12 is released, the count value stops at that time. Also, when the push button switch 12 is kept pressed and the count value of the up/down counter 5 reaches O, "1" is transferred from the terminal of the gate circuit 18 to the OR gate 17.
and stop as well.

前記と同様にして、アップ・ダウンカウンタ−5の計数
値に基づいた信号がFET8のゲートGに与えられ、F
ET8は、アップ・ダウンカウンタ15の計数値の減少
に伴ってドレインDとソースS間の抵抗値が順次減少し
て、増幅器2,5八 Aに係わるゲインが減少する。そして押ボタンスイッチ
12を解放すると、そのときのゲインが維持される。
In the same way as above, a signal based on the count value of the up/down counter 5 is applied to the gate G of FET8,
In the ET8, the resistance value between the drain D and the source S sequentially decreases as the count value of the up/down counter 15 decreases, and the gain associated with the amplifiers 2 and 58A decreases. Then, when the pushbutton switch 12 is released, the gain at that time is maintained.

(発明の効果) 以上説明したように、本発明によれば、押ボタンスイッ
チを断続操作すると、その操作期間にわたって、増幅器
のゲインが順次増大し、連続操作すると同様に順次減少
するようにしたので、操作性に優れ、そしてゲイン調整
用の抵抗要素は、制御信号によって制御されるようにし
たものであり、その制御信号に係わる回路は前記抵抗要
素の近くに設ける必要がないので、押ボタンスイッチは
任意の場所に設置することができ、遠隔操作が可能にな
る。
(Effects of the Invention) As explained above, according to the present invention, when the pushbutton switch is operated intermittently, the gain of the amplifier increases sequentially over the operation period, and when operated continuously, it decreases sequentially. The pushbutton switch has excellent operability, and the resistance element for gain adjustment is controlled by a control signal, and there is no need to provide a circuit related to the control signal near the resistance element. It can be installed anywhere and can be controlled remotely.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すゲイン調整回路図、第2
図は従来のゲイン調整回路図である。 2A、5A・・・増幅器 3A・・・抵抗 8・・・FET (半導体可変抵抗素子)9・・・パル
ス発生器 12・・・押ボタンスイッチ
Figure 1 is a gain adjustment circuit diagram showing an embodiment of the present invention, Figure 2 is a gain adjustment circuit diagram showing an embodiment of the present invention.
The figure is a conventional gain adjustment circuit diagram. 2A, 5A...Amplifier 3A...Resistor 8...FET (semiconductor variable resistance element) 9...Pulse generator 12...Push button switch

Claims (1)

【特許請求の範囲】 増幅器のゲイン調整用の抵抗要素をなしその制御信号に
対応して抵抗値が設定される半導体可変抵抗素子と、 操作により増幅器のゲインを調整指定する押ボタンスイ
ッチと、 前記押ボタンスイッチが所定の周期より短い周期をもっ
て断続操作されたか連続操作されたかを判別してそれぞ
れに対応する操作信号を各操作期間にわたって出力する
操作信号出力回路と、一定周期のパルスを連続して発生
するパルス発生器と、 前記各操作信号に応じて該各操作信号の出力期間にわた
って当該保持されている計数値を起点として増加方向に
前記パルスを計数しあるいは減少方向に計数してつぎの
操作信号が出力されるまで保持するアップ・ダウンカウ
ンタと、 前記アップ・ダウンカウンタの計数値と所定の対応をも
って前記制御信号を出力する制御信号回路とを設けてな
る 増幅器のゲイン調整回路。
[Scope of Claims] A semiconductor variable resistance element that serves as a resistance element for adjusting the gain of an amplifier and whose resistance value is set in response to a control signal thereof; A pushbutton switch that specifies adjustment of the gain of the amplifier by operation; An operation signal output circuit that determines whether the pushbutton switch is operated intermittently or continuously at a cycle shorter than a predetermined cycle and outputs a corresponding operation signal over each operation period; a pulse generator that generates pulses; and a pulse generator that, depending on each of the operation signals, counts the pulses in an increasing direction or in a decreasing direction starting from the held count value over the output period of each of the operation signals, and performs the next operation. An amplifier gain adjustment circuit comprising: an up/down counter that holds a signal until it is output; and a control signal circuit that outputs the control signal in a predetermined correspondence with the counted value of the up/down counter.
JP2730487A 1987-02-10 1987-02-10 Gain adjustment circuit for amplifier Pending JPS63196103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2730487A JPS63196103A (en) 1987-02-10 1987-02-10 Gain adjustment circuit for amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2730487A JPS63196103A (en) 1987-02-10 1987-02-10 Gain adjustment circuit for amplifier

Publications (1)

Publication Number Publication Date
JPS63196103A true JPS63196103A (en) 1988-08-15

Family

ID=12217351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2730487A Pending JPS63196103A (en) 1987-02-10 1987-02-10 Gain adjustment circuit for amplifier

Country Status (1)

Country Link
JP (1) JPS63196103A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7921320B2 (en) 2002-03-28 2011-04-05 Advanced Analogic Technologies, Inc. Single wire serial interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7921320B2 (en) 2002-03-28 2011-04-05 Advanced Analogic Technologies, Inc. Single wire serial interface
US8539275B2 (en) 2002-03-28 2013-09-17 Skyworks Solutions, Inc. Single wire serial interface

Similar Documents

Publication Publication Date Title
US4112384A (en) Controlled recovery automatic gain control amplifier
EA014210B1 (en) Automatic gain control circuit, system including such circuit and method for automatic gain control
US2681989A (en) Squelching system
US3961281A (en) Digital control system
JPS63196103A (en) Gain adjustment circuit for amplifier
US4151481A (en) Digital gain control system
US4888810A (en) Analog volume control circuit
JPS63196144A (en) Gain adjusting circuit for amplifier of telephone set
US3116454A (en) Remote control system with audio and volume control from a single transducer
JPS59862Y2 (en) remote control device
JPS6410123B2 (en)
GB996664A (en) Tone control circuit
JPH0119517Y2 (en)
JPS6217241B2 (en)
SU886208A1 (en) Device for noise automatic control of amplification
JPS62165415A (en) Automatic gain control circuit
JPS6029048A (en) D/a converter
JP3268992B2 (en) Volume device
SU481117A2 (en) Low Frequency Pulse Power Amplifier
JPS6325772Y2 (en)
JPS6214736Y2 (en)
JPH0318889Y2 (en)
JPH07111427A (en) Electronic volume
JPH0623060Y2 (en) Volume control device
JPS6145645Y2 (en)