JPS6319080B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は水銀灯や高圧ナトリウム放電灯のよう
な高圧蒸気放電灯の点灯装置であつて、特に商用
電源の半サイクル毎にランプ電流位相に対応し
て、ランプに直列接続された双方向性半導体スイ
ツチ素子の導通位相角を制御するようにした放電
灯定入力点灯装置に関するものである。

一般に高圧蒸気放電灯は、起動直後においてラ
ンプ電圧が低くランプコンダクタンスが大きい
が、起動後の経過時間と共に管内蒸気圧が上昇
し、ランプコンダクタンスが徐々に小さくなり、
管内蒸気圧が安定すると、ランプ電圧その他、ラ
ンプｌの特性が安定する。このためランプ電流の
限流要素であるチヨークL₁が一定であると、起
動直後はランプｌに定格点灯時に比べ非常に大き
い電流が流れることになり、このため入力電流も
大きくなり、定格時に必要な電流容量の数倍の容
量の電線で、回路の配線をする必要がある。そこ
で、ランプｌの始動過程の間に、チヨークL₁に
流れる大きい遅相電流を、入力側に接続したコン
デンサを進相電流で打ち消し、入力電流を、定格
時の入力電流以下に抑えて定入力電流を実現でき
るようにしたものが考えられている。しかし、こ
の方法は入力側に接続するコンデンサについて容
量が必要であり、又、接続切換スイツチも必要な
為、コストが高く、体積・容量が大きくなる欠点
がある。

そこで、商用電源ACに接続されるランプｌ、
チヨークL₁と直列に双方向性半導体スイツチ素
子Q₀を接続し、ランプ始動過程のランプ電流位
相に対応して、前記半導体スイツチ素子Q₀の導
通位相を制御して始動時入力電流を安定時の入力
電流以下に制御するようにした方式が提供されて
いる。以下、この方式を位相検知方式と呼ぶこと
にし、第１図に本方式の原理図を示し、第２図に
その点灯回路の原理図ブロツク図を示している。
まずこの位相検知方式について、第１図によりそ
の原理を説明する。なお第２図イは原理説明図
を、同図ロに波形図を夫々示している。電源電圧
V_Sが零となる位相より、ランプ電流ilaが転流す
る迄の位相角をＴとすると、前述した様に、高圧
蒸気放電灯は、始動時間が経過（以下始動過程と
呼ぶ）すると共に、ランプｌのコンダクタンスが
小さくなる為、ランプ電流ilaの位相が進み方向
になり、位相角Ｔは次第に小さくなる。このよう
な位相角Ｔの変化を第２図イに示している。同図
イは、400W 水銀灯（Vea＝130V）を第２図の
回路で、主チヨークL₁のインピーダンス電圧V_Z
を126V／3.3Aにして定入力電流始動させるのに
必要な条件を示している。始動直後は位相角Ｔは
約65゜で固定し、この時の双方向性半導体スイツ
チ素子Q₀のオフ期間ΔTを約30゜に設定する。その
後、ランプｌのコンダクタンスが始動過程と共に
変わり、位相角Ｔは次第に小さくなるが、この位
相角Ｔに対応して、オフ期間ΔTを、同図イの様
に制御すれば、定入力電流始動が可能であること
がわかる。第２図の回路は、位相検知方式の回路
例を示すものである。第３図はこの第２図回路の
タイミングチヤートを示しているもので、それを
参照しながら以下第２図回路の動作を説明する。
電源電圧位相検出部７で、電源電圧V_Sの零位相
を検出して第３図ａの電源電圧零検出パルスを出
力する。このパルス信号を受けてよりさらに第１
図イの位相角T₀だけ遅延回路８で遅延すること
により第３図ｃの信号を出力する。この間アツプ
ダウンカウンタ１はクリアされている。第３図ｃ
の遅延信号を同期回路９が受けると、このアツプ
ダウンカウンタ１のクリアを解き、アツプダウン
カウンタ１は加算動作に入る。そして、ランプ電
流ilaの転流検出信号ｂがランプ電流位相検出回
路１０より第３図ｂのように出力されると、アツ
プダウンカウンタ１は加算動作より減算動作に転
じる。そしてアツプダウンカウンタ１の内容が以
降、デコーダ１１により検出され、アツプダウン
カウンタ１のカウント内容が零となると、同図ｄ
に示すようなデコード信号を出力し、パルス発生
回路１３でこのデコード信号ｄを増巾し、トライ
アツクのような双方向性半導体スイツチ素子Q₀
をトリガすることになる。このデコーダ１１の出
力が出力されると同期回路９へ帰還し、アツプダ
ウンカウンタ１をリセツトすると共にデコーダ１
１のゲートが閉じられ、それ以降トライアツクの
ような双方向性半導体スイツチ素子Q₀のトリガ
パルスｄは、次の半サイクル迄出力されないこと
になる。この様な動作により、第１図イに従つた
双方向性半導体スイツチ素子Q₀のオフ期間を得
ることができ、定入力電流の始動が可能となつて
いる。なお図中１２は、基準クロツクを発生する
基準クロツク発生回範であり、また第３図中Ｘは
ランプ電流ilaと電源電圧V_Sとの関係を示し、ｆ，
ｅはアツプダウンカウンタ１の制御入力を、ｇは
その出力を夫々示す。

しかしこの第１図乃至第２図に示すような原理
の回路にあつては、次の様な誤動作を生じること
がある。つまり、起動時のグロー放電時において
は、ランプ電流位相が不安定な為、１半サイクル
期間内でランプ電流ilaの転流検出パルスｂが発
生しない場合がある。この時第４図のタイミング
チヤートに示される様に、双方向性半導体スイツ
チ素子Q₀のトリガパルス位相がずれることにな
る。時刻t₀で、本来アツプダウンカウンタ１を加
算より減算へ転じるためのｅの信号が出力される
はずであるが、ランプ電流ilaの転流検出信号ｂ
が欠除している為、転流検出信号ｅの信号パルス
が出力されない。これにより時刻t₀以降も加算が
継続されることになる。従つてこの半サイクルで
は、デコーダ１１の出力ｄのパルスが発生せず、
時刻t₁直前でのカウンタクリアは行われない。こ
の為時刻t₂でのアツプダウンカウンタ１のカウン
ト内容は、保障されず、時刻t₂以降のデコーダ１
の出力位相は、ランダムになる。この様に、従来
は、ある半サイクル内で、ランプ電流転流検出信
号ｂが欠除した場合、次半サイクルでの双方向性
半導体スイツチ素子Q₀のトリガ位相がランダム
となり、定入力電流制御ができずに、始動が不安
定となる欠点があつた。

本発明は上述の点に鑑みて提供したものであつ
て、ランプ電流の欠除した半サイクルの次の半サ
イクルでの双方向性半導体スイツチ素子のトリガ
位相がランダムになつてしまうのを防止した放電
灯定入力点灯装置を提供することを第１の目的と
するとともに、電源投入後より最初の電源電圧零
位相まで確実に制御回路の動作を停止し正確な制
御動作を得ることができる放電灯定入力点灯装置
を提供することを第２の目的とするものである。

以下本発明の一実施例を図面により詳述する。
第５図は本発明の一実施例のタイムチヤートを示
し、第６図にその動作を実現する実施例回路のブ
ロツク図を示している。今第５図において、制御
回路２内で電源電圧V_Sの零点を検出して電源電
圧零検出パルスａが発生すると、遅延信号ｃが発
生するが、この反転信号ｆを用いて、アツプダウ
ンカウンタ１をリセツトする。つまりT₀の期間、
アツプダウンカウンタ１はカウント機能を停止し
リセツトされることになる。そしてT₀時間経過
後にカウント機能が開始し、信号ｅにより加算さ
れる（t₁〜t₂）。そして時刻t₂で転流検出信号ｂを
受けてパルスｅが発生し、時刻t₂以降にアツプダ
ウンカウンタは減算し、カウント内容が零となる
とデコーダ１１の出力パルスｂを出力し、加算に
転じると共にデコードゲートも閉じ、時刻t₃以降
のデコード出力は禁止されることになる。さてt₄
〜t₆迄の半サイクルで、ランプ電流ilaの転流検出
信号ｂが欠除すると、アツプダウンカウンタ１に
おける加算カウントはt₅〜t₆迄継続するが、デコ
ード期間がない為デコード出力は生じない。そし
て従来であると、時刻t₆以降もデコード出力パル
スｄが発生する迄、加算カウントがカウント内容
リセツトなしに継続したが、本発明では時刻t₆
で、アツプダウンカウンタ１は遅延時間T₀の期
間リセツトされ、その後、t₀〜t₃迄と同様な動作
がなされ、時刻t₆以降のデコーダ１１出力位相が
ランダムになることはなくなる。

第６図の実施例回路は実質的に第２図従来例回
路と同一のものであつて、本発明にあつては第２
図従来例回路において、前述の様にカウンタリセ
ツトのタイミングを改善すればよい。即ち第２図
回路の同期回路９の構成を第５図のタイミングチ
ヤートを実現する様にすればよく、実施回路例は
多種に及び回路構成自体に本発明の要点を有する
ものではない。換言すると従来例と異なる点は、
従来アツプダウンカウンタ１のリセツトをデコー
ダ１１の出力パルスのタイミングで同期させてい
たが、本発明では時間T₀の遅延信号で同期させ
るように変更した点である。

ところで第２図の従来例回路にあつては、電源
入直後の制御回路内の初期状態リセツト回路がな
い。このため第３図タイムチヤートでもわかる通
り、電源投入位相が任意となるので、最初に電源
電圧零の位相が検出されてデコード出力パルスｄ
が出力される迄第１図のイの関係を満たす制御が
不可能である。従つて、電源投入位相によつて
は、ランプｌのコンダクタンスが大きいこともあ
り、最初の双方向性半導体スイツチ素子Q₀の導
通時に過大な電流が流れ、この双方向性半導体ス
イツチ素子Q₀の信頼性を低下させる場合があつ
た。一方、電源投入時のリセツト回路は、シーケ
ンス回路ではよく使われており、たとえば第７図
の様に、リセツト用出力を得ることができる。し
かし、この様な回路では、リセツトパルス巾がば
らつきをもち、最初の電源電圧零の位相でリセツ
トを解くことは、不可能に近い。又、特殊な非線
形素子を用いる必要があり、コストが高くなると
いう欠点があつた。本発明の第２発明は、この様
な欠点に鑑み、電源投入後より、最初の電源電圧
零位相迄、確実に制御回路動作を停止し、しか
も、その後は第１図のイに従つた制御を可能とす
ることを目的としているものである。そこで実現
させるべき、リセツト出力を第８図に示した。電
源投入位相t₀より電源電圧零検出パルスａの最初
のパルスが出力される位相t₁迄“Ｌ”を保ち、位
相t₁以降“Ｈ”レベルになる信号ｂを得るように
して、この出力でアツプダウンカウンタ１及び同
期回路ａをt₀〜t₁の間でリセツト状態に保持すれ
ばよいことになる。そこでこのリセツトパルス発
生回路３を第９図に示してあり、第１０図にその
タイムチヤートを示している。電源投入位相t₀で
基準クロツクが第１０図ａに示すように短い周期
で発振する。再トリガ型モノマルチ６の出力は、
当初“Ｌ”であるから、同図ｂに示すアンドゲー
ト４出力は“Ｌ”でオアゲート５出力は同図ｄに
示す電源電圧零検出パルスが入力される迄“Ｌ”
である。そこで時刻t₁で電源電圧零検出パルスｄ
が入ると、再トリガ型モノマルチ６がトリガさ
れ、同図ｂのようにその出力は“Ｈ”になる。そ
うするとアンドゲート４が開き、再トリガ型モノ
マルチ６の準安定期間より短い周期の基準クロツ
クパルスがオアゲート５を経て、再トリガ型モノ
マルチ６へ入力される為、アンドゲート４は時刻
t₁以降基準クロツクパルスにより順次再トリガさ
れ、“Ｈ”レベルを維持することになる。このよ
うなアンドゲート４の出力は電源投入後より最初
の電源電圧零位相迄“Ｌ”を保つ為、第２図の周
期回路９及びアツプダウンカウンタ１をt₀〜t₁間
リセツトし、トライアツクのような双方向性半導
体スイツチ素子Q₀のトリガを防ぐことができ、
かつ又、t₁以降第１図イの特性に従い定入力始動
制御が可能となる。

かくて第１発明にあつては、アツプダウンカウ
ンタのカウント内容のリセツトを電源電圧の零位
相に同期して行うようにしたので、ランプ起動時
のようにランプ電流の転流位相が不安定な状態の
時に、半サイクル内で転流位相が過度現象で欠除
した場合においても、このような時に次半サイク
ルでのトライアツクの導通位相角を誤まらせるこ
となく制御できる様になり、ランプの起動を安定
にし、定入力電流を確実に制御できる様になると
ともに又、制御回路内の誘導により、転流位相検
知出力が欠除した時にも有効であり、転流位相検
知回路の誤動作にも安定な起動を提供できる効果
有するものである。また第２発明にあつては前述
のように構成したので、電源投入直後の双方向性
半導体スイツチ素子のトリガ位相を正常にするこ
とができ、この双方向性半導体スイツチ素子の信
頼性を向上することができる効果を有し、しかも
非線形素子を用いることなく一般汎用のゲート
ICで構成できるため、安価かつ小型化すること
ができる効果を有するものである。

【図面の簡単な説明】

第１図イは本発明の前提となる位相検知方式の
原理説明図、同図ロはその電源電圧とランプ電流
の関係説明図、第２図は従来例のブロツク図、第
３図は同上のタイムチヤート、第４図は同上のラ
ンプ電流位相検出パルスに欠除を生じた場合のタ
イムチヤート、第５図は本発明第１発明に係る一
実施例のタイムチヤート、第６図は第５図タイム
チヤートの動作を実現する回路のブロツク図、第
７図は第２図従来例回路の電源入時のリセツト動
作を行う場合に考えられる一般的なリセツト回路
の回路図、第８図は本発明の第２発明に係る実施
例の動作原理の説明図、第９図は第８図タイムチ
ヤートの動作を実現するリセツトパルス発生回路
の回路例図、第１０図は同上のタイムチヤートで
あり、ACは商用電源、ｌはランプ、L₁はチヨー
ク、Q₀は双方向性半導体スイツチ素子、１はア
ツプダウンカウンタ、２は制御回路、３はリセツ
トパルス発生回路、４はアンドゲート、５はオア
ゲート、６は再トリガ型モノマルチである。

Claims (1)

1. 【特許請求の範囲】 １ 商用電源とランプと限流用のチヨークと双方
   向性半導体スイツチ素子とよりなる主回路を形成
   し、電源電圧の零位相より一定時間遅延させた後
   基準クロツクをアツプカウントしランプ電流の転
   流位相でダウンカウントに転じるアツプダウンカ
   ウンタを設け、このアツプダウンカウンタの出力
   に応じて前記双方向性半導体スイツチ素子の導通
   位相を制御するようにした放電灯定入力点灯装置
   において、上記アツプダウンカウンタのカウント
   内容のリセツトを電源電圧の零位相に同期して行
   うようにして成ることを特徴とする放電灯定入力
   点灯装置。 ２ 商用電源とランプと限流用のチヨークと双方
   向性半導体スイツチ素子とよりなる主回路を形成
   し、電源電圧の零位相により一定時間遅延させた
   後基準クロツクをアツプカウントしランプ電流の
   転流位相でダウンカウントに転じるアツプダウン
   カウンタを設け、このアツプダウンカウンタの出
   力に応じて前記双方向性半導体スイツチ素子の導
   通位相を制御する制御回路を具備した放電灯定入
   力点灯装置において、電源投入直後に前記制御回
   路を初期リセツトするリセツトパルス発生回路
   を、一方の入力端子にカウント用基準クロツクを
   入力するアンドゲートと、一方の入力端子に上記
   アンドゲートの出力を入力し他方の入力端子に電
   源電圧零検出パルスを入力するオアゲートと、こ
   のオアゲート出力をトリガ入力としその出力を前
   記アンドゲートの他方の入力端子に入力するとと
   もに制御回路をリセツトするためのリセツト信号
   とする再トリガ型モノマルチとにより構成して成
   ることを特徴とする放電灯定入力点灯装置。