JPS63175266A - Sound signal processor - Google Patents

Sound signal processor

Info

Publication number
JPS63175266A
JPS63175266A JP623187A JP623187A JPS63175266A JP S63175266 A JPS63175266 A JP S63175266A JP 623187 A JP623187 A JP 623187A JP 623187 A JP623187 A JP 623187A JP S63175266 A JPS63175266 A JP S63175266A
Authority
JP
Japan
Prior art keywords
coefficient data
frame
frames
audio information
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP623187A
Other languages
Japanese (ja)
Inventor
Toshifumi Takeuchi
敏文 竹内
Masafumi Nakamura
雅文 中村
Tsutomu Noda
勉 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP623187A priority Critical patent/JPS63175266A/en
Publication of JPS63175266A publication Critical patent/JPS63175266A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To restore the original voice information when the voice information is compressed for transmission or record/reproduction, by reading out successively plural frames by each coefficient data to transmit or record them in the form of the voice information scattered among those frames. CONSTITUTION:Plural frames are stored in a 2-frame memory 7 for each unit including the prescribed number of frames of the voice information subjected to the orthogonal conversion and the adaptive quantization. Then those frames are read successively out of the memory 7 for each coefficient data and transmitted or recorded in the form of the voice information where the coefficient data are scattered among the frames. At the reception side or in a reproduction system, the voice information processed scatteringly is divided for each frame and the coefficient data having errors in each frame are scattered. Thus the original voice information can be restored easily and accurately and the reproduced voices have no abnormality even when the error occurring in the coefficient data under transmission can not be corrected even with use of the error correction code.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、音声信号のディジタル伝送もしくは記録再生
に係わり、特に、音声信号を直交変換し、さらに直交変
換データ系列を適応的に量子化することによって情報量
を圧縮して伝送、もしくは記録再生するようにした音声
信号処理装置に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to digital transmission or recording/reproduction of audio signals, and in particular, orthogonal transformation of audio signals and adaptive quantization of orthogonally transformed data sequences. The present invention relates to an audio signal processing device that compresses the amount of information for transmission, recording, and reproduction.

〔従来の技術〕[Conventional technology]

現在、コンパクトディスクシステム(CDシステム)な
どのディジタルオーディオの分野においては、音声通信
の分野とは異なり、音声信号をディジタル化する場合に
は、線形量子化を行なうことが主流となっている。たと
えば、CDシステムにおいては、音声信号のディジタル
化に44.1kHzの標本化周波数を用い、16ビツト
の線形量子化を行なっている。このように音声信号をデ
ィジタル化した場合、伝送ビットレートは約1.4Mb
its / s e cとなり、さらに同期信号、誤り
訂正符号を付加すると、伝送ビットレートは2Mb i
 ts / s e cとなって、1時間再生可能な記
録容量は約7.20bitsにもなる。
Currently, in the field of digital audio such as compact disc systems (CD systems), unlike the field of audio communication, linear quantization is the mainstream when digitizing audio signals. For example, in a CD system, a sampling frequency of 44.1 kHz is used to digitize an audio signal, and 16-bit linear quantization is performed. When audio signals are digitized in this way, the transmission bit rate is approximately 1.4 Mb.
If the synchronization signal and error correction code are added, the transmission bit rate is 2Mb i
ts/sec, and the recording capacity that can be played back for one hour is about 7.20 bits.

これに対して、より多(の情報が記録でき、しかも記録
媒体をコンパクト化するという相反することが望まれて
おり、これを同時に達成するためには、情fO圧縮を行
なうことが必要であり、しかも、音声信号の品質を劣化
させてはならない。
On the other hand, there is a contradictory desire to be able to record more information and to make the recording medium more compact.In order to achieve this at the same time, it is necessary to perform information compression. , Moreover, the quality of the audio signal must not be degraded.

このために、従来、ディジタル化された音声信号を直交
変換し、さらに適応符号化して情報を圧縮するようにし
た技術が提案されている。その−例として、特開昭55
−57900号公報においては、ディジタル音声信号の
所定数のサンプルデータを離散的コサイン変換(DCT
)して周波数スペクトルの各周波数成分のレベルを表わ
す係数データを得、各係数データをその値に応じた最適
なビット数のデータに量子化(適応的に符号化)する技
術が開示されている。この技術によると、各ビータのビ
ット数は一様ではなく、各係数データは必要最小限度の
ビット数のデータとなるために、伝送ビットレートが大
幅に低減される。
To this end, conventional techniques have been proposed in which digitalized audio signals are orthogonally transformed and then adaptively encoded to compress information. As an example, JP-A-55
-57900, a predetermined number of sample data of a digital audio signal is subjected to discrete cosine transform (DCT).
) to obtain coefficient data representing the level of each frequency component of the frequency spectrum, and quantize (adaptively encode) each coefficient data into data with the optimal number of bits according to its value. . According to this technique, the number of bits of each beater is not uniform, and each coefficient data has the minimum necessary number of bits, so the transmission bit rate is significantly reduced.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、このように変換された音声データを伝送もし
くは記録再生する場合、ノイズなどによって係数データ
に誤りが生ずる。このために、誤り訂正符号を付加して
伝送もしくは記録再生し、受信側もしくは再生系におい
て、この誤り訂正符号を用いて各係数データの誤り訂正
を行なえばよい。
By the way, when transmitting, recording and reproducing audio data converted in this way, errors occur in the coefficient data due to noise and the like. To this end, an error correction code may be added to the data for transmission, recording, or reproduction, and the error correction code may be used to correct errors in each coefficient data on the receiving side or reproduction system.

しかしながら、誤り訂正符号を用いて訂正できる誤りに
も限度があり、訂正できない誤りが残留した場合には、
受信もしくは再生音声データから元の音声信号を復元す
ることができず、再生音声に異常音が発生するという問
題があった。
However, there are limits to the errors that can be corrected using error correction codes, and if errors that cannot be corrected remain,
There is a problem in that the original audio signal cannot be restored from the received or reproduced audio data, and abnormal sounds occur in the reproduced audio.

本発明の目的は、かかる問題点を解消し、音声情報を圧
縮して伝送もしくは記録再生するに際し、元の音声信号
を復元可能とした音声信号処理装置を提供することにあ
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an audio signal processing device that solves these problems and can restore the original audio signal when compressing audio information for transmission or recording/reproduction.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するために、本発明は、直交変換されか
つ適応的に量子化された音声情報の所定数のフレーム(
但し、lフレームは1つの周波数スペクトルを構成する
係数データ群)を単位とし、1単位となる複数フレーム
をメモリに記憶し、該メモリからこれら複数のフレーム
を1係数データずつ順番に読み出し、複数フレーム間で
係数データが分散された音声情報として伝送もしくは記
録し、受信側もしくは再生系においては、この分散処理
された音声情報を各フレーム毎に分けて各フレーム内で
誤りがある係数データを分散させるものである。
To achieve the above object, the present invention provides a predetermined number of frames (
However, an l frame is a group of coefficient data constituting one frequency spectrum), and multiple frames forming one unit are stored in a memory, and these multiple frames are sequentially read out from the memory one coefficient data at a time. Transmit or record audio information with coefficient data distributed between them, and on the receiving side or playback system, this distributed audio information is divided into each frame and coefficient data with errors within each frame is distributed. It is something.

〔作用〕[Effect]

分散処理された音声情報の複数係数データにわたってノ
イズなどが混入し、これら係数データに誤りが生じても
、受信側もしくは再生系で再構成される各フレーム内で
は誤りがある係数データは分散され、同一フレーム内の
誤りのない係数データから補間が可能となるし、また、
前後のフレーム間では、同一周波数成分に対する係数デ
ータの一方が誤りがないものとなり、したがって、前後
のフレームの正しい係数データを用いて補間も可能とな
る。
Even if noise or the like is mixed into multiple coefficient data of distributed audio information and errors occur in these coefficient data, the erroneous coefficient data will be distributed within each frame reconstructed on the receiving side or playback system. Interpolation is possible from error-free coefficient data within the same frame, and
Between the previous and subsequent frames, one of the coefficient data for the same frequency component is error-free, and therefore interpolation is also possible using the correct coefficient data of the previous and subsequent frames.

〔実施例〕〔Example〕

以下、本発明の実施例を図面によって説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明による音声信号処理装置の一実施例を示
すブロック図であって、1は入力端子、2はA/D (
アナログ/ディジタル)変換器、3はバッファメモリ、
4はDFT (離散的フーリエ変換)回路、5はビット
割当計算回路、6は適応型符号化器、7はメモリ、8は
誤り訂正符号発生器、9は伝送路、10はメモリ、11
は誤り検出訂正回路、12は適応型復号器、13はビッ
ト割当計算回路、14は補間回路、15はIDFT(離
散的逆フーリエ変換)回路、16はバッファメモリ、1
7はD/A(ディジタル/アナログ)変換器、18は出
力端子である。
FIG. 1 is a block diagram showing an embodiment of an audio signal processing device according to the present invention, in which 1 is an input terminal, 2 is an A/D (
analog/digital) converter, 3 is buffer memory,
4 is a DFT (discrete Fourier transform) circuit, 5 is a bit allocation calculation circuit, 6 is an adaptive encoder, 7 is a memory, 8 is an error correction code generator, 9 is a transmission path, 10 is a memory, 11
1 is an error detection and correction circuit, 12 is an adaptive decoder, 13 is a bit allocation calculation circuit, 14 is an interpolation circuit, 15 is an IDFT (discrete inverse Fourier transform) circuit, 16 is a buffer memory, 1
7 is a D/A (digital/analog) converter, and 18 is an output terminal.

同図において、入力端子1に入力される音楽信号などの
アナログ信号は、A/D変換器2でディジタル信号に変
換されてバッファメモリ3に供給される。バッファメモ
リ3に所定個数のサンプリングデータが蓄積されると、
DFT回路4はこれらサンプリングデータを1まとめに
してフーリエ変換し、離散した各周波数成分毎にその成
分のレベル(すなわち、DFT係数)を表わす16ビツ
トのデータ(以下、係数データという)を出力する。
In the figure, an analog signal such as a music signal input to an input terminal 1 is converted into a digital signal by an A/D converter 2 and supplied to a buffer memory 3. When a predetermined number of sampling data are accumulated in the buffer memory 3,
The DFT circuit 4 performs Fourier transform on these sampled data, and outputs 16-bit data (hereinafter referred to as coefficient data) representing the level (ie, DFT coefficient) of each discrete frequency component.

各周波数成分の係数データをまとめて1フレームという
The coefficient data of each frequency component is collectively called one frame.

係数データはビット割当計算回路5と適応型符号化器6
とに供給される。これらは、係数データの内容(レベル
)に応じてビット数を変更し、係数データの圧縮を行な
うものであって、これにより、伝送ビットレートが低減
される。DFT回路4では、各周波数成分毎に、そのレ
ベルが高くても低くても、16ビツトという同じビット
数の係数データを形成して出力する。しかし、高いレベ
ルの周波数成分に対しては、その係数データの内容を細
かく表わすために16ビツトデータとする必要があるが
、低レベルの周波数成分に対しては、その係数データの
内容をそれほど細かくする必要がないこともあり、この
場合には、この係数データはたとえば8ビツトのデータ
として充分である。
The coefficient data is sent to the bit allocation calculation circuit 5 and the adaptive encoder 6.
and will be supplied. These compress the coefficient data by changing the number of bits according to the content (level) of the coefficient data, thereby reducing the transmission bit rate. The DFT circuit 4 forms and outputs coefficient data of the same number of bits, 16 bits, for each frequency component, whether its level is high or low. However, for high-level frequency components, it is necessary to use 16-bit data to represent the contents of the coefficient data in detail, but for low-level frequency components, the contents of the coefficient data must be expressed in less detail. In some cases, it is not necessary to do so, and in this case, the coefficient data is sufficient as, for example, 8-bit data.

したがって、16ビツトの係数データを8ビツトのデー
タに変換すれば、伝送ビットレートが低減されることに
なる。
Therefore, if 16-bit coefficient data is converted to 8-bit data, the transmission bit rate will be reduced.

ビット割当計算回路5は供給された係数データの内容か
らこの係数データに適応したビット数を計算する。適応
型符号化器6は供給された係数データのビット数をビッ
ト割当計算回路5で計算されたビット数に変換し、各係
数データを適応的に符号化する。
The bit allocation calculation circuit 5 calculates the number of bits suitable for the supplied coefficient data from the contents of the supplied coefficient data. The adaptive encoder 6 converts the number of bits of the supplied coefficient data into the number of bits calculated by the bit allocation calculation circuit 5, and adaptively encodes each coefficient data.

適応型符号化器6で符号化された係数データとビット割
当計算回路5で計算されたビット数とはメモリ7に記憶
される。メモリ7では、2フレームの係数データが記憶
されると、各フレームに誤り訂正符号発生器8で発生さ
れた誤り訂正符号が。
The coefficient data encoded by the adaptive encoder 6 and the number of bits calculated by the bit allocation calculation circuit 5 are stored in the memory 7. When two frames of coefficient data are stored in the memory 7, an error correction code generated by an error correction code generator 8 is stored in each frame.

付加され、次いで、2フレ一ム間に1係数データずつ交
互に読み出され、データ分散がなされて順次伝送路9に
送り出される。
The coefficient data is added, and then one coefficient data is read out alternately every two frames, the data is distributed, and the data is sequentially sent out to the transmission line 9.

ここで、第2図により、このデータ分散について説明す
る。
Here, this data distribution will be explained with reference to FIG.

同図(a)において、メモリ7中のフレームメモリAに
N番目のフレーム(以下、Nフレームという)が記憶さ
れ、フレームメモリBに(N+1)番目のフレーム(以
下、(N+1)フレームという)が記憶されている。ま
た、各フレームが(P+1)個の係数データからなると
し、各フレームの係数データは夫々のフレームメモリで
アドレス0からアドレスPまで順番に記憶されているも
のとする。
In the same figure (a), the Nth frame (hereinafter referred to as N frame) is stored in frame memory A in memory 7, and the (N+1)th frame (hereinafter referred to as (N+1) frame) is stored in frame memory B. remembered. It is also assumed that each frame consists of (P+1) pieces of coefficient data, and that the coefficient data of each frame is stored in order from address 0 to address P in each frame memory.

そこで、これらフレームを読み出す場合には、まず、フ
レームメモリへのアドレスOをアクセスしてNフレーム
のO番目の係数データ(係数データ0゜以下同様)を読
み出し、実線矢印で示すように、次に、フレームメモリ
Bのアドレス1をアクセスして(N+1)フレームの係
数データ1を読出す。次に、フレームメモリへのアドレ
ス2をアクセスしてNフレームの係数データ2を読み出
し、さらにフレームメモリBのアドレス3をアクセスし
て(N+1)フレームの係数データ3を読み出す。この
ようにして、2つのフレームメモリを交互にアドレスを
1ずつずらしながらアクセスしていき、フレームメモリ
BのアドレスPをアクセスして(N+1)フレームの係
数データPを読み出すと、次には、このフレームメモリ
Bのアドレス0をアクセスして(N+1>フレームの係
数データ0を読み出す。その後は、一点鎖線の矢印で示
すように、フレームメモリAのアドレス1−フレームメ
モリBのアドレス2−・・−一−−−−フレームメモリ
AのアドレスPの順でアクセスする。
Therefore, when reading these frames, first access address O to the frame memory and read the O-th coefficient data (coefficient data 0° and below) of N frame, and then as shown by the solid arrow, , accesses address 1 of frame memory B and reads coefficient data 1 of (N+1) frames. Next, address 2 of the frame memory is accessed to read coefficient data 2 of N frames, and address 3 of frame memory B is further accessed to read coefficient data 3 of frames (N+1). In this way, the two frame memories are accessed alternately while shifting the address by 1, and when the address P of frame memory B is accessed and the coefficient data P of the (N+1) frame is read out, next, this Access address 0 of frame memory B and read coefficient data 0 of the frame (N+1>frame. After that, as shown by the dashed-dotted arrow, address 1 of frame memory A - address 2 of frame memory B, etc.) 1. Access frame memory A in the order of address P.

これにより、第2図(b)に示すように、一方のフレー
ムの1つおきの係数データが他方のフレームの1つおき
の係数データに置換されたようにして、2フレームが単
位となってデータ伝送される。
As a result, as shown in FIG. 2(b), every other coefficient data of one frame is replaced with every other coefficient data of the other frame, and two frames become a unit. Data is transmitted.

第1図にもどって、伝送路9を通して伝送されて来た各
係数データは、メモリ10に供給される。
Returning to FIG. 1, each coefficient data transmitted through the transmission line 9 is supplied to the memory 10.

メモリ10では、フレームにわたって分散された係数デ
ータはフレーム毎にまとめられる。
In the memory 10, the coefficient data distributed over the frames are summarized for each frame.

すなわち、メモリ10に順次係数データが供給されるが
、第3図fa)に示すように、Nフレームの係数データ
Oが供給されると、このメモリ10のフレームメモリA
”のアドレス0にこの係数データOが記憶され、次に供
給される(N+1)フレームの係数データ1は他のフレ
ームメモリB゛のアドレス1に記憶される。以下、順次
供給されるNフレームの係数データ2はフレームメモリ
A゛のアドレス2に、(N+1)フレームの係数データ
3はフレームメモリB゛のアドレス3に、−・・−とい
うに実線矢印で示す順序で夫々のフレームメモリA’ 
、B’ に係数データが記憶される。そして、フレーム
メモリB゛のアドレスPに(N+1)フレームの係数デ
ータPが記憶されると、次に、(N+1)フレームの係
数データOがフレームメモリB”のアドレス0に記憶さ
れ、以下同様にして、一点鎖線の矢印で示す順序で係数
データが記憶される。これにより、フレームメモリA゛
 には、Nフレームの各係数データが第2図(a)に示
したメモリ7での順序と同じ順序で記憶され、同様にし
て、フレームメモリB゛には、(N+1)フレームの各
係数データが記憶されて、2フレ一ム間の分散が戻され
る。
That is, coefficient data is sequentially supplied to the memory 10, but as shown in FIG.
This coefficient data O is stored at address 0 of ``, and the coefficient data 1 of the next (N+1) frame supplied is stored at address 1 of the other frame memory B''. Coefficient data 2 is stored in address 2 of frame memory A', coefficient data 3 of (N+1) frames is stored in address 3 of frame memory B', etc., in the order indicated by the solid arrows in each frame memory A'.
, B' are stored with coefficient data. Then, when the coefficient data P of the (N+1) frame is stored at the address P of the frame memory B', the coefficient data O of the (N+1) frame is stored at the address 0 of the frame memory B', and so on. The coefficient data is stored in the order shown by the dashed-dotted arrow.As a result, each coefficient data of N frames is stored in the frame memory A' in the same order as in the memory 7 shown in Fig. 2(a). Similarly, each coefficient data of (N+1) frames is stored in the frame memory B', and the variance between two frames is returned.

しかる後、メモリ10に記憶されている2つのフレーム
は、誤り検出訂正回路11により、係数データ毎に誤り
訂正が行なわれる。誤り訂正ができなかった係数データ
については、誤り検出訂正回路11から補間回路14に
フラグを送る。誤り訂正の処理がなされた係数データは
、ビット割当計算回路5で得られたビット数のデータを
分離した後、適応型復号器12に供給され、メモリ10
からビット割当計算回路13に送られるこのビット数の
データをもとにして、もとの16ビツトのデータに復号
される。復号された係数データは補間回路14に供給さ
れる。
Thereafter, the two frames stored in the memory 10 undergo error correction for each coefficient data by the error detection and correction circuit 11. For coefficient data for which error correction could not be performed, a flag is sent from the error detection and correction circuit 11 to the interpolation circuit 14. The coefficient data that has been subjected to the error correction process is supplied to the adaptive decoder 12 after separating the data of the number of bits obtained by the bit allocation calculation circuit 5, and is sent to the memory 10.
Based on the data of this number of bits sent to the bit allocation calculation circuit 13, it is decoded into the original 16-bit data. The decoded coefficient data is supplied to the interpolation circuit 14.

補間回路14は、誤り検出訂正回路11で誤り訂正でき
なかった係数データに対して正しい係数データを用いて
補間を行ない、元の係数データを復元するものである。
The interpolation circuit 14 performs interpolation using correct coefficient data for the coefficient data whose error could not be corrected by the error detection and correction circuit 11, and restores the original coefficient data.

補間回路14から出力される係数データはIDFT回路
15に供給され、1フレーム毎にフーリエ逆変換されて
ディジタル信号のサンプリングデータが形成される。こ
れらサンプリングデータは一旦バツファメモリ16に格
納され、順次読み出されてディジタル信号となる。この
ディジクル信号はD/A変換器17で元のアナログ信号
となり、出力端子18から出力される。
The coefficient data output from the interpolation circuit 14 is supplied to the IDFT circuit 15, where it undergoes inverse Fourier transform for each frame to form sampling data of a digital signal. These sampling data are temporarily stored in the buffer memory 16 and read out sequentially to become digital signals. This digital signal is converted into an original analog signal by the D/A converter 17 and outputted from the output terminal 18.

さて、ここで、メモリ7から読み出されて伝送路9上を
伝送中、係数データにノイズなどが混入して誤りが生じ
た場合について説明する。
Now, a case will be described in which an error occurs due to noise being mixed into the coefficient data while it is being read from the memory 7 and being transmitted over the transmission line 9.

第3図(b)に示すように、2フレ一ム間で分散されて
各係数データが伝送されているとき、(N+1)フレー
ムの係数データ1からNフレームの係数データ4まで連
続してノイズが混入したとすると、これらの係数データ
にエラーが生ずる。ところが、メモ1月0において、各
フレーム毎に係数データを分離して分散をもどすと、第
3図(alにおいて斜線でハツチングして示すように、
Nフレーム。
As shown in FIG. 3(b), when each coefficient data is transmitted in a distributed manner between two frames, there is continuous noise from coefficient data 1 of (N+1) frame to coefficient data 4 of N frame. If this is mixed in, an error will occur in these coefficient data. However, in Memo January 0, when the coefficient data is separated for each frame and the variance is restored, as shown by hatching in Figure 3 (al),
N frame.

(N+1)フレームともに誤りがある係数データは1つ
おきに配置されることになる。しかも、Nフレームと(
N+1)フレームとの間では、誤りがある係数データが
記憶されるアドレスは異なっている。このことは、これ
らフレームの同一アドレスに記tなされる係数データは
周波数スペグトラムの同一周波数成分に対応するもので
あるから、伝送路9で連続して伝送データ長以上のノイ
ズが生じても、2フレ一ム間では、同一周波数成分に関
して係数データが誤りをもつことはないということを意
味している。但し、伝送路9で1フレ一ム長以上連続し
てノイズが生じた場合には、2フレ一ム間で同一周波数
成分に関して係数データに誤りが生ずるが、このような
ことは極めて異常な場合である。
Coefficient data with errors in all (N+1) frames are arranged every other frame. Moreover, N frames and (
(N+1) frame, the address where the erroneous coefficient data is stored is different. This means that the coefficient data written at the same address in these frames corresponds to the same frequency component of the frequency segment tram, so even if noise that is longer than the transmission data length occurs continuously on the transmission path 9, This means that there is no error in coefficient data regarding the same frequency component between frames. However, if noise occurs in the transmission path 9 continuously for more than one frame length, an error will occur in the coefficient data regarding the same frequency component between two frames, but this is an extremely abnormal case. It is.

このように誤りをもつ係数データに対して誤り検出訂正
回路11が誤り訂正処理を行ない、これによって誤りが
訂正される係数データもあるが、誤りが訂正できない係
数データもある。この係数データに対して、補間回路1
4は、第3図で示した誤りがある係数データの2フレ一
ム間の配列関係を利用し、かつ、隣り合うフレーム間で
はデータ内容は近似しているということから、前後フレ
ームの同じ周波数成分の正しい係数データでもって補間
を行なうものである。
The error detection and correction circuit 11 performs error correction processing on the coefficient data having errors as described above, and although there is some coefficient data whose errors are corrected, there is also coefficient data whose errors cannot be corrected. For this coefficient data, the interpolation circuit 1
4 utilizes the arrangement relationship between the two frames of coefficient data with errors shown in Figure 3, and since the data contents are similar between adjacent frames, the same frequency of the previous and previous frames is used. Interpolation is performed using correct coefficient data of the components.

第4図は第1図における補間回路14の一興体例を示す
ブロック図であって、20.21は入力端子、22、2
3はシフトレジスタ、24はカウンタ、25はデコーダ
、26〜28はシフトレジスタ、29は平均化回路、3
0はスイッチ、31は出力端子である。
FIG. 4 is a block diagram showing an example of the interpolation circuit 14 in FIG. 1, in which 20.21 is an input terminal;
3 is a shift register, 24 is a counter, 25 is a decoder, 26 to 28 are shift registers, 29 is an averaging circuit, 3
0 is a switch, and 31 is an output terminal.

同図において、入力端子20には適応型復号器12(第
1図)で16ビツトデータに復号された係数データが順
次入力され、入力端子21には、入力端子20に誤りを
もつ係数データが入力されたとき、これと同時に誤り検
出訂正回路11(第1図)がらフラグが入力される。シ
フトレジスタ22.23は1フレ一ム分の容量を有して
おり、入力端子21に入力されたフラグは、シフトレジ
スタ22で1フレ一ム分遅延された後、さらにシフトレ
ジスタ23で1フレ一ム分遅延される。カウンタ24は
、1フレ一ム期間毎にリセットされてシフトレジスタ2
2から出力されるフラグをカウントし、そのカウント値
が1フレーム中の係数データ数のたとえば半分以上とな
ると、その出力は“H” (高レベル)となる。
In the figure, coefficient data decoded into 16-bit data by the adaptive decoder 12 (FIG. 1) is sequentially input to an input terminal 20, and coefficient data having an error at the input terminal 20 is input to an input terminal 21. At the same time, a flag is input from the error detection and correction circuit 11 (FIG. 1). The shift registers 22 and 23 have a capacity for one frame, and the flag input to the input terminal 21 is delayed by one frame in the shift register 22, and then further delayed by one frame in the shift register 23. It will be delayed by one minute. The counter 24 is reset every frame period and the shift register 2
The flag output from 2 is counted, and when the count value becomes, for example, half or more of the number of coefficient data in one frame, the output becomes "H" (high level).

デコーダはシフトレジスタ22.23およびカウンタ2
4の出力を取り込み、これら出力に応じてスイッチ30
を次表のように切替制御する。
The decoder consists of shift registers 22, 23 and counter 2.
4 outputs and switch 30 according to these outputs.
is controlled by switching as shown in the table below.

く  表  〉 但し、上表において、シフトレジスタ22.23の出力
は、これらがフラグを出力しているときrHJとする。
However, in the above table, the outputs of shift registers 22 and 23 are rHJ when they are outputting flags.

また、カウンタ24の出力が“H”のときには、シフト
レジスタ22.23の出力にかかわりなく、スイッチ3
0はC側に閉じる。
Furthermore, when the output of the counter 24 is "H", the switch 3 is
0 closes to the C side.

シフトレジスタ26〜28も係数データの1フレ一ム分
の容量を有している。入力端子20から入力された係数
データはシフトレジスタ26で1フレ一ム分遅延され、
さらに、シフトレジスタ27で1フレ一ム分遅延されて
スイッチ30のA側に供給される。
The shift registers 26 to 28 also have a capacity for one frame of coefficient data. The coefficient data input from the input terminal 20 is delayed by one frame in the shift register 26, and
Furthermore, the signal is delayed by one frame in the shift register 27 and is supplied to the A side of the switch 30.

スイッチ30を通った係数データは、出力端子31に供
給されるとともに、シフトレジスタ28で1フレ一ム分
遅延されてスイッチ30のC側に供給される。
The coefficient data that has passed through the switch 30 is supplied to the output terminal 31, and is also delayed by one frame in the shift register 28 and supplied to the C side of the switch 30.

また、シフトレジスタ26.28から出力される係数デ
ータは夫々平均化回路29に供給され、これらの平均値
を表わす係数データが形成されてスイッチ30のB側に
供給される。
Further, the coefficient data output from the shift registers 26 and 28 are respectively supplied to an averaging circuit 29, and coefficient data representing these average values is formed and supplied to the B side of the switch 30.

そこで、いま、入力端子20が順次入力される係数デー
タが全て誤り訂正されているものとすると、入力端子2
1からフラグが入力されず、また、シフトレジスタ22
.23はフラグを出力しないから、スイッチ30はA側
に閉じており、夫々の係数データはシフトレジスタ26
.27で2フレ一ム分遅延されて出力端子31に供給さ
れる。したがって、この状態においては、シフトレジス
タ27から出力される係数データを基準とし、これをN
フレームの係数データmとすると、このときシフトレジ
スタ26から出力される係数データは(N+1)フレー
ムの係数データmとなり、シフトレジスタ28から出力
される係数データは(Nl)フレームの係数データmと
なる。
Therefore, if it is assumed that all the coefficient data sequentially input to the input terminal 20 have been error-corrected, then the input terminal 2
1, the flag is not input, and the shift register 22
.. 23 does not output a flag, the switch 30 is closed to the A side, and each coefficient data is stored in the shift register 26.
.. 27, the signal is delayed by two frames and is supplied to the output terminal 31. Therefore, in this state, the coefficient data output from the shift register 27 is used as a reference, and this is
If the coefficient data of a frame is m, then the coefficient data output from the shift register 26 is the coefficient data m of (N+1) frames, and the coefficient data output from the shift register 28 is the coefficient data m of (Nl) frames. .

その後、入力端子20に誤りがある係数データが入力す
ると、これと同時に入力端子21にフラグが入力する。
Thereafter, when coefficient data with an error is input to the input terminal 20, a flag is input to the input terminal 21 at the same time.

これらはシフトレジスタ22.26で夫々1フレ一ム分
遅延され、シフトレジスタ23.27に供給されるが、
この間、上記表から明らかなように、スイッチ30はA
側に閉じており、出力端子31にはシフトレジスタ27
が出力する誤りのない係数データが得られる。
These are delayed by one frame each in shift registers 22 and 26, and then supplied to shift registers 23 and 27.
During this time, as is clear from the table above, the switch 30 is
The output terminal 31 is closed to the side, and the shift register 27 is connected to the output terminal 31.
The error-free coefficient data output by is obtained.

誤りがある係数データがシフトレジスタ27から出力さ
れると、シフトレジスタ23からフラグも出ノJされる
。このために、スイッチ30はB側に切替わり、平均化
回路29からの係数データが出力端子31とシフトレジ
スタ28とに供給される。シフトレジスタ27から出力
される誤りのある係数データがNフレームの係数データ
mであるとすると、平均化回路29から出力される係数
データは、1つ前のフレームである(N−1)フレーム
の係数データmと1つ後のフレームである(N+1)フ
レームの係数データmとの平均情報内容をもつ係数デー
タである。この平均化された係数データがシフトレジス
タ27から出力される誤りのある係数データに対する補
間データとなる。
When erroneous coefficient data is output from the shift register 27, a flag is also output from the shift register 23. For this purpose, the switch 30 is switched to the B side, and the coefficient data from the averaging circuit 29 is supplied to the output terminal 31 and the shift register 28. Assuming that the erroneous coefficient data output from the shift register 27 is the coefficient data m of N frames, the coefficient data output from the averaging circuit 29 is the coefficient data m of the (N-1) frame, which is the previous frame. The coefficient data has the average information content of the coefficient data m and the coefficient data m of the next (N+1) frame. This averaged coefficient data becomes interpolation data for the erroneous coefficient data output from the shift register 27.

係数データが互いに分散する2フレームを分散単位と呼
ぶとすると、同−分散単位内でのフレーム間では、同一
周波数成分の係数データに誤りがあるのはまれであるが
、このような事態が生じた場合には、あるいはまた、連
続する分散単位のフレーム間では、同一周波数成分の係
数データが誤りをもつことがあり得、この場合には、シ
フトレジスタ26.27から同時に出力される係数デー
タに誤りが存在し、シフトレジスタ22.23から同時
にフラグが出力される。このときには、スイッチ30は
C側に閉じ、シフトレジスタ28から出力される係数デ
ータが補間データとして出力端子31に供給される。連
続せる3つのフレーム間で同一周波数成分の係数データ
が誤りをもつことはほとんどあり得ない。
If two frames in which coefficient data are distributed mutually are called a distribution unit, it is rare for there to be an error in the coefficient data of the same frequency component between frames within the same distribution unit, but such a situation may occur. In this case, or between frames of consecutive dispersion units, the coefficient data of the same frequency component may have an error, and in this case, the coefficient data simultaneously output from the shift registers 26 and 27 may An error exists and a flag is simultaneously output from shift registers 22 and 23. At this time, the switch 30 is closed to the C side, and the coefficient data output from the shift register 28 is supplied to the output terminal 31 as interpolation data. It is almost impossible for coefficient data of the same frequency component to have an error between three consecutive frames.

また、誤りを有する係数データの数が1フレームの係数
データ数の%以上になると、カウンタ24の出力により
スイッチ30はC側に閉じ、1つ前のフレームの係数デ
ータが再び出力端子31に供給される。
Further, when the number of coefficient data having errors becomes % or more of the number of coefficient data of one frame, the switch 30 is closed to the C side by the output of the counter 24, and the coefficient data of the previous frame is supplied to the output terminal 31 again. be done.

以上の動作を第5図により、3つのフレームの周波数ス
ペクトラムを用いて説明する。なお、同図(alはシフ
トレジスタ28から出力される(N−1)フレーム、同
図(blはシフトレジスタ27から出力されるNフレー
ム、同図(C)はシフトレジスタ28から出力される(
N+1)フレームの周波数スペクトラムを夫々表わして
おり、横軸に周波数成分、縦軸に周波数成分のレベルを
表わしている。ここでは、上記同様に、lフレームに周
波数成分け(P+1)個あるものとし、夫々の周波数成
分に対してレベルを情報内容とする係数データが設定さ
れる。また、第5図(a)〜(C)において、白丸は係
数データに誤りがないことを表わしており、黒丸は係数
データに誤りがあることを表わしている。
The above operation will be explained with reference to FIG. 5 using frequency spectra of three frames. In addition, in the same figure (al is the (N-1) frame output from the shift register 28, in the same figure (bl is the N frame output from the shift register 27, and in the same figure (C) is the (N-1) frame output from the shift register 28.
The frequency spectrum of the N+1) frame is shown, with the horizontal axis representing the frequency component and the vertical axis representing the level of the frequency component. Here, similarly to the above, it is assumed that there are (P+1) frequency components in one frame, and coefficient data whose information content is a level is set for each frequency component. Furthermore, in FIGS. 5A to 5C, white circles represent that there are no errors in the coefficient data, and black circles represent that there are errors in the coefficient data.

シフトレジスタ27から出力されるNフレームの係数デ
ータmに誤りがあるとき、スイッチ30がB側に閉じて
平均化回路29から出力される係数データが出力端子3
1に供給されるが、このことは、第5図(b)に示すよ
うにNフレームのm番目の周波数成分が正しいレベルで
なく、これを、第5図(alに示す(N−1)フレーム
のm番目の正しいレベルの周波数成分と第5図(C)に
示す(N+1)フレームのm番目の正しいレベルの周波
数成分との平均レベルで補間したことになる。第5図(
al、 (b)における四角形のポイントは、このよう
に平均値補間されたレベルを示すものである。
When there is an error in the coefficient data m of N frames output from the shift register 27, the switch 30 closes to the B side and the coefficient data output from the averaging circuit 29 is transferred to the output terminal 3.
1, but this means that the mth frequency component of the N frame is not at the correct level as shown in FIG. 5(b). This results in interpolation using the average level of the m-th correct level frequency component of the frame and the m-th correct level frequency component of the (N+1) frame shown in FIG. 5(C).
The rectangular points in al, (b) indicate the level interpolated with the average value in this way.

1フレーム中に誤りをもつ係数データが半数以下の場合
には、第5図(a)、 (blの関係のように、2つの
フレーム間で同じ周波数成分に誤りがあることはなく、
上記の補間によって元の周波数スペクトル7の復元が可
能である。これに対し、lフレーム中に誤りをもつ係数
データが半数を越えると、第5図(b)で2番目の周波
数成分も誤りをもつというように、2フレ一ム間で同番
目の周波数成分に誤りがあることになる。この場合には
、1つ前のフレームを繰り返し、異常な周波数スペクト
ラムにならないようにする。
If less than half of the coefficient data in one frame has an error, there will be no error in the same frequency component between two frames, as in the relationship shown in Figure 5(a), (bl).
The original frequency spectrum 7 can be restored by the above interpolation. On the other hand, if more than half of the coefficient data in one frame has an error, the same frequency component between two frames will also have an error, as shown in Figure 5(b). There will be an error in this. In this case, the previous frame is repeated to avoid an abnormal frequency spectrum.

なお、上記実施例では、分散単位を2フレームとしたが
、これに限らず任意の複数フレームとすることができる
。分散単位のフレーム数が多くなると、フレーム中の誤
りがある係数データの分散がより粗くなり、しかも1フ
レーム内の誤りがある係数データの数が減少し、各フレ
ームの再現性がより良好になる。
In the above embodiment, the dispersion unit is two frames, but it is not limited to this and can be any plurality of frames. As the number of frames per variance unit increases, the distribution of erroneous coefficient data in a frame becomes coarser, and the number of erroneous coefficient data in one frame decreases, making the reproducibility of each frame better. .

また、上記実施例では、前後のフレームの係数データを
用いて補間を行なったが、同一フレーム内でも隣り合う
係数データの情報内容は近似しており、したがって、隣
り合う係数データでもって補間するようにしてもよい。
Furthermore, in the above embodiment, interpolation was performed using the coefficient data of the previous and subsequent frames, but since the information contents of adjacent coefficient data are similar even within the same frame, interpolation is performed using adjacent coefficient data. You may also do so.

さらに、上記実施例は、音声信号の伝送を例として説明
したが、記録媒体での記録再生にも本発明が適用できる
ことはいうまでもない。
Furthermore, although the above embodiments have been described using the transmission of audio signals as an example, it goes without saying that the present invention can also be applied to recording and reproducing on a recording medium.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、伝送中に係数デ
ータに生ずる誤りが誤り訂正符号を用いて訂正できない
場合にも、容易にかつ正確に復元することができ、再生
音声に異常を聴感することがない。
As explained above, according to the present invention, even if an error that occurs in coefficient data during transmission cannot be corrected using an error correction code, it can be easily and accurately restored. There's nothing to do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による音声信号処理装置の一実施例を示
すブロック図、第2図(a)は第1図における送信側メ
モリの係数データ読出し動作を示す説明図、第2図(b
lは伝送される係数データの配列関係を示す模式図、第
3図(a)は第1図における受信側メモリの書込み動作
および誤りを有する係数データの記憶配列を示す説明図
、第3図(b)は伝送信号中の誤り発生例を示す模式図
、第4図は第1図における補間回路の一具体例を示すブ
ロック図、第5図はその動作説明図である。 i−一一一一・−音声信号入力端子、2・・−・A/D
変換器、3−・・−・・−バッファメモリ、4−・−・
離散的フーリエ変換回路、5−・・−ビット割当計算回
路、6−・・・・・・適応型符号化器、7−・−・メモ
リ、8−・・・・・誤り訂正符号発生器、9−・−−−
−一伝送路、10・−・−メモリ、11・−・・・−・
誤り検出訂正回路、12−・−−−−一適応型復号器、
13−・・・・−ビット割当計算回路、14−・・−・
・−相間回路、15−・−・・離散的逆フーリエ変換回
路、16バツフアメモリ、17−・第1図 第2図 (a) (b) 一一−t 第3図 (a) (b) 譲り梵五
FIG. 1 is a block diagram showing an embodiment of the audio signal processing device according to the present invention, FIG.
1 is a schematic diagram showing the arrangement relationship of coefficient data to be transmitted, FIG. 3(a) is an explanatory diagram showing the write operation of the receiving side memory in FIG. b) is a schematic diagram showing an example of error occurrence in a transmission signal, FIG. 4 is a block diagram showing a specific example of the interpolation circuit in FIG. 1, and FIG. 5 is an explanatory diagram of its operation. i-1111--audio signal input terminal, 2...A/D
Converter, 3-...--Buffer memory, 4---
Discrete Fourier transform circuit, 5--bit allocation calculation circuit, 6--adaptive encoder, 7--memory, 8-- error correction code generator, 9-・---
-1 transmission line, 10...-memory, 11...-
error detection and correction circuit, 12----adaptive decoder,
13-...Bit allocation calculation circuit, 14-...
- Interphase circuit, 15-...Discrete inverse Fourier transform circuit, 16 Buffer memory, 17--Figure 1 Figure 2 (a) (b) 11-t Figure 3 (a) (b) Transferred Sanskrit five

Claims (1)

【特許請求の範囲】 1、音声信号をデイジタル化して直交変換し複数の係数
データからなるフレーム単位の音声情報とする第1の手
段と、該音声情報を該係数データ毎に適応的に符号化し
て圧縮する第2手段と、圧縮された該音声情報を伝送も
しくは記録再生する第3の手段と、受信もしくは再生さ
れた該音声情報を適応的に復号する第4の手段と、復号
された該音声情報を逆直交変換、アナログ化して元の音
声信号を得る第5の手段とからなる音声信号処理装置に
おいて、前記適応的に符号化された音声情報を複数フレ
ームずつ記憶し該複数フレームを1係数データずつ順番
に読み出し該複数フレーム間で分散した音声情報として
前記第3の手段に供給する第6の手段と、前記第3の手
段から得られる該分散した音声情報をフレーム毎に分け
フレーム順に前記音声情報を前記第4の手段に供給する
第7の手段とを設け、各フレーム毎に誤りのある係数デ
ータを分散可能に構成したことを特徴とする音声信号処
理装置。 2、特許請求の範囲第1項において、前記第2の手段に
よつて適応的に符号化された前記音声情報に誤り訂正符
号を付加する第8の手段と、前記第7の手段で得られる
各フレーム毎に該誤り訂正符号によつて各係数データの
誤り検出訂正を行なう第9の手段とを有することを特徴
とする音声信号処理装置。 3、特許請求の範囲第2項において、前記第9の手段で
誤り訂正が不能な前記係数データに対し前後のフレーム
もしくは同一フレーム内の誤りのない係数データでもつ
て補間を行なう第10の手段を有する音声信号処理装置
[Claims] 1. A first means for digitizing and orthogonally transforming an audio signal into audio information in units of frames consisting of a plurality of coefficient data, and adaptively encoding the audio information for each coefficient data. a second means for compressing the compressed audio information; a third means for transmitting or recording and reproducing the compressed audio information; a fourth means for adaptively decoding the received or reproduced audio information; and a fifth means for obtaining the original audio signal by inversely orthogonally transforming the audio information and converting it into analog, the audio signal processing device stores the adaptively encoded audio information in units of multiple frames, and converts the multiple frames into one. a sixth means for sequentially reading the coefficient data one by one and supplying it to the third means as audio information dispersed among the plurality of frames; and a seventh means for supplying the audio information to the fourth means, and is configured to be able to distribute erroneous coefficient data for each frame. 2. In claim 1, an eighth means for adding an error correction code to the audio information adaptively encoded by the second means; and an error correction code obtained by the seventh means. and a ninth means for performing error detection and correction of each coefficient data using the error correction code for each frame. 3. Claim 2 provides a tenth means for interpolating the coefficient data for which error correction cannot be performed by the ninth means using error-free coefficient data in the previous and subsequent frames or in the same frame. An audio signal processing device having:
JP623187A 1987-01-16 1987-01-16 Sound signal processor Pending JPS63175266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP623187A JPS63175266A (en) 1987-01-16 1987-01-16 Sound signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP623187A JPS63175266A (en) 1987-01-16 1987-01-16 Sound signal processor

Publications (1)

Publication Number Publication Date
JPS63175266A true JPS63175266A (en) 1988-07-19

Family

ID=11632741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP623187A Pending JPS63175266A (en) 1987-01-16 1987-01-16 Sound signal processor

Country Status (1)

Country Link
JP (1) JPS63175266A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069757A (en) * 1990-07-06 2000-05-30 Hitachi, Ltd. Digital transmission signal processing system and recording/reproducing system

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069757A (en) * 1990-07-06 2000-05-30 Hitachi, Ltd. Digital transmission signal processing system and recording/reproducing system
US6278564B1 (en) 1990-07-06 2001-08-21 Hitachi, Ltd. Digital transmission signal processing system and recording/reproducing system
US6324025B1 (en) 1990-07-06 2001-11-27 Hitachi, Ltd. Digital transmission signal processing system and recording/reproducing system
US6498691B2 (en) 1990-07-06 2002-12-24 Hitachi, Ltd. Digital transmission signal processing system and recording/reproducing system
US6590726B2 (en) 1990-07-06 2003-07-08 Hitachi, Ltd. Apparatus and method for transmitting and receiving digital information
US6952315B2 (en) 1990-07-06 2005-10-04 Hitachi, Ltd. Digital information recording/reproducing apparatus
US7012769B2 (en) 1990-07-06 2006-03-14 Hitachi, Ltd. Digital information recording/reproducing apparatus
US7027240B2 (en) 1990-07-06 2006-04-11 Hitachi, Ltd. Digital information recording/reproducing method and apparatus
US7259926B2 (en) 1990-07-06 2007-08-21 Hitachi, Ltd. Digital information recording/reproducing apparatus
US7286310B2 (en) 1990-07-06 2007-10-23 Hitachi, Ltd. Apparatus for receiving compressed digital information
US7808733B2 (en) 1990-07-06 2010-10-05 Hitachi Consumer Electronics Co., Ltd. Method and apparatus for transmitting and receiving digital video and audio information
US7859777B2 (en) 1990-07-06 2010-12-28 Hitachi Consumer Electronics Co., Ltd. Method and apparatus for transmitting and receiving digital video and audio information
US7952823B2 (en) 1990-07-06 2011-05-31 Hitachi Consumer Electronics Co., Ltd. Method for transmitting digital audio and video information
US8009375B2 (en) 1990-07-06 2011-08-30 Hitachi Consumer Electronics Co., Ltd. Apparatus and method for receiving and recording digital information

Similar Documents

Publication Publication Date Title
KR940023043A (en) Apparatus, methods and recording media for recording and / or reproducing or transmitting and / or receiving compressed data
JPS58129850A (en) Method and device for reducing data rate of data flow of multibit digital data word
JPH04360481A (en) Video voice digital recording and reproducing device
JPH0983951A (en) Picture coding, recording and reproducing device
JP3134392B2 (en) Signal encoding apparatus and method, signal decoding apparatus and method, signal recording apparatus and method, and signal reproducing apparatus and method
JPH046289B2 (en)
EP0234354B1 (en) Apparatus for decoding a digital signal
KR100682915B1 (en) Method and apparatus for encoding and decoding multi-channel signals
JPH0738120B2 (en) Audio recording / playback device
JPS63175266A (en) Sound signal processor
JPH0723333A (en) Recording and reproducing device for video signal
JP2522261B2 (en) Encoding apparatus and encoding method for digital image signal
JPH0324887A (en) Encoder for digital image signal
JPH01171324A (en) High efficient encoder
JPH0574252B2 (en)
KR950013375B1 (en) Signal compression recording and reproducing restoration method
JPH04352582A (en) Recording and regenerating device for video signal
US6313765B1 (en) Method for sample rate conversion of digital data
JP3013383B2 (en) Data compression encoder
JPH0414318A (en) Coder
JP2670398B2 (en) Coded signal duplication device
JP3496885B2 (en) Digital video signal recording device
JP3568213B2 (en) Digital signal processor
JP2758159B2 (en) Image compression / decompression device
JP3458388B2 (en) Digital image signal transmission equipment