JPS63172364A

JPS63172364A - Ｉｃカ−ドシステム

Info

Publication number: JPS63172364A
Application number: JP62003319A
Authority: JP
Inventors: Shigeyuki Kawana; 川名　茂之
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-01-12
Filing date: 1987-01-12
Publication date: 1988-07-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明はシステム連用上の安全性向上を図ったＩＣカ
ードシステムに関する。

［従来技術とその問題点］近年、キャッシュレス時代と呼ばれており、クレジット
カード会社などにより発行されたカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。

従来、使用されているカードとしてはプラスチックカー
ド、エンボスカード、磁気ストライブカードなどがある
が、これらのカードは構造上ＶＡ造が容易であるため、
不正使用が問題になっている。

そこで、このような問題を解決するため、カード内部に
暗証番号などを記憶した情報カード、いわゆるＩＣカー
ドが考えられており、このようなＩＣカードとターミナ
ルとを組合わせたＩＣカードシステムが開発されている
。

ところで、このようなＩＣ力−ドシステ！、では、カー
ドを現金と同様な使われ方をすることがあるため、シス
テム運用−［の安全性の確保が極めて用要である。

そこで、これまでのシステムでは、実際の取引を開始す
るのに先立ちターミナルおよびＩＣカード双方の正当性
を！［するためターミナルおよびカードの立証を実施す
るようにしている。

しかして、従来、このようなターミナルおよびカードの
みΣ証方法として、例えばパラメータに乱数を用いて認
証コードを計算するとともに、これら認証コードを用い
た照合を行なう方法が採用されている。すなわち、かか
る認証方法では、まず、ターミナルより乱ａＲ工を発生
し、これをＩＣカードに送る。ＩＣカードでは、この乱
数ＲＴに基づきターミナル認証用の認証コードＹ”Ｔ（
ＲＴ）を計算する。次いで、ＩＣカードより乱Ｆ！　Ｒ
ｃを発生し、これをターミナル側に送る。ターミナルで
は、この乱数Ｒｅに基づき認証コードＹ−ｃ（Ｒｃ　）
を計締するとともに、上記乱数ＲＴに基づき認証コード
Ｙｃ（Ｒｔ）を計算する。そして、このうちの認証コー
ドＹＣ（ＲＴ）をＩＣカードに送る。ＩＣカードでは、
ターミナルより送られてきた認証コードＹＣ（ＲＴ）と
上述の認証コードＹ＝ｙ（Ｒｙ）を比較し、両者の同一
性を判断する。ここで、両者の内容が一致しなければカ
ードの正当性が認証されず、カードロックなどの処理を
行なう。一方、両者の内容が一致すれば、ＩＣカードに
て認証コードＹｃ（Ｒｃ）を計算し、これをターミナル
に送る。ターミナルでは、ＩＣカードより送られてきた
認証コードＹｃ（Ｒｃ）と上述の認証コードＹ”ｃ（Ｒ
ｅ）を比較し、両者の同一性を判断する。ここで、両者
の内容が一致しなければターミナルの正当性が認証され
ず、システムロックなどの処理を行なう。一方、両者の
内容が一致すれば、その後の通常取引を許可するように
なる。

ところが、このような方法によると、パラメータＲｃ、
ＲＴを事前に相手方に送る必要があるとともに、これら
パラメータＲｃ、Ｒ工を基に生成される認証コードＹｃ
　　（Ｒｃ　）　、ＹＴ　　（ＲＴ　）も相手方に送る
ようになっているので、これらパラメータＲｃ　、ＲＴ
および認証コードＹＣ（ＲＣ）、ＹＴ（ＲＴ）は簡単に
他の者に知れてしまう。このため、これらパラメータお
よび認証コードの数値から統計的にデータを集めること
により、これらの相関性、つまり認証のアルゴリズムが
解読されてしまうおそれがあり、システム運用上での安
全性が著しく損われる欠点があった。

〔発明の目的］この発明は上記事情に鑑みてなされたもので、秘密性の
高い認証を行なうことができ、システム運用上の安全性
の向上を図ることができるＩＣカードシステムを提供す
ることを目的とする。

［発明の要点１０の発明にかかるＩＣカードシステムは、ＩＣカードお
よびターミナルにて夫々独自に生成された同一の認証コ
ードを相互に送り合うとともに、自己の認証コードと照
合することにより相手方の正当性を認証するようになっ
ている。

［発明の実施例］以下、この発明の一実施例を図面にしたがい説明する。

第１図は、ターミナル１の回路桶成を示すものである。

図において、１１はシステムバスで、このシステムバス
１１にはサウンドコントローラ１２、ワーキングＲＡＭ
１３、システムプログラムＲＯＭ１４、ターミ＋／Ｌ属
性ＲＯＭ１５、イニシャルパラメータＲＡＭ１６、メイ
ンコントローラ１７、表示ドライブコントローラ１８、
キーコントローラ１９、リーダライタコントローラ２０
、比較器２１、演算部２２、出力コントローラ２３を介
した出力バッファ２４、入力バッファ２５を介した入力
コントローラ２６、「ＣＡ」ラッチするためのラッチ回
路４２、データ・エンクリプション・スタンダード（Ｄ
ａｔａ　　Ｅｎｃｒｉｐｔｉｎｎ　　５ｔａｎｄｅｒｄ
）に基づ＜　ｒＤＥｓＪ方式の［１８＠化演搾ユニツト
４３、同様なｒＤＥｓＪ方式の解読用演算ユニット４４
、入出力コントローラ（■１０コントローラ）４５、フ
ラグメモリ４８が夫々接続される。

サウンドコントローラ１２には、スピーカ２７が接続さ
れ、必要に応じてアラーム音を出力するようにしている
。

ワーキングＲＡＭ１３はメモリエリアにＩＣカード２か
ら送られてくるｒＰＡＮＪ、ｒＣＨＮＪ、ｒＥＰＤＪ、
などが記憶される他、ターミナル１内での各種処理デー
タが記憶される。また、このワーキングＲＡＭ１３は、
第３図に示すようにＸレジスタ１３１、Ｙレジスタ１３
２を有するとともに、認証コードＤｔｌ　、Ｄｔ２　、
Ｄｔ３　、・・・を記憶するエリア１３３を有している
。この場合、これらの認証コードは所定時間ごとに読出
される旧認証コードを所定のアルゴリズムにより計算し
て得られるもので、Ｄｔｌ　、Ｄｔ２　、Ｄｔ３　、・
・・のように順に更新され書込まれるようになっている
。ここで、初期の認証コードは予め用意しておくことが
必要である。

フラグメモリ４８は複数のフラグ、例えば「１」ｒ２Ｊ
　　ｒ３Ｊ　ｒ４Ｊを記憶している。この場合、フラグ
メモリ４８のフラグは、このうちの１つが予め指定され
るようになっており、この指定フラグによって旧認証コ
ードの計算のアルゴリズムを決定するようにしている。

ここで、フラグを複数種類用意してアルゴリズムを選択
できるようにしたのは、システムの安全性の理由から別
々の更新を行なう方が都合が良いからである。つまり、
１１ＪＩｌ類のアルゴリズムでは、仮に、これが知れて
しまうと、システムの安全性が著しく損われるからであ
る。

システムプログラムＲＯＭ１４は各種システムプログラ
ムとともにＩＣカード２とマツチングを図るためのＥＮ
Ｑコードなどを備えている。

ターミナル属性ＲＯＭ１５はその用途に応じたターミナ
ルコードＴＣ（例えば製造コード、発行コード、商店コ
ードなど）を記憶している。

イニシャルパラメータＲＡＭ１６Ｇ、ｔｒＣカー６２か
らのアンサ・ツー・リセット・データが一括記憶される
。このイニシャルパラメータＲＡＭ１６には伝送ライン
１６ａを介して出力コントローラ２３、入力コントロー
ラ２６および■ｐｐレベルラッチ部２８、ｖｐｐタイマ
ラッチ部２９．１ｐｐレベルラッラッ３０が接続され、
これらラッチ２８．２９．３０ニｊ、を対応ＴルＶ　ｏ
　ｐ１８１３１、Ｖｌ）ｐタイマ３２、ＩＤｐリミッタ
３３が接続されている。

ここで、Ｖｐｐ電ｉｌｌ！３１はＩＣカード２のデータ
メモリへのデータ病込みに使用する電圧Ｖｐρを確保す
るためのものである。また、ｖｐｐタイマ３２はＩＣカ
ード２より指定されるＶｃｃｊｌ大印加時間を確保する
ためのものである。さらにＩｐｐリミッタ３３はデータ
内込み電流の許容値を定めるものである。

この間合、Ｖｐｐｆｆ１源３１によるデータ最大書込み
電圧、ｖｐｐタイマ３２によるｖｐｐ印加時間、Ｉｐｐ
リミッタ３３によるデータ最大許容書込み電流などは、
イニシャルパラメータＲＡＭ１６に記憶されたアンサ・
ツー・リセット・データに基づき設定される。

データ伝送ライン１６ａには、ＩＣカード用動作周波数
セレクタ３４が接続される。このセレクタ３４には発振
器３５からの発成信号が分周器３６を介して供給され、
動作周波数の設定された信号としてＣ１ｏｃｋ端子より
出力される。

また、上記イニシャルパラメータＲＡＭ１６にはタイマ
３７が接続される。このタイマ３７には上記ＩＣカード
２側より送られてイニシャルパラメータＲＡ〜１１６に
て一括記憶されるアンサ・ツー・リセット・データに基
づき、例えばターミナル１からカード２に対して上記間
合わせ信号“Ｅ　Ｎ　Ｑ　”あるいはその他命令信号な
どを送信した時点からの最大応答持ち時間をカウントす
るもので、この待ち時間内にカード２より何等かの応ｒ
ｔ信号が無い場合には、メインコントローラ１７がす記
“Ｅ　Ｎ　Ｑ　”あるいはその他命令信号の送信を再び
指示するか、またはリーダライタ機構部３８に対してリ
ーダ・ライタコントローラ２０を介してカード２との接
続語を指示するようになっている。

メインコントローラ１７のシステム制御ライン１７ａに
は、比較器２１、演算部２２、コード記憶部４１、ラッ
チ回路４２、暗号化演等ユニット４３、解読用演算ユニ
ット４４、入出力コントローラ４５などが接続され、シ
ステムの動作状態に応じてメインコントローラ１７から
各回路に制御指令が送られるようになっている。

表示ドライブコントローラ１８はターミナル１の表示部
４６に対して表示コントロールするものである。

キーコントローラ１９はターミナル１のキーボード４７
にキーサンプリング信号を与えてキー人力信号を検知す
るようにしている。

リーダ・ライタコントローラ２０はリーダ・ライタ機構
部３８を駆動制御するものである。ここで、かかる機構
部３８はカード搬送用のモータを備え、ターミナル１の
カード挿入口から挿入されるＩＣカード２を所定位置ま
で搬送するとともに電気的にターミナル１にカード２を
接続し、所定の処理が終了すると、ＩＣカード２をカー
ド挿入口まで戻すようにしている。

このようなリーダライタ機構部３８には、出力バッフ７
２４、リセットコント０−ラ３９．１ｐｐレベルラッチ
部３０、動作周波数セレクタ３４、ＶＣＣＷｆｆ源４０
が接続される。そして、これら出力バッファ２４、リセ
ットコントローラ３９、ＩｐＤレベルラッチ部３０，９
作周波数セレクタ３４、ｖＣＣ？１ＷＡ４０に対応ＬＴ
　Ｉ　Ｃカード２側に夫々接続される１１０ｔａ子、Ｒ
ｅ５ｅｔ端子、ｖｐｐ端子、ＣＩｏｃｋ端子、Ｖｃｃ端
子を有している。

入力コントローラ２６、出力コントローラ２３はイニシ
ャルパラメータＲＡＭ１６を介したメインコントローラ
１７の指令に応じてＩＣカード２との間のデータの授受
をコントロールするものである。このうち、入力コント
ローラ２６はＩＣカード２から送られて来るデータを入
力バッファ２５を介してワーキングＲＡＭ１３などに出
力するとともに比較器２１に与え、ここでの比較出力を
メインコントローラ１７に与える。また、出力コントロ
ーラ２３は暗号化ｒｍｎユニット２２より与えられる暗
号化データを出力バッファ２４を介してＩＣカード２に
送出する。

演算部２２はワーキングＲＡＭ１３よりシステムバス１
１を介して送られてくる暗号化データをコード記憶部４
１に記憶された認証コードにしたがって解読するように
なっている。

ラッチ回路４２はラッチされたｒｃＡＪを暗号化演算ユ
ニット４３、解読用演稗ユニット４４に入力するもので
ある。暗号化演輝ユニット４３はシステムバス１１を介
して所定データが入力されており、メインコントローラ
１７の指令によってワーキングＲＡＭ１３に記憶されて
いるｒＰＡＮＪなどをｒＣＡＪをキーにしてｍ＠’１１
理し、入出力コントローラ４５に出力するようにしてい
る。また、解読用演ｎユニット４４は入出力コントロー
ラ４５に入力された暗号化データをｒＣＡＪに基づいて
解読し、システムバス１１に出力するようにしている。

入出力コントローラ４５はクレジット会社や銀行などの
データベースがオンライン接続されており、暗号化され
たデータの授受を行なうようにしている。

次に、第２図は、このようなターミナル１に装着される
ＩＣカード２のｎ路構成を示すものである。図において
、５１はシステムバスで、このシステムバス５１にはア
ンサ・ツー・リセット記憶部５２、ワーキングＲＡＭ５
３、システムプロゲラ１１記憶部５４、制御部５５、読
出し／言逃み制御部５６、乱数発生部５７、時計回路５
８、コード記憶部５９、演ｉ部６０、残高更新部６１、
入力データ保持部６２、比較器６３、シリアルｆ１０６
４、入力制御部６５、表示制御部６６、アクセス禁止エ
リア番号記憶部６７および比較器６８が夫々接続されて
いる。

この場合、アンサ・ツー・リセット記憶部５２はＩＣカ
ード２自身に対するあらゆる動作条件（例えばデータ自
送み、印加電圧、電流許容（直、最大印加電圧、最大デ
ータ伝送量、最大応答待ち時間など）を記憶するもので
、これらの条件データはカード自身の内部イニシャルが
終了すると、予め定められたフォーマットにのっとりア
ンサ・ツー・リセット・データとしてターミナル１側に
送出する。

ワーキングＲＡＭ５３はカード内での各種処理データを
記憶するものである。また、このワーキングＲＡＭ５３
はＸレジスタ５３１、Ｙレジスタ５３２を有している。

システムプログラム記憶部５４は各種のシステムプログ
ラムとともに、ターミナル１より送られてくる信号が正
しいか否かを表わすコード信号を記憶している。制御部
５５はシリアルｌ１０６４を介して供給されるデータ受
信信号および動作状態に応じて各回路に動作指令を出力
する。続出し／書込み制御部５６は制御部５５からの指
令に応じてデータメモリ６９に対するデータの書込み読
出しのＩＩＪ　ｔｅｌを行なう。

ここで、データメモリ６９は暗証番号ｒＰＩＮＪ、暗証番号ＩＰＩＮＪが使用されるまでの番
号ｒｌＰＩＮＪ　　（Ｉｎｉｔｉａｌ　１ｚａｔｉｏｎ
　　Ｐｅｒｓｏｎａｌ　　Ｉ（ｊｅｎｔｉｆｉｃａｔｉ
ｏｎ　　Ｎｕｍｂｅｒ）、口座番号ｒＰＡＮＪ（Ｐｒｉ
ｍａｒｙ　　Ａｃｃｏｕｎｔ　　Ｎｕｍｂｅｒ）、暗号
解読用コードｒＰＲＫＪ　　（Ｐｒｉｖａｔｅ　　Ｋｅ
ｙ　　Ｃｏｄｅ）、認証エラー回数ＲＴが記憶されてい
る。また、このデータメモリ６９は取引データとして取
引残高（Ｍ）などを記憶するトランザクションエリアを
有するとともに、第４図に示すように認証コードＤＣ１
、ＤＣ２、ＤＣ３、・・・を記憶するエリア６９１を有
するとともに、フラグエリア６９２を有している。この
場合、認証コード記憶エリア６９１に書込まれる認証コ
ードは所定時間ごとに特定番地から続出される旧認証コ
ードを所定のアルゴリズムにより針環して得られるもの
で、ＤＣｌ、ＤＣ２、ＤＣ３、・・・のように順に更新
され書込まれるようになっている。ここで、初期の認証
コードは予め用意しておくことが必要である。また、フ
ラグエリア６９２には複数のフラグ、例えばｒＩＪｒ２
，１ｒ３Ｊ　　ｒ４」を記憶している。この場合、フラ
グエリア６９２のフラグは、このうちの１つが予め指定
されるようになっており、この指定フラグによって旧認
証コードの計算のアルゴリズムを決定するようにしてい
る。ここで、フラグを複数＋１　ｆｆｌ用怠してアルゴ
リズムを選択できるようにしたのは、カードの安全性の
理由から別々の更新を行なう方が都合が良いからである
。つまり、１種類のアルゴリズムでは、仮に、これが知
れてしまうと、安全性が著しく損われるからである。

乱数翔生部５７はターミナル認証に用いる乱数ＲＡＮを
発生する。時計回路５８は現在日時を計時するとともに
、一定時間ごとに桁あふれ信号を出力するようになって
いる。認証コード記憶部５９は認証コードを記憶するた
めのもので、この認証コードを用いて演棹部６０にて照
合が行われる。データ保持部６２はターミナル１より与
えられる認証コードなどを保持する。このデータ保持部
６２の出力は比較器６３に与えられる。比較器６３の比
較結果は制御部５５に送られる。

残高更新部６１は残高記憶部７５の内容を取引に応じて
更新するようにしている。シリアル１１０６４はデータ
入出力端子Ｉ１０が接続され、ターミナル１とのデータ
授受が行なわれる。アクセス禁止エリア番号記憶部６７
はデータメモリ６９のアクセス禁止エリア番号を記憶し
ており、この禁止エリアがアクセスされると、比較器６
８より一致出力が発生し、読出し／書込み制御部５６に
対して該当エリアの読出しを禁止するようにしている。

入力制御部６５はＩＣカード２のキーボード７６にキー
サンプリング信号を与えてキー人力信号を検知するよう
にしている。また、表示制御部６６はＩＣカード２の表
示部７７に対して表示コントロールするものである。

なお、このようなＩＣカード２はターミナル１に装着し
た状態で、ターミナル１よりＲｅ５ｅｔ端子にリセット
信号、Ｃ１ｏｃｋ端子にシステムクロック信号が供給さ
れ、ｖｐｐ端子にＶｐｐ電源、ＶＣＣ端子ｔ、＝Ｖｃｃ
ｆｆｉ源が、そしてＧＮＤｍ了にグランド線が接続され
る。

Ｖｃｃ端子に与えられるＶＣＣ電源は電圧検出回路７１
に与えられる。この電圧検出回路７１には内部電源７２
が接続されている。ここで、電圧検出回路７１はＶｃｃ
電源が接続されていると該ＶＣＣ電源を優先して検出し
、ＶＣＣ電源が接続されていないと内部？１１７２を検
出して出力Ｖｄｄを発生する。

Ｃ１ｏｃｋ端子に与えられるクロック信号はセレクタ７
３に与えられる。このセレクタ７３には内部発振器７４
が接続されている。ここで、セレクタ７３はＦ配電圧検
出回路７１の検出内容に応じてＣＩ　ＯＣｋ端子に与え
られるクロック信号あるいは内部発振器７４の出力を選
択し各回路に供給する。この場合、内部発振器７４の発
撥周波数は（：Ｉｏｃｋ端子に与えられるクロック信号
より低く設定されている。

次に、このように構成した実施例の動作を説明する。

まず、このようなターミナル１およびＩＣカード２は、
夫々単独で次のような動作が行われる。

ここで、ＩＣカード２の場合を第５図のフローチャート
にしたがい説明する。この場合、Ｉｃカード２は単独で
電２１１７２を有しているが、使用していない間は時計
回路５８を残してスリーブモードになっている。時計回
路７２は日時を計時するとともに、所定の時間ごとに桁
あふれの信号を発生し、これを制御部５５に与えるよう
になる。つまり、ステップＡ１に示すようにスリーブモ
ードではｒ　ＨＡ　Ｌ　Ｔ　ＪをＹＥＳと判断して、こ
の状態を保持しており、時計回路５８の桁あふれの信号
によりｒＨＡ　Ｌ　Ｔ　＋をＮｏと判断すると、次ステ
ツプＡ２に進むようになる。

すると、制御部５５はスリーブモードを扱出し、次のル
Σ証コードの更新モードを設定する。この場合、ステッ
プＡ２では、ワーキングＲＡＭ５３のＸレジスタ５３１
に予め定められたフラグ「１」〜「４」のうちのいずれ
かのフラグを書込む。この場合のフラグは、例えばクレ
ジットカード、ｌ１行カードなどのカードの種類、ある
いはカードの発行会社などにより使い分けられる。そし
て、ステップＡ３に進み、旧認証コードを取出すための
データメモリ６９のアドレスを指定する。ここで、全く
の最初の場合は、予め用意されたＨＨコードを記憶した
データメモリ６９のアドレスを指定するようになる。そ
して、ステップＡ４にて、指定アドレスから読出した認
証コード（Ｄｉ）をワーキングＲＡＭ５３のＹレジスタ
５３２に書込む。

次いで、ステップＡ５に進む。

このステップＡ５では、Ｘレジスタ５３１に書込まれた
フラグの内容を判断する。この場合、フラグ内容が×−
１の場合はステップ八〇に、フラグ内容が×＝２の場合
はステップＡ７に、フラグ内容が×−３の場合はステッ
プ八８に、フラグ内容が×＝４の場合はステップＡ９に
夫々進み、これらステップ八〇〜Ａ９でのアルゴリズム
によりＹレジスタ５３２の認証コードを演算し、新しい
認証コードを求める。ここで、ｘ−１の場合には、ステ
ップ八〇においてＹレジスタ５３２の内容を左シフトし
た解を求め、×−２の場合には、ステップＡ７において
Ｙレジスタ５３２の内容の補数を求める。また、ｘ−３
の場合には、ステップ八８においてＹレジスタ５３２の
内容を右シフトした解を求め、ｘ−４の場合には、ステ
ップＡ９においてＹレジスタ５３２の内容の２乗を求め
る。

そして、ステップＡ１０に進み、ステップ八６〜Ａ９の
いずれかで演算した結果を新たな認証コード（Ｄ＝ｉ）
としてデータメモリ６９のｒｇ証コードエリア６９１に
害込む。ここでは、［）ＣＩが最初に更新された認証コ
ードである。そして、ステップＡ１に戻るようになる。

以下、同様にしてｒＨＡＬＴＪをＮｏとマ１１断するご
とに、データメモリ６９のアドレスを指定して旧認証コ
ードを取出すとともに、該認証コードをＸレジスタ５３
１のフラグに応じたアルゴリズムで演算し、これを更新
された認証コードとしてデータメモリ６９の認証コード
エリア６９１に順に閂込む。これにより、データメモリ
６９のｍｌコードエリア６９１には第４図に示すように
Ｄｃｌ　、Ｄｃ２　、Ｄｃ３、−・・の順で、更新され
た認証コードが記憶されるようになる。

なお、上述ではＩＣカード２での単独動作の場合を述べ
たが、ターミナル１での単独動作の場合も同様である。

この場合、最初に与えられる認証コードおよび針環のア
ルゴリズムを決定するフラグの種類はＩＣカード２のも
のと全く同じものが用いられる。これにより、第３図に
示すようにターミナル１のワーキングＲＡＭ１３の認証
コードエリア１３３にＤｔｌ　、Ｄｉ２　、Ｄｉ３　、
・・、の順で書込まれる認証コードはＩＣカード２の認
証コードＤＣ１、ＤＣ２、ＤＣ３と同じ内容のものであ
る。

次に、このようにしてターミナル１およびＩＣカード２
で夫々生成される認証コードを用いて取引切埋を前提と
したターミナル認証およびＩＣカード認証を行なう場合
を第６図に示すフローチャートにしたがい説明する。

この場合、上述したようにターミナル１では、ステップ
Ｂ１において認証コードＤｔ１　、Ｄｔ２を計算しワー
キングＲＡＭ１３の認証コードエリア１３３に書込んで
おり、また、ＩＣカード２でも、ステップＣ１において
認証コードＤＣ１、［）ｃ２を計算しデータメモリ６９
の認証コードエリア６９１に書込んでいるものとする。

この状態から、ターミナル１にＩＣカード２が装着され
る。すると、ターミナル１より認証コード［）ＣＩの続
出し要求が′ｌＣカード２に送られる。

この場合、認証コードの読出し要求はメインコントロー
ラ１７の指令により出力コントローラ２３、出力バッフ
ァ２４を介してＩＣカード２に送られる。Ｉｃカード２
では、この要求をシリアル１１０６４を介してワーキン
グＲＡＭ５３に一時取込む。そして、ステップＣ２にお
いて制御部５５の指令により読出し／帛込み制ｔｌｌｌ
Ｉ！１１５６を介してデータメモリ６９の認証コードエ
リア６９１のアドレスを指定し、読出し要求のあった認
証コードＤＣ１を読出す。この認証コードＤＣ１はシリ
アルｌ１０６４を介してターミナル１に送られる。

ターミナル１では、ＩＣカード２からの認証コードＤＣ
１を入力コントＯ−ラ２６、入力バッファ２５を介して
ワーキングＲＡＭ１３に一時取込む。そして、ステップ
Ｂ２において、メインコントローラ１７の指令によりワ
ーキングＲＡＭ１３の認証コードエリア１３３のアドレ
スを指定し、認証コード［）ｔｌを読出す。

次いで、ステップ８３に進む。このステップＢ３では、
ＩＣカード２より送られてきた認証コードＤＣＩとステ
ップＢ２で続出された認証コードＤｔｌが比較器２１に
送られ比較され、この比較結束がメインコントローラ１
７に与えられる。

この場合、両方の認証コードが一致せずＮｏと判断され
ると、ＩＣカード２は正当なものでないと判断され、無
効処理が実行される。一方、両方の認証コードが一致し
てＹＥＳと判断されると、ステップＢ４に進む。

このステップＢ４では、メインコントローラ１７（７）
、指令によりワーキングＲＡＭ１３の認証コードエリア
１３３のアドレスを指定し、今度は認証コードＤｔ２を
読出す。そして、この認証コードＤｔ２はＩＣカード２
に送られる。

ＩＣカード２では、ターミナル１からのＦｂｌＷＥコー
ドＤｔ２をシリアルＩ　１０６４を介して入力データ保
持部６２に一時取込む。そして、ステップＣ３において
、制御１部５５の指令により読出し／書込み制御部５６
を介してデータメモリ６９の認証コードエリア６９１の
アドレスを指定し、認証コードＤｃ２を読出す。

次いで、ステップＣ３に進む。このステップＣ３では、
ターミナル１より送られてきた認証コードＤｔ２とステ
ップＣ３で読出された認証コード［）ｃ２が比較器６３
に送られ比較され、この比較結果が制御部５５に与えら
れる。この場合、両方の認証コードが一致せずＮＯと判
断されると、ターミナル１は正当なものでないと判断さ
れ、無効処理がこなわれる。一方、両方の認証コードが
一致してＹＥＳと判断されると、ＯＫコマンドがターミ
ナル１側に送られる。これにより、ターミナル１および
ＩＣカード２の正当性が共に確認されたことになり、こ
れ以降取引処理が実行されるようになる。

次に、ターミナル１およびＩＣカード２で夫々生成され
る認証コードを用いて取引データの暗号化および解読を
行なう場合を第７図に示すフローチャートにしたがい説
明する。

この場合、上述したようにターミナル１では、ステップ
Ｄ１において認証コードＤｔ３を計算しワーキングＲＡ
Ｍ１３の認証コードエリア１３３に肉込んでおり、また
、ＩＣカード２でも、ステツブＥ１において認証コード
［］ｃ３を計算しデータメモリ６９の認証コードエリア
６９１に餌込んでいるものとする。ここで、認証コード
［）ｔ３およびＤｃ３はｒ１３５ＦＪであるとする。

この状態で、ターミナル１より取引残高（Ｍ）の読出し
要求がＩＣカード２に送られる。この場合、読出し要求
はメインコントローラ１７の指令により出力コントロー
ラ２３、出力バッファ２４を介してＩＣカード２側に送
られる。ＩＣカード２では、この要求をシリアルｌ１０
６４を介してワーキングＲＡＭ５３に一時取込む。そし
て、ステップＥ２において制御部５５の指令により続出
し７ｍ込み制皿部５６を介してデータメモリ６９のトラ
ンザクションエリアのアドレスを指定し、読出し要求の
あった取引残高（Ｍ）を読出す。この場合の取引残高（
Ｍ）はｒｏｌ　３０５０００Ｊとする。

次いで、ステップＥ３に進む。このステップＥ３では、
データメモリ６９より読出した取引残高（〜１）を演悼
部６０に与える。この場合、コード記憶部５９にはステ
ップＥ１において計算された認証コードＤｃ３が与えら
れ、これを記憶している。そして、この状態から演算部
６０により認証コードＤｃ３を用いて取引残＾（Ｍ）を
暗号化する。この場合、排他的論理和によりＭ　（Ｄｃ
３　）が演鋒され、Ｎ　２６Ｆ４３５ＦＪが求められる
。

そして、このＭ　（Ｄｃ３　）データはターミナル１に
送られる。ターミナル１では、ＩＣカード２からのＭ　
（ＤＣ３）データを入力コントローラ２６、入力バッフ
ァ２５を介してワーキングＲＡＭ１３に一時取込む。そ
して、ステップＤ２において、メインコントローラ１７
の指令によりワーキングＲＡＭ１３のＭ　（ＤＣ３）　
テータ’Ｆｒ演算部２２に与える。この場合、コード記
憶部４１にはステップＤ１において針線された認証コー
ドＤｔ３が与えられ、これを記憶している。そして、こ
の状態から演痒部２２により認証コードＤｔ３を用いて
Ｍ　（Ｄｃ３　）データを解読する。この場合、排他的
論理和により元の取引残高（Ｍ）ｒｏｌ　３０５０００
Ｊが求められる。

そして、解読された取引データ（Ｍ）はメインコントロ
ーラ１７の指令によりＩ１０コントローラ４６を介して
銀行などのデータバンクに送られ、取引処理が実行され
る。

したがって、このようにすればターミナルおよびＩＣカ
ードにおいて、夫々独自に同一の認証コードを生成し、
これら生成された認証コードを相互に送り合うとともに
、自己の認証コードと照合することで相手方の正当性を
認証するようになっており、しかも、これらの認証コー
ドは、一定期間ごとに次々更新されるようになっている
ので、仮に相互に送られる認証コードが盗まれても、認
証コードだけから認証のアルゴリズムを解読するのは極
めて難しく、秘密性の高い認証を行なうことができ、シ
ステムの安全性の面で極めて有効である。

また、このようにターミナルおよびＩＣカードにおいて
、夫々生成される同一の認証コードを利用することによ
り、データを送る際に自己の認証コードにより暗号化す
るとともに、相手方の認証コードにより解読するように
もできるので、秘密性の高いデータ伝送を筒中な手段に
より行なうこともできる。

なお、この発明は上記実施例にのみ限定されず、要旨を
変更しない範囲で適宜変形して実施できる。

［Ｊ！明の効果］この発明によれば秘密性の高い認証を行なうことができ
、システム運用上の安全性の向上を図ることができるＩ
Ｃカードシステムを提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例に用いられるターミナルの
回路構成を示すブロック図、第２図は同実施例に用いら
れるＩＣカードの回路構成を示すブロック図、第３図は
ターミナルに用いられるワーキングＲＡＭの構成図、第
４図はＩＣカードに用いられるデータメモリの構成図、
第５図乃至第７図は同実施例の動作を説明するためのフ
ローチャートである。１３・・・ワーキングＲＡＭ、１３１・・・Ｘレジスタ
、１３２・・・Ｙレジスタ、１３３・・・認証１−ドエ
リア、１７・・・メインコントローラ、２１・・・比較
器、２２・・・演口部、４１・・・コード記憶部、４８
・・・フラグメモリ、５３・・・ワーキングＲＡＭ、５
３１・・・Ｘレジスタ、５３２・・・Ｙレジスタ、５５
・・・制御部、５８・・・時計回路、５９・・・コード
記憶部、６０・・・演算部、６２・・・入力データ保持
部、６３・・・比較器、６９・・・データメモリ、６９
１・・・認証コードエリア、６９２・・・フラグエリア
。出願人　　カシオ計ｎ機株式会社第３図第４図第５図

Claims

【特許請求の範囲】

（１）ＩＣカードおよび該カードが装着されるターミナ
ルを有するＩＣカードシステムにおいて、上記ＩＣカー
ドおよびターミナルで夫々独自に同一の認証コードを生
成し、これら認証コードを相互に送り合うとともに、自
己の認証コードと照合することにより相手方の正当性を
認証するようにしたことを特徴とするＩＣカードシステ
ム。
（２）ＩＣカードおよびターミナルで生成される認証コ
ードは一定期間ごとに更新されることを特徴とする特許
請求の範囲第１項記載のＩＣカードシステム。