JPS63167664A - 位相制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、位相制御をするに当って、従来はトリガ素子
を用いて行なっていたのをデジタルＩＣに依るパルス遅
延回路を用いて行なうようにしたものに関する。

位相制御を手動で行なう用途にあっては、従来のトリが
素子を用いて位相制御を行なう方法が有効であるが、自
動制御を行なう場合１例えば広告及び装飾灯などを自動
的に且階段状的に位相制御を行なう時には、デジタルＩ
Ｃとの組み合せで行なうと、調整箇所を少なくして高性
能のものが容易に制作できるようになる。

以下図面を参照して、本発明の詳細な説明する。第１図
に於いて、１は１ｏｏｖ交流を低圧の交流に変換するト
ランスで、−次側は交流電源ＡＣに接続されている。２
は全波整流回路で、交流入力はトランス１の二次側に接
続されている。Ｄｌは整流用ダイオードで、平滑された
直流の戻りを防止する。３は直流定電圧回路である。５
は従来より用いられているゼロクロス検出回路であって
、４はＮＰＮ型のトランジスタで、コレクタＣは抵抗Ｒ
３を介して直流定電圧回路３のプラス極に接続し、エミ
ッタＥはマイナス極に接続し、ベースＢは抵抗Ｒ１とＲ
２の接続点に接続し、抵抗Ｒ１は接続点Ｐ１に接続し、
抵抗Ｒ２はマイナス極に接続しである。６はパルス遅延
回路で、インパークＧＡＩの人力は保護抵抗Ｒ８を介し
てゼロクロス検出回路５の出力Ｐ２に接続し、出力は整
流用ダイオードＤ２のカッ・−ドと整流用ダイオードＤ
３のアノードにそれぞれ接続されている。ダイオードＤ
２のアノードは時限抵抗ＲＴと直列に接続し、ダイオー
ドＤ３のカンードは可変時限ＶＲＴと直列に接続して、
時限抵抗ＲＴと可変時限抵抗ＶＲＴは共に時限コンダン
？ＣＴと保護抵抗Ｒ８を介してインバータＧＡ２の入力
に接続されている。インバータＧＡ３の入力はパルス遅
延回路６の出力（インバータＧＡ２の出力）に接続され
ている。７は点弧回路で、ドライバ及びホト・サイリス
タカプラを内蔵し入力はインバータＧＡ３の出力に接続
されている。制御素子（トライアック）８と負荷（電球
）９は直列に接続して交流電源ＡＣに接続し、制御素子
８の端子Ｔ１、Ｔ２、Ｇは点弧回路７に接続されている
。

第２図に示すものは、第１図に於いてゼロクロス検出回
路５の出力波形をそのままパルス遅延回路６の入力に接
続供給したものであるが、インバータＧＡ４をゼロクロ
ス検出回路５の出力に接続して出力波形を反転させて、
パルス遅延回路６１の入力に供給するようにしたもので
ある。

＠２図に示すものは時限コンデンサＣＴの充電、放電が
第１図に示すものと逆相になるので、整流ダイオードＤ
２に可変時限抵抗ＶＲＴを接続し、整流ダイオードＤ３
には時限抵抗ＲＴを接続して、パルス遅延回路６′の出
力（インバータＧＡ２の出力）は直接点弧回路７に接続
されている。

本発明は、上述の如く回路構成されているから交流電源
ＡＣが投入されるとトランス１で低圧化された交流が、
余波整流回路２に依って整流されて直流の脈流波となり
、ゼロクロス検出回路５と整流用ダイオードＤ１を介し
て直流定電圧回路３に供給される。直流定電圧回路３の
プラス極は抵抗Ｒ３を介してトランジスタ４のコレクタ
Ｃ，インバータＧＡＩ、ＧＡ２、ＧＡ３、点弧回路７に
電源として供給される。ゼロクロス検出回路５のトラン
ジスタのベースＢには抵抗Ｒ１とＲ２に依って分圧され
た直流の脈流波を供給し、コレクタＣには電流制限抵抗
Ｒ３を介して平滑された直流が供給されているので、抵
抗Ｒ３とトランジスタ４のコレクタＣの接続点Ｐ２より
、交流電源ＡＣのゼロクロスポイントを中心にした巾の
狭いパルスを出力して、パルス遅延回路６の入力に供給
する。パルス遅延回路６に於いて、抵抗Ｒ８はインバー
タＧＡＩ、ＧＡ２の入力保護抵抗でＩＯＫオーム前後の
オーダーのものを用いる。時限抵抗ＲＴは、時限コンダ
ンｆＣＴの急激な充放電をやわらげる保護抵抗で数百オ
ームのオーダのものを用いる。可変時限抵抗ＶＲＴは出
力パルスの周期を変えるもので数拾にオームから数百に
オームのオーダのものを用いる。

次に第４図に示す各部の波形図を参照しながら動作状態
を説明する。

※（１）は全波整流回路２に依って整流された直流の脈
流波形で、ゼロクロス検出回路５と整流ダイオードＤ１
を介して直流定電圧回路３に供給される。

※（２）はゼロクロス検出回路５の出力波形で、′ｉ５
１図のパルス遅延回路６の入力（インパークＧＡ１の入
力）に供給される。

※（３）はパルス遅延回路６の出力波形（インバータＧ
Ａ２の出力波形）である。

パルス遅延回路６の動作状態に就いて説明する。

入力が「Ｈ」レベルになるとインバータＧＡＩの出力は
ｒＬＪレベルになり、時限抵抗ＲＴは数百オ、−ムと抵
抗値が少ないから時限コンデンサの電荷は整流用ダイオ
ードＤ２を通して瞬時に放電をして時限コンデンサＣＴ
の端子電圧は「Ｌ」レベルになるので、インバータＧＡ
２の出力はｒＨＪになる。次に入力がｒＨＪレベルから
ｒＬＪレベルに反転するとインバータＧＡＩの出力はｒ
ＬＪレベルからｒＨＪレベルに反転し、整流用ダイオー
ドＤ３と可変時限抵抗ＶＲＴを通して時限コンデンサＣ
Ｔに電荷が流入して充電を開始する。可変時限抵抗ＶＲ
Ｔの抵抗値はかなり大きい値にしであるから、時限コン
デンサの充電は徐徐に進み、時限コンデンサＣＴの端子
電圧も徐徐に高くなつて行くのである。インバータＧＡ
２の出力は時限コンデンサＣＴの端子電圧がインバータ
ＧＡ２の回路しきい値に達するまでは「Ｉ（」レベルを
維持し、回路しきい値に達するとｒＨＪレベルから。

「Ｌ」レベルに反転するのである。

※（４）は（３）で示すパルス遅延回路６の出力波形を
インバータＧＡ３で反転した波形で、点弧回路７に供給
される。

※（５）は（４）で示す波形で点弧回路７を駆動して制
御素子（トライブック）８を動作させ負荷９を位相制御
した時の負荷９の両端の電圧波形である。

※（６）は第２図に於いて、ゼロクロス検出回路５の出
力波形をインバータＧＡ４で反転した波形でパルス遅延
回路６′に供給される。

※（７）は第２図に於けるパルス遅延回路６１の出力波
形で点弧回路７に供給される。パルス遅延回路６°は第
１図に示すパルス遅延回路６と全く同様な動作状態を繰
り返えすので説明は省略する。

※（８）は（７）で示す波形で点弧回路７を駆動して制
御素子（トライアック）８を動作させ負荷９を位相制御
した時の負荷９の両端の電圧波形である。

第３図から理解できるように、パルス遅延回路６．６１
の可変時限抵抗ＶＲＴで時定数を変化させ、点弧回路７
に供給するパルス（４）と（７）の交流電源のゼロクロ
スポイントからパルス立ち上りまでの時間ｒＴＪを変え
ることに依つて、制御する位相角を任意に設定できるの
である。

実施例は、電球を用いた抵抗負荷のものを説明したが、
ネオン灯や蛍光灯などの誘導負荷の位相制御回路にも応
用できることは当然である。

実施例は、制御素子にトライアックを用いたが、他のサ
イリスタのＳＣＲやＳＳＳ等を用いても良い。

本発明は、デジタル的に回路構成されているから、調整
個所が少なく高性能である。

更に本発明は、自動制御装置、例えば広告及び装飾灯に
於いて位相制御を階段状的に行なう場合は、可変時限抵
抗ＶＲＴを複数個の個体の時限抵抗に分割し、この分割
した各時限抵抗にアナログスイッチをそれぞれ直列に接
続した各組を並列に接続して時定数回路を構成し、各ア
ナログスイッチのコントロール入力をカウンタの出力で
順次制御する装置と組み合わせる場合、自動制装置がデ
ジタル化されているので、本発明の位相制御装置と自動
制御装置の回路を同一チップ上に集積化して組み込みが
可能であるから装置全体を小型にすることができる等実
用的効果を有するものである。

【図面の簡単な説明】 第１図は本発明の実施例を示す回路図。第２図は、第１
図に於けるパルス遅延回路の他の例を示す回路図。第３
図は、第１図及び第２図に於ける各部の電圧波形図。 １はトランス。２は全波整流回路。３は直流定電圧回路
。４はＮＰＮ型トランジスタ。５はゼロクロス検出回路
。６及び６′はパルス遅延回路。７は点弧回路。８は制
御素子（トライブック）。９は負荷（電球）。ＲＴ及び
ＶＲＴは時限抵抗。

Claims (1)

【特許請求の範囲】
1. 交流電源のゼロクロスポイントを検出して方形波のパル
   スを出力するゼロクロス検出回路の出力パルスを、充電
   と放電の時定数が異なるように構成されたパルス遅延回
   路に供給し、パルス遅延回路の入力側又は出力側に波形
   を反転させる手段を設け、パルス遅延回路の出力からは
   、交流電源のゼロクロスポイントより位相が遅れ且交流
   電源に同期したパルスを発生させ、このパルスで点弧回
   路を駆動して制御素子を動作させ、負荷を位相制御する
   ようにしたことを特徴とする位相制御装置。