JPS6315914Y2 - - Google Patents
Info
- Publication number
- JPS6315914Y2 JPS6315914Y2 JP5837881U JP5837881U JPS6315914Y2 JP S6315914 Y2 JPS6315914 Y2 JP S6315914Y2 JP 5837881 U JP5837881 U JP 5837881U JP 5837881 U JP5837881 U JP 5837881U JP S6315914 Y2 JPS6315914 Y2 JP S6315914Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- waveform
- address
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000737 periodic effect Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 101000662518 Solanum tuberosum Sucrose synthase Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Description
【考案の詳細な説明】
この考案は電子楽器に用いる楽音波形発生装置
に関する。[Detailed Description of the Invention] This invention relates to a musical sound waveform generator used in an electronic musical instrument.
電子楽器に用いる楽音波形発生装置としては、
種々の構成のものが存在するが、その代表的なも
のとしては、音源回路から出力された音源波形を
複数の波形変換回路やフイルタ回路に入力して上
記音源波形を変更し、これにより所望の楽音波形
を得るようにしたものがある。しかし、この装置
は、各音色毎に波形変換回路やフイルタ回路を設
けなければならないためその規模が大きくなつて
しまうという欠点があり、また自然楽器のように
経時的に変化する音色を得るためには上記フイル
タ回路を電圧制御型フイルタ(VCF)等で構成
する必要があつた。しかしVCFは一般に複雑か
つ高価であるためVCFを用いて構成することは
得策とはいえなかつた。 Musical waveform generators used in electronic musical instruments include:
There are various configurations, but a typical one is to input the sound source waveform output from the sound source circuit to multiple waveform conversion circuits or filter circuits to change the sound source waveform, thereby creating the desired sound source waveform. There is one that produces a musical sound waveform. However, this device has the disadvantage that it becomes large in scale because it requires a waveform conversion circuit and a filter circuit for each tone, and it is difficult to obtain a tone that changes over time like a natural musical instrument. In this case, it was necessary to construct the above-mentioned filter circuit with a voltage controlled filter (VCF) or the like. However, since VCF is generally complex and expensive, it was not a good idea to configure it using VCF.
また最近では、デイジタル技術を利用した楽音
発生装置(例えば波形メモリ読出し方式、周波数
変調方式、高調波合成方式等を用いたもの)も提
案されているが、これらの装置も複数種類の音色
を発生しようとしたり、経時的に変化する音色を
発生しようとしたりするとその規模が大きくな
り、価格の上昇が避けられないという欠点を有し
ている。 Recently, musical tone generation devices using digital technology (e.g., those using waveform memory reading methods, frequency modulation methods, harmonic synthesis methods, etc.) have been proposed, but these devices also generate multiple types of tones. However, if an attempt is made to generate a timbre that changes over time, the scale will increase and the price will inevitably increase.
この考案は、上記従来装置の欠点に鑑みてなさ
れたもので、種々の音色の楽音波形発生が可能で
しかも規模が小さく価格の低廉な楽音波形発生装
置を提供することを目的とする。 This invention was made in view of the above-mentioned drawbacks of the conventional devices, and it is an object of the present invention to provide a musical sound waveform generating device that is small in scale and inexpensive, capable of generating musical sound waveforms of various tones.
この考案によれば、少なくとも1つが発生すべ
き楽音波形の周波数に対応した周期信号である複
数の信号を発生する信号発生手段と、上記複数の
信号を入力し、前記周期信号の1周期中における
所望区間を他の信号で置き換えることにより該周
期信号の波形を変更する波形変更手段とを設け、
波形変更手段の出力から楽音波形を得るようにし
ている。この場合、信号発生手段が発生する複数
の信号の内容および波形変更手段における上記所
望区間を適宜選定することにより、種々の音色の
楽音波形を得ることができる。 According to this invention, there is provided a signal generating means for generating a plurality of signals, at least one of which is a periodic signal corresponding to the frequency of a musical sound waveform to be generated; waveform changing means for changing the waveform of the periodic signal by replacing the desired section with another signal,
A musical sound waveform is obtained from the output of the waveform changing means. In this case, musical sound waveforms of various tones can be obtained by appropriately selecting the contents of the plurality of signals generated by the signal generating means and the desired section in the waveform changing means.
以下、この考案を添付図面に示した一実施例を
参照して詳細に説明する。 Hereinafter, this invention will be described in detail with reference to an embodiment shown in the accompanying drawings.
第1図は、この考案に係わる楽音波形発生装置
の基本構成を示したものである。第1図において
アドレス発生回路1は、鍵盤(図示せず)の押鍵
等により決定された発生すべき楽音の周波数に対
応する速度で、所定のアドレス信号ADを繰返し
発生する。このアドレス信号ADの1例が第2図
aに示される。なお第2図aにおいて、縦軸はア
ドレス信号ADの値を示し、横軸は時間を示し、
時間Tは発音すべき楽音の周期に対応している。
また、このアドレス信号ADは複数ビツトのデイ
ジタルデータとして与えられる。したがつて第2
図aに示す波形は本来階段波となるが、図示の便
宜上直線で示してある。 FIG. 1 shows the basic configuration of a musical sound waveform generator according to this invention. In FIG. 1, an address generation circuit 1 repeatedly generates a predetermined address signal AD at a speed corresponding to the frequency of the musical tone to be generated, which is determined by pressing keys on a keyboard (not shown). An example of this address signal AD is shown in FIG. 2a. In FIG. 2a, the vertical axis shows the value of the address signal AD, the horizontal axis shows time,
The time T corresponds to the period of the musical tone to be generated.
Further, this address signal AD is given as digital data of multiple bits. Therefore, the second
The waveform shown in Figure a is originally a staircase wave, but is shown as a straight line for convenience of illustration.
アドレス判別回路2は、上記アドレス発生回路
1から発生されたアドレス信号ADを受入し、こ
のアドレス信号ADの値を判別して所定の切換信
号SSを発生する。すなわちこの場合、アドレス
判別回路2は、アドレス信号ADの値が所定の範
囲内にあるとき“1”となり、他では“0”とな
る。例えば第2図bに示すような切換信号SSを
発生する。この切換信号SSは後述する選択回路
4における選択信号となる。 The address discrimination circuit 2 receives the address signal AD generated from the address generation circuit 1, discriminates the value of the address signal AD, and generates a predetermined switching signal SS. That is, in this case, the address discrimination circuit 2 becomes "1" when the value of the address signal AD is within a predetermined range, and becomes "0" otherwise. For example, a switching signal SS as shown in FIG. 2b is generated. This switching signal SS becomes a selection signal in a selection circuit 4, which will be described later.
波形発生回路3は、同様にアドレス発生回路1
から発生されるアドレス信号ADを受入し、発音
すべき楽音の周波数に対応する楽音波形を繰返し
発生する。この波形発生回路3としては、1周期
分(または半周期分)の楽音波形を複数の振幅サ
ンプル値として各アドレスに記憶し、上記アドレ
ス信号ADに対応して各アドレスを順次指定する
ことにより1周期分の波形を繰返し発生する周知
の波形メモリを用いることができる。第2図cは
この波形発生回路3の出力波形の一例を示したも
のである。 Similarly, the waveform generation circuit 3 is similar to the address generation circuit 1.
It receives the address signal AD generated from the address signal AD and repeatedly generates a musical sound waveform corresponding to the frequency of the musical tone to be generated. This waveform generation circuit 3 stores one period (or half a period) of a musical sound waveform as a plurality of amplitude sample values in each address, and sequentially designates each address in response to the address signal AD. A well-known waveform memory that repeatedly generates waveforms for periods can be used. FIG. 2c shows an example of the output waveform of this waveform generating circuit 3.
選択回路4は、そのA入力に上述した波形発生
回路3の出力が加えられ、B入力には一定レベル
の信号V0が加えられている。また選択制御端子
SEにはアドレス判別回路2から出力される切換
信号SSが加えられている。この選択回路4は選
択制御端子SEに加わる信号が“0”であるとA
入力に加わる信号を選択し、“1”であるとB入
力に加わる信号を選択する。したがつて選択回路
4からは切換信号SSが“0”の間は波形発生回
路3の出力となり、“1”の間は一定レベルの信
号V0となる第2図dに示すような波形が出力さ
れる。この波形は、アドレス判別回路2の判別内
容および一定レベルの信号V0をパラメータとし
ており、アドレス判別回路2の判別内容または信
号V0のレベルを変更するだけでこの変更態様に
対応した種々の楽音波形を得ることができる。 The selection circuit 4 has its A input supplied with the output of the waveform generation circuit 3 described above, and its B input supplied with a signal V 0 at a constant level. Also selection control terminal
A switching signal SS output from the address discrimination circuit 2 is applied to SE. When the signal applied to the selection control terminal SE is "0", this selection circuit 4
Selects the signal to be applied to the input, and if it is "1", selects the signal to be applied to the B input. Therefore, when the switching signal SS is "0", the selection circuit 4 outputs the output of the waveform generation circuit 3, and when it is "1", the waveform becomes a constant level signal V0 , as shown in FIG. 2d. Output. This waveform uses the determination content of the address discrimination circuit 2 and the signal V 0 of a certain level as parameters, and by simply changing the determination content of the address discrimination circuit 2 or the level of the signal V 0 , various musical tones corresponding to this change mode can be generated. Waveforms can be obtained.
第3図は、この考案の一実施例を示したもので
ある。この実施例では、波形発生回路3から直接
出力された波形Sおよび波形発生回路3の出力を
適宜一定レベルの信号Vと切り換えることにより
形成した波形Cの2つの波形を発生するようにな
つている。また波形発生回路3にはエンベロープ
制御回路5が接続され、波形発生回路3から発生
される波形に押鍵に対応した所定の振幅エンベロ
ープを付与するようになつている。なお、以下の
図面において、第1図に示した回路と同一の機能
を果す部分には本来別体であるが説明の便宜上第
1図で用いた符号と同一の符号を用いる。 FIG. 3 shows an embodiment of this invention. In this embodiment, two waveforms are generated: a waveform S directly output from the waveform generating circuit 3, and a waveform C formed by appropriately switching the output of the waveform generating circuit 3 with a signal V of a constant level. . Further, an envelope control circuit 5 is connected to the waveform generating circuit 3, and is adapted to give a predetermined amplitude envelope corresponding to a key press to the waveform generated from the waveform generating circuit 3. In the following drawings, the same reference numerals as those used in FIG. 1 are used for convenience of explanation for parts that perform the same functions as the circuit shown in FIG. 1, although they are originally separate parts.
第3図において、アドレス発生回路1は、発音
すべき楽音の周波数に対応する速度で所定のアド
レス信号ADを繰返し発生する。波形発生回路3
は抵抗分圧回路31に正弦波の半周期分を記憶し
た波形メモリからなり、アドレス発生回路1から
出力されたアドレス信号ADをデコーダ32でデ
コードし、このデコード信号をオア回路群33を
介してゲート群34に加え、記憶波形を繰返し読
出す。すなわち抵抗分圧回路31の各分圧点の電
位は、第4図aに示す正弦波形の位相「π/2」か
ら「3/2π」までの波形(τで表わす区間の波形)
の各サンプル点に対応しており、デコーダ32の
出力に基づくオア回路群33からの信号によりゲ
ート群34のゲートのうちまず抵抗分圧回路31
の中点(位相πの点)に対応するゲートをオンに
し、続いて位相π/2の点に向つてゲートを順次オ
ンにし、位相π/2の点のゲートに達すると方向を
切り換えて位相3/2πの点に向つてゲートを順次
オンにし、位相3/2πの点のゲートに達すると再
び位相πの点に向つてゲートを順次オンにし、最
初にオンにしたゲートに戻る。これによりライン
35には第4図aに示すような1周期分の正弦波
形が読み出される。なおここでエンベロープ制御
回路5の出力は−Vとしており、第4図において
縦軸はレベル、横軸はアドレスを表わし、Gはア
ースレベルを表わしている。この波形発生回路3
から出力された波形は発音すべき楽音の周波数に
対応しており、この波形は波形Sとして出力され
る。 In FIG. 3, the address generation circuit 1 repeatedly generates a predetermined address signal AD at a speed corresponding to the frequency of the musical tone to be generated. Waveform generation circuit 3
consists of a waveform memory that stores a half cycle of a sine wave in a resistive voltage divider circuit 31, decodes the address signal AD output from the address generation circuit 1 with a decoder 32, and sends this decoded signal through an OR circuit group 33. In addition to the gate group 34, the stored waveform is repeatedly read out. In other words, the potential at each voltage dividing point of the resistive voltage dividing circuit 31 is determined by each sample of the waveform (waveform in the interval represented by τ) from phase "π/2" to "3/2π" of the sine waveform shown in FIG. 4a. A signal from the OR circuit group 33 based on the output of the decoder 32 causes the resistor voltage divider circuit 31 to be first selected among the gates in the gate group 34.
Turn on the gate corresponding to the midpoint (point of phase π), then turn on the gates sequentially toward the point of phase π/2, and when the gate at the point of phase π/2 is reached, switch direction and phase The gates are turned on sequentially toward the point of 3/2π, and when the gate at the point of phase 3/2π is reached, the gates are again turned on sequentially toward the point of phase π, returning to the gate that was turned on first. As a result, a sine waveform for one period as shown in FIG. 4a is read out on the line 35. Here, the output of the envelope control circuit 5 is -V, and in FIG. 4, the vertical axis represents the level, the horizontal axis represents the address, and G represents the ground level. This waveform generation circuit 3
The waveform output from the waveform corresponds to the frequency of the musical tone to be generated, and this waveform is output as a waveform S.
またアドレス発生回路1から出力されるアドレ
ス信号ADはアドレス判別回路2に加えられる。
アドレス判別回路2は、2つの異なるアドレス
A,Bをそれぞれデコードするデコーダ21,2
2およびデコーダ21の出力によりセツトされ、
デコーダ22の出力によりリセツトされるRSフ
リツプフロツプ23から構成される。いまアドレ
スAおよびBが第4図aに示すような値である
と、RSフリツプフロツプ23の出力は第4図b
のようになり、このフリツプフロツプ23の出力
信号は切換信号SSとして選択回路4に加えられ
る。選択回路4は、2つのゲート41,42から
構成され、ゲート41には切換信号SSをインバ
ータ43で反転した信号、ゲート42には切換信
号SSがそのまま加えられている。したがつて切
換信号SSが“0”のときにはゲート41がオン
となり、波形発生回路3の出力が選択され、“1”
のときにはゲート42がオンとなり、一定レベル
の信号−Vが選択されて選択回路4から出力され
る。この選択回路4の出力波形Cは、第4図cの
ようになる。この波形Cにおける一定レベル−V
の期間は、デコーダ21,22におけるデコード
アドレスによつて決定され、このデコーダ21,
22の構成を変化させることによりこの変化態様
に対応した種々の波形を得ることができる。 Further, the address signal AD output from the address generation circuit 1 is applied to the address discrimination circuit 2.
The address discrimination circuit 2 includes decoders 21 and 2 that decode two different addresses A and B, respectively.
2 and the output of the decoder 21,
It consists of an RS flip-flop 23 that is reset by the output of the decoder 22. Now, if addresses A and B have values as shown in FIG. 4a, the output of the RS flip-flop 23 will be as shown in FIG. 4b.
The output signal of the flip-flop 23 is applied to the selection circuit 4 as the switching signal SS. The selection circuit 4 is composed of two gates 41 and 42. A signal obtained by inverting the switching signal SS by an inverter 43 is applied to the gate 41, and the switching signal SS is directly applied to the gate 42. Therefore, when the switching signal SS is "0", the gate 41 is turned on, the output of the waveform generation circuit 3 is selected, and the output becomes "1".
At this time, the gate 42 is turned on, and the signal -V at a certain level is selected and outputted from the selection circuit 4. The output waveform C of this selection circuit 4 is as shown in FIG. 4c. Constant level -V in this waveform C
The period of is determined by the decode address in the decoders 21 and 22, and the period of
By changing the configuration of 22, various waveforms corresponding to this variation can be obtained.
エンベロープ制御回路5は、上記波形S,Cに
対して押鍵に対応した振幅エンベロープを付与す
るためのものである。すなわち、押鍵時のみ
“1”となるキーオン信号KON(第5図a参照)
が“0”であると、ゲート51はオフで、エンベ
ロープ制御回路5の出力はアースレベルGに保持
されている。したがつてアドレス発生回路1が動
作していても波形発生回路3から出力波形は生じ
ない。押鍵によりキーオン信号KONが“1”と
なると、ゲート51がオンとなり、抵抗52の抵
抗値およびコンデンサ53の容量値によつて決定
される時定数でコンデンサ53は充電され、エン
ベロープ制御回路5の出力は第5図bに示すよう
に徐々に立下り、レベル−Vになる。その後離鍵
により、キーオン信号KONが“0”となると、
ゲート51はオフとなり、コンデンサ53の充電
電荷は可変抵抗54を介して放電される。この放
電の時定数は、可変抵抗54の抵抗値およびコン
デンサ53の容量値によつて決定される。したが
つて離鍵時におけるエンベロープ制御回路5の出
力は可変抵抗54の抵抗値VRをパラメータとし
て第5図bに示すように変化する。このエンベロ
ープ制御回路5の出力は波形発生回路3の抵抗分
圧回路31に加えられる。これによつて波形発生
回路3の出力波形Sには第5図bに示すような振
幅エンベロープが付与され、波形Cにも同様の振
幅エンベロープが付与されることになる。押鍵に
対応した振幅エンベロープがそれぞれ付与された
波形S,Cは適宜ミキシング(ミキシング回路は
図示せず)され、楽音波形とし送出される。 The envelope control circuit 5 is for providing the waveforms S and C with amplitude envelopes corresponding to key presses. In other words, the key-on signal KON becomes "1" only when the key is pressed (see Figure 5a).
When is "0", the gate 51 is off and the output of the envelope control circuit 5 is held at the ground level G. Therefore, even if address generation circuit 1 is operating, no output waveform is generated from waveform generation circuit 3. When the key-on signal KON becomes "1" due to key depression, the gate 51 is turned on, and the capacitor 53 is charged with a time constant determined by the resistance value of the resistor 52 and the capacitance value of the capacitor 53, and the envelope control circuit 5 is charged. The output gradually falls to the level -V as shown in FIG. 5b. After that, when the key is released and the key-on signal KON becomes “0”,
The gate 51 is turned off, and the charge in the capacitor 53 is discharged via the variable resistor 54. The time constant of this discharge is determined by the resistance value of the variable resistor 54 and the capacitance value of the capacitor 53. Therefore, when the key is released, the output of the envelope control circuit 5 changes as shown in FIG. 5b using the resistance value VR of the variable resistor 54 as a parameter. The output of this envelope control circuit 5 is applied to a resistive voltage divider circuit 31 of the waveform generation circuit 3. As a result, the output waveform S of the waveform generating circuit 3 is given an amplitude envelope as shown in FIG. 5b, and the waveform C is also given a similar amplitude envelope. The waveforms S and C, to which amplitude envelopes corresponding to the key presses are respectively applied, are appropriately mixed (mixing circuit not shown) and sent out as musical sound waveforms.
第6図はこの考案の他の実施例を示したもので
ある。この実施例は、アドレス判別回路2の判別
条件を時間的に変化させることにより、時間的に
変化する波形が得られるように構成されている。
この実施例においてはアドレス判別回路2の構成
が第3図に示したものと異なるだけで他は第3図
のものと同様である。したがつて第3図と同一の
符号を用いアドレス判別回路2を中心に説明す
る。 FIG. 6 shows another embodiment of this invention. This embodiment is configured so that a temporally changing waveform can be obtained by temporally changing the discrimination conditions of the address discriminating circuit 2.
This embodiment is the same as that shown in FIG. 3, except that the structure of the address discrimination circuit 2 is different from that shown in FIG. Therefore, the address discriminating circuit 2 will be mainly explained using the same reference numerals as in FIG.
第6図においてアドレス判別回路2は、低周波
発振器(LFO)24およびこのLFO24の出力
パルスをカウントするカウンタ25を具えてい
る。ここでLFO24の発振速度はアドレス発生
回路1から発生されるアドレス信号ADの変化速
度よりも充分遅いものである。カウンタ25はま
ず押鍵開始時に“1”となるキーオンパルス
KONPによつて初期値にリセツトされ、以後
LFO24からパルスが発生される毎に1カウン
トアツプする。このカウンタ25の出力は比較回
路26に加えられる。比較回路26は、他の入力
にアドレス発生回路1から発生されるアドレス信
号ADが加えられており、カウンタ25の出力と
このアドレス信号ADとを比較し、両者が一致す
ると一致出力EQを発生する。この一致出力EQは
RSフリツプフロツプ27のセツト端子Sに加え
られる。またアドレス判別回路2はアドレス信号
ADの値が所定のアドレスXに達すると信号
“1”を出力するデコーダ28を具えており、こ
のデコーダ28の出力は上記RSフリツプフロツ
プ27のリセツト端子Rに加えられる。ここでデ
コーダ28に係わるアドレスXは常にカウンタ2
5の計算値Kよりも常に大(X≧K)になるよう
に設定されている。すなわち、カウンタ25はそ
の計数値KがXに達するとライン25aを介して
信号を出力し、この信号によつてカウンタ25の
計数動作を停止させるように構成されている。 In FIG. 6, the address discrimination circuit 2 includes a low frequency oscillator (LFO) 24 and a counter 25 for counting output pulses of the LFO 24. Here, the oscillation speed of the LFO 24 is sufficiently slower than the change speed of the address signal AD generated from the address generation circuit 1. The counter 25 first receives a key-on pulse that becomes "1" at the start of key depression.
It is reset to the initial value by KONP, and from then on
Each time a pulse is generated from the LFO 24, the count increases by one. The output of this counter 25 is applied to a comparison circuit 26. The comparison circuit 26 has the address signal AD generated from the address generation circuit 1 added to its other input, compares the output of the counter 25 with this address signal AD, and generates a match output EQ when the two match. . This matched output EQ is
It is applied to the set terminal S of the RS flip-flop 27. In addition, the address discrimination circuit 2 uses an address signal
A decoder 28 is provided which outputs a signal "1" when the value of AD reaches a predetermined address X, and the output of this decoder 28 is applied to the reset terminal R of the RS flip-flop 27. Here, address X related to decoder 28 is always counter 2
It is set to always be larger than the calculated value K of 5 (X≧K). That is, when the count value K reaches X, the counter 25 outputs a signal via the line 25a, and this signal causes the counter 25 to stop counting.
このような構成によると、アドレス判別回路2
のRSフリツプフロツプ27は、比較回路26の
一致出力EQによつてセツトされ、デコーダ28
の出力によつてリセツトされるが、そのセツトタ
イミングはカウンタ25の計数値に対応して経時
的に順次遅くなり、RSフリツプフロツプ27の
出力(切換信号SS)は第7図aに示すようにな
る。選択回路4は、この切換信号SSによつて波
形発生回路3の出力または一定レベルの信号−V
を選択する。これによつて選択回路4からはその
形状が経時的に変化する第7図bに示すような波
形Cが得られる。この場合波形形状の変化速度は
LFO24の発振速度を変更することによつて変
化させることができ、またデコーダ28のデコー
ド値およびカウンタ25の最大計数値を変更する
ことによつて一定レベルの信号−Vの挿入箇所を
変えることができる。 According to such a configuration, the address discrimination circuit 2
The RS flip-flop 27 is set by the coincidence output EQ of the comparison circuit 26, and
The reset timing is gradually delayed over time in accordance with the count value of the counter 25, and the output of the RS flip-flop 27 (switching signal SS) becomes as shown in FIG. 7a. . The selection circuit 4 selects the output of the waveform generation circuit 3 or the signal -V at a constant level by this switching signal SS.
Select. As a result, the selection circuit 4 obtains a waveform C as shown in FIG. 7b whose shape changes over time. In this case, the rate of change of the waveform shape is
It can be changed by changing the oscillation speed of the LFO 24, and the insertion point of the constant level signal -V can be changed by changing the decoded value of the decoder 28 and the maximum count value of the counter 25. can.
第8図は、この考案の更に他の実施例を示すも
ので、この実施例では16フイート音、8フイート
音、4フイート音にそれぞれ対応して2つの波形
S16′,C16′,S8′,C8′,S4′,C
4′を発生するようにしている。第8図において、
抵抗分圧回路310は、31個の分圧抵抗R1〜R
31を有しており、これら分圧抵抗R1〜R31
によつて分圧される32の分圧点P0〜P31に所定波
形、この場合半周期分の正弦波形を32のサンプル
点によつて記憶している。この各分圧点P0〜P31
の出力は16フイート用ゲート群341,8フイー
ト用ゲート群342、4フイート用ゲート群34
3をそれぞれ介してライン351,352,35
3に供給される。 FIG. 8 shows still another embodiment of this invention. In this embodiment, two waveforms S16', C16', S8', C8', S4', C
4' is generated. In Figure 8,
The resistor voltage divider circuit 310 includes 31 voltage divider resistors R1 to R.
31, and these voltage dividing resistors R1 to R31
A predetermined waveform, in this case a half-cycle sine waveform, is stored at 32 voltage division points P 0 to P 31 by 32 sample points. Each of these partial pressure points P 0 ~ P 31
The output is 16 feet gate group 341, 8 feet gate group 342, 4 feet gate group 34
3 through lines 351, 352, 35 respectively
3.
また、この実施例において、アドレス信号AD
は7ビツトのアドレスコードとして与えられ、こ
のアドレス信号ADの全ビツト(7ビツト)の信
号は16フイート用デコーダ321に加えられ、最
上位ビツトMSBを除く下位6ビツトの信号は8
フイート用デコーダ322に加えられ、最上位ビ
ツトMSB、第2上位ビツトMSBの上位2ビツ
トを除く下位5ビツトの信号は4フイート用デコ
ーダ323に加えられる。16フイート用デコーダ
321は、加えられた7ビツトのアドレス信号
ADを2つのアドレス値に対して1つのラインに
デコードし、これをオア回路群331を介して16
フイート用ゲート群341の各ゲートに順次加え
る。更に詳しく説明すると、アドレス信号ADの
アドレス値が、0または1のときは16フイート用
デコーダ321の最上位ラインから信号“1”が
出力され、この信号“1”はオア回路群331を
介してまずゲート群341の分圧点P15に対応す
るゲートをオンにし、続いてアドレス値が2また
は3のときは16フイート用デコーダ321の第2
上位ラインから信号“1”が出力され、この信号
はオア回路群331を介してゲート群341の分
圧点P15のすぐ下の分圧点P16に対応するゲートを
オンにし、以下同様にゲート群341の各ゲート
を順次下方にオンし、分圧点P31に対応するゲー
トに達すると次に上方に向つて各ゲートを順次オ
ンにし、分圧点P0に対応するゲートに達すると
再び下方に向つて各ゲートを順次オンにし、分圧
点P15に対応するゲートに戻る。そして上記動作
が繰返えされる。これによりライン351にはア
ドレス信号ADの2倍の周期に対応する正弦波形
の楽音信号が読み出される。なおエンベロープ制
御回路5は第3図に示したものと同様に抵抗分圧
回路310から読出される正弦波形に所定の振幅
エンベロープを付与するためのものである。また
8フイート用デコーダ322は、加えられたアド
レス信号ADの下位6ビツトの信号をデコード
し、これをオア回路群332を介し、信号X0〜
X31として8フイート用ゲート群342の各ゲ
ートに順次加える。すなわち、まずアドレス信号
ADの下位6ビツトの値が0であると、信号X1
5に“1”が生じ、この信号X15によつて8フ
イート用ゲート群342の分圧点P15に対応する
ゲートがオンし、続いてアドレス信号の下位6ビ
ツトの値が1,2,3…と変化する毎に8フイー
ト用デコーダ322の出力によつて8フイート用
ゲート群の各ゲートは下方に向つて順次オンし、
分圧点P31に対応するゲートに達すると次に上方
に向つて各ゲートを順次オンにし、分圧点P0に
対応するゲートに達すると再び下方に向つて各ゲ
ートを順次オンにし、分圧点P15に対応するゲー
トに戻り、以下この動作が繰返えされる。これに
より、ライン352にはアドレス信号ADと同一
周期の正弦波形の楽音信号が読出される。同様に
4フイート用デコーダ323は、アドレス信号
ADの下位5ビツトの信号をデコードし、このデ
コード信号をオア回路群333を介し、信号Y0
〜Y31として4フイート用ゲート群343に加
え、各ゲートを順次オンにする。この場合、ライ
ン353にはアドレス信号ADの1/2周期の正弦
波形の楽音信号が読出される。このようにしてラ
イン351,352,353に読出されたアドレ
ス信号ADの周期の2倍、1倍、1/2倍の周期に
それぞれ対応する正弦波形の楽音信号は16フイー
ト音を示す波形S16′、8フイート音を示す波
形S8′、4フイート音を示す波形S4′として出
力される。また上記波形S16′,S8′,S4′
は16フイート用選択回路401、8フイート用選
択回路402、4フイート用選択回路403にそ
れぞれ加えられる。16フイート用選択回路40
1、8フイート用選択回路402、4フイート用
選択回路403は、16フイート用アドレス判別回
路201、8フイート用アドレス判別回路20
2、4フイート用アドレス判別回路203から出
力される切換信号SS16′,SS8′,SS4′をそ
れぞれ受入し、これら切換信号SS16′,SS8′,
SS4′に対応して、上記波形S16′,S8′,S
4′または一定レベルの信号−Vのいずれかをそ
れぞれ適宜切換選択することにより、上記波形S
16′,S8′,S4′とは異なる波形C16′,C
8′,C4′を形成する。ここで16フイート用選択
回路401、8フイート用選択回路402、4フ
イート用選択回路403は第3図または第6図に
示した選択回路4と同一の構成であり、また16フ
イート用アドレス判別回路201、8フイート用
アドレス判別回路202、4フイート用アドレス
判別回路203は第3図に示したアドレス判別回
路2または第6図に示したアドレス判別回路2と
同一構成である。ただし、16フイート音はアドレ
ス信号ADの全ビツトの信号、8フイート音はア
ドレス信号ADの下位6ビツトの信号、4フイー
ト音はアドレス信号ADの下位5ビツトの信号を
用いて形成している関係上、16フイート用アドレ
ス判別回路201はアドレス信号ADの全ビツト
(7ビツト)の信号を入力とし、8フイート用ア
ドレス判別回路202はアドレス信号ADの最上
位ビツトMSBを除く下位6ビツトの信号を入力
とし、4フイート用アドレス判別回路203はア
ドレス信号ADの上位2ビツトMSB,MSBを
除く下位5ビツトの信号を入力としている。 In addition, in this embodiment, the address signal AD
is given as a 7-bit address code, all bits (7 bits) of this address signal AD are applied to the 16-foot decoder 321, and the lower 6 bits excluding the most significant bit MSB are 8 bits.
The signals of the lower 5 bits excluding the upper 2 bits of the most significant bit MSB and the second upper bit MSB are applied to the 4 foot decoder 323. The 16-foot decoder 321 receives the added 7-bit address signal.
AD is decoded into one line for two address values, and this is passed through OR circuit group 331 to 16
It is sequentially added to each gate in the foot gate group 341. To explain in more detail, when the address value of the address signal AD is 0 or 1, a signal “1” is output from the top line of the 16-foot decoder 321, and this signal “1” is outputted via the OR circuit group 331. First, the gate corresponding to the voltage dividing point P 15 of the gate group 341 is turned on, and then, when the address value is 2 or 3, the second gate of the 16-foot decoder 321 is turned on.
A signal "1" is output from the upper line, and this signal passes through the OR circuit group 331 and turns on the gate corresponding to the voltage dividing point P 16 immediately below the voltage dividing point P 15 of the gate group 341, and the same goes on. Each gate of the gate group 341 is turned on in sequence downward, and when the gate corresponding to the voltage dividing point P 31 is reached, each gate is turned on sequentially upward, and when the gate corresponding to the voltage dividing point P 0 is reached. The gates are turned on one after another in a downward direction, and the process returns to the gate corresponding to the voltage dividing point P15 . The above operation is then repeated. As a result, a musical tone signal having a sinusoidal waveform corresponding to twice the cycle of the address signal AD is read out on the line 351. Note that the envelope control circuit 5 is for applying a predetermined amplitude envelope to the sine waveform read out from the resistive voltage divider circuit 310, similar to the one shown in FIG. Further, the 8-foot decoder 322 decodes the lower 6 bits of the applied address signal AD, and sends it to the signals X0 to X0 through the OR circuit group 332.
X31 is sequentially added to each gate of the 8-foot gate group 342. In other words, first the address signal
If the value of the lower 6 bits of AD is 0, the signal
5 is generated, and this signal X15 turns on the gate corresponding to the voltage dividing point P15 of the 8-foot gate group 342, and then the value of the lower 6 bits of the address signal changes to 1, 2, 3. ..., each gate of the 8-foot gate group is sequentially turned on downward by the output of the 8-foot decoder 322,
When the gate corresponding to the voltage division point P 31 is reached, each gate is turned on in sequence in the upward direction, and when the gate corresponding to the voltage division point P 0 is reached, each gate is turned on in sequence in the downward direction again. The process returns to the gate corresponding to pressure point P15 , and this operation is repeated thereafter. As a result, a musical tone signal having a sinusoidal waveform having the same period as the address signal AD is read out onto the line 352. Similarly, the 4-foot decoder 323 uses the address signal
The signal of the lower 5 bits of AD is decoded, and this decoded signal is passed through the OR circuit group 333 to the signal Y0.
~Y31, in addition to the 4-foot gate group 343, turn on each gate in sequence. In this case, a musical tone signal having a sine waveform having a period of 1/2 of the address signal AD is read out on the line 353. The musical tone signals of sine waveform corresponding to periods twice, once, and half times the period of the address signal AD read out to the lines 351, 352, and 353 in this way have a waveform S16' representing a 16-foot tone. , a waveform S8' representing an 8-foot sound, and a waveform S4' representing a 4-foot sound. In addition, the above waveforms S16', S8', S4'
are added to the 16-foot selection circuit 401, the 8-foot selection circuit 402, and the 4-foot selection circuit 403, respectively. Selection circuit 40 for 16 feet
The selection circuit 402 for 1 and 8 feet and the selection circuit 403 for 4 feet are connected to the address discrimination circuit 201 for 16 feet and the address discrimination circuit 20 for 8 feet.
The switching signals SS16', SS8', and SS4' output from the 2- and 4-foot address discrimination circuits 203 are received, respectively, and these switching signals SS16', SS8',
Corresponding to SS4', the above waveforms S16', S8', S
By appropriately switching and selecting either the signal 4' or the constant level signal -V, the waveform S
Waveform C16', C different from 16', S8', S4'
8', C4' is formed. Here, the selection circuit 401 for 16 feet, the selection circuit 402 for 8 feet, and the selection circuit 403 for 4 feet have the same configuration as the selection circuit 4 shown in FIG. 3 or FIG. 6, and the address discrimination circuit for 16 feet. 201, 8-foot address discrimination circuit 202, and 4-foot address discrimination circuit 203 have the same configuration as the address discrimination circuit 2 shown in FIG. 3 or the address discrimination circuit 2 shown in FIG. However, the 16-foot tone is formed using all bits of the address signal AD, the 8-foot tone is formed using the lower 6 bits of the address signal AD, and the 4-foot tone is formed using the lower 5 bits of the address signal AD. Above, the address discrimination circuit 201 for 16 feet receives all bits (7 bits) of the address signal AD as input, and the address discrimination circuit 202 for 8 feet receives the signals of the lower 6 bits of the address signal AD except for the most significant bit MSB. The 4-foot address discrimination circuit 203 receives as input the signal of the lower 5 bits excluding the upper 2 bits MSB and MSB of the address signal AD.
このような構成において16フイート用選択回路
401、8フイート用選択回路402、4フイー
ト用選択回路403からは、第4図cまたは第7
図bに示した波形に対応する16フイート音、8フ
イート音、4フイート音を示す楽音信号がそれぞ
れ出力される。 In such a configuration, from the 16-foot selection circuit 401, the 8-foot selection circuit 402, and the 4-foot selection circuit 403, the
Musical tone signals representing a 16-foot tone, an 8-foot tone, and a 4-foot tone corresponding to the waveform shown in FIG. b are output.
第9図は、この考案の更に他の実施例を示した
ものである。この実施例では、波形発生回路3の
出力と一定レベルの信号V1とをアドレス判別回
路2aの出力に基づき選択回路4aで適宜切換選
択することにより波形Aを形成し、また波形発生
回路3の出力と一定レベルの信号V2とをアドレ
ス判別回路2bの出力に基づき選択回路4bで適
宜切換選択することにより波形Bを形成し、これ
ら2つの波形A,Bを抵抗6を介して適宜合成す
ることにより出力波形としている。この場合にお
いて、アドレス判別回路2a,2bとしては第3
図または第6図に示したアドレス判別回路2と同
様の構成のものを用いることができる。 FIG. 9 shows yet another embodiment of this invention. In this embodiment, the waveform A is formed by appropriately switching and selecting the output of the waveform generation circuit 3 and the signal V1 of a constant level in the selection circuit 4a based on the output of the address discrimination circuit 2a, and the output of the waveform generation circuit 3 and a constant level signal V2 are appropriately switched and selected by the selection circuit 4b based on the output of the address discrimination circuit 2b to form the waveform B, and by appropriately combining these two waveforms A and B via the resistor 6. This is the output waveform. In this case, the third address discrimination circuit 2a, 2b is
A structure similar to that of the address discriminating circuit 2 shown in the figure or FIG. 6 can be used.
なお、第9図に示した実施例では、2系統の楽
音波形発生装置を設けた場合を示したが、3系統
以上の複数の楽音波形発生装置を設け、これらの
形成波形を適宜合成するようにしてもよい。 Although the embodiment shown in FIG. 9 shows a case in which two systems of musical sound waveform generators are provided, it is also possible to provide a plurality of musical sound waveform generators of three or more systems and synthesize the formed waveforms as appropriate. You can also do this.
また以上に説明した実施例において波形発生回
路はいずれも抵抗分圧回路を用いた波形メモリ読
出し方式によるものを前提として説明したが、こ
れに限定されない。例えばFM方式による波形発
生回路を用いても同様に構成することができる。
要は発生すべき楽音の周波数に対応した周期信号
を発生する波形発生回路の出力と一定レベルの信
号とを適宜切換選択することにより上記周期信号
とは異なる波形の信号を発生することにこの考案
の一実施態様が存在する。ここにおいて波形発生
器の波形発生方式はいかなるものでもよい。 Further, in the embodiments described above, the waveform generation circuits have all been explained based on a waveform memory readout method using a resistive voltage divider circuit, but the present invention is not limited to this. For example, a similar configuration can be achieved using an FM waveform generation circuit.
The key point of this invention is to generate a signal with a waveform different from the periodic signal by appropriately switching between the output of a waveform generation circuit that generates a periodic signal corresponding to the frequency of the musical tone to be generated and a signal at a constant level. There is one implementation of. Here, the waveform generator may use any waveform generation method.
またこの考案は1個の波形発生回路の出力と1
つの一定レベルの信号とを適宜切換選択する構成
に限定されない。複数の波形発生回路の出力を適
宜切換選択する構成、複数の波形発生回路の出力
と1つの一定レベルの信号とを適宜切換選択する
構成、1個の波形発生回路の出力と複数の一定レ
ベルの信号とを適宜切換選択する構成、複数の波
形発生回路の出力と複数の一定レベルの信号とを
適宜切換選択する構成もこの考案に含まれる。ま
た上記一定レベルの信号は時間的に変化するもの
でもよい。また上記切換選択の態様は出力波形に
所定の周期性を保つものであればいかなる態様の
ものでもよい。すなわち、少なくとも1つが発音
すべき楽音の周波数に対応した周期信号を発生す
る複数の波形発生回路を設け、該複数の波形発生
回路の出力のうち前記周期信号を含むいずれか
を、前記周期信号の周期内で適宜切換選択し、こ
れを出力波形とすることによりこの考案は成立す
る。 In addition, this idea is based on the output of one waveform generation circuit and the output of one waveform generation circuit.
The present invention is not limited to a configuration in which the two constant level signals are appropriately switched and selected. A configuration in which the outputs of a plurality of waveform generation circuits are appropriately switched and selected, a configuration in which the outputs of a plurality of waveform generation circuits and one constant level signal are appropriately switched and selected, and a configuration in which the outputs of one waveform generation circuit and a plurality of constant level signals are This invention also includes a configuration in which the signals are appropriately switched and selected, and a configuration in which the outputs of a plurality of waveform generation circuits and a plurality of constant level signals are appropriately switched and selected. Further, the constant level signal may change over time. Further, the mode of the above switching selection may be any mode as long as it maintains a predetermined periodicity in the output waveform. That is, a plurality of waveform generation circuits, at least one of which generates a periodic signal corresponding to the frequency of a musical tone to be generated, are provided, and one of the outputs of the plurality of waveform generation circuits, which includes the periodic signal, is used as the periodic signal. This idea is realized by appropriately switching and selecting within the cycle and using this as the output waveform.
以上説明したようにこの考案によれば非常に簡
単な構成により種々の波形を得ることができ、ま
た経時的に変化する波形も容易に得られるので、
非常に変化に富んだ音色の楽音を廉価な装置によ
り得ることができる。 As explained above, according to this invention, various waveforms can be obtained with a very simple configuration, and waveforms that change over time can also be easily obtained.
Musical tones with a wide variety of tones can be obtained using inexpensive equipment.
第1図は、この考案の基本的構成を示すブロツ
ク図、第2図は第1図に示す装置の動作を説明す
る波形図、第3図はこの考案の一実施例を示す回
路図、第4図、第5図は第3図に示した実施例の
動作を説明する波形図、第6図はこの考案の他の
実施例を示す回路図、第7図は第6図に示した実
施例の動作を説明する波形図、第8図、第9図は
この考案の更に他の実施例を示すブロツク図であ
る。
1……アドレス発生回路、2……アドレス判別
回路、3……波形発生回路、4……選択回路、5
……エンベロープ制御回路。
FIG. 1 is a block diagram showing the basic configuration of this invention, FIG. 2 is a waveform diagram explaining the operation of the device shown in FIG. 1, and FIG. 3 is a circuit diagram showing an embodiment of this invention. 4 and 5 are waveform diagrams illustrating the operation of the embodiment shown in FIG. 3, FIG. 6 is a circuit diagram showing another embodiment of this invention, and FIG. 7 is a diagram showing the implementation shown in FIG. A waveform diagram explaining the operation of the example, and FIGS. 8 and 9 are block diagrams showing still other embodiments of this invention. DESCRIPTION OF SYMBOLS 1... Address generation circuit, 2... Address discrimination circuit, 3... Waveform generation circuit, 4... Selection circuit, 5
...Envelope control circuit.
Claims (1)
数に対応した周期信号である複数の信号を発生
する信号発生手段と、 前記複数の信号を入力し、前記周期信号の1
周期中における所望区間を他の信号で置き換え
ることにより該周期信号の波形を変更する波形
変更手段と を具え、前記波形変更手段の出力を楽音波形
として発生するようにした楽音波形発生装置。 (2) 前記所望区間を経時的に変化させる実用新案
登録請求の範囲第(1)項記載の楽音波形発生装
置。 (3) 前記信号発生手段は、発生すべき楽音波形の
周波数に対応した周期信号を発生する第1の回
路と、該周期信号とは異なる信号を発生する第
2の回路とからなり、前記波形変更手段は、前
記第1の回路の出力信号と前記第2の回路の出
力信号とを前記第1の回路の出力信号の周期内
の適宜のタイミングで切換えて出力する切換回
路からなる実用新案登録請求の範囲第(1)項記載
の楽音波形発生装置。 (4) 前記第1の回路は、発生すべき楽音波形の周
波数に対応した迅速で繰返し変化するアドレス
信号を発生するアドレス発生回路と、前記アド
レス信号に対応して所定の波形を繰返し発生す
る波形発生回路とを具える実用新案登録請求の
範囲第(3)項記載の楽音波形発生装置。 (5) 前記切換回路は、前記アドレス信号の値を判
別して切換信号を発生するアドレス判別回路
と、該切換信号に対応して前記第1の回路の出
力信号または第2の回路の出力信号を切換選択
する選択回路とを具える実用新案登録請求の範
囲第(4)項記載の楽音波形発生装置。 (6) 前記アドレス判別回路は、前記アドレス信号
の値が切換目標値となる所定アドレス値になつ
たことを検出する検出回路を具え、前記検出回
路の出力に対応して前記切換信号を形成する実
用新案登録請求の範囲第(5)項記載の楽音波形発
生装置。 (7) 前記アドレス判別回路は、楽音波形発生開始
に同期して初期値にリセツトされるとともに該
初期値から前記アドレス信号の変化速度よりも
充分遅い速度で計数を開始するカウンタと、前
記カウンタの計数値と前記アドレス信号とを比
較する比較回路とを具え、前記比較回路の一致
出力に対応して前記切換信号を形成する実用新
案登録請求の範囲第(5)項記載の楽音波形発生装
置。[Claims for Utility Model Registration] (1) Signal generating means for generating a plurality of signals, at least one of which is a periodic signal corresponding to the frequency of a musical sound waveform to be generated; No. 1
a waveform changing means for changing the waveform of the periodic signal by replacing a desired section in the period with another signal, and generating an output of the waveform changing means as a musical sound waveform. (2) The musical sound waveform generator according to claim (1), which changes the desired section over time. (3) The signal generating means includes a first circuit that generates a periodic signal corresponding to the frequency of the musical waveform to be generated, and a second circuit that generates a signal different from the periodic signal, and The changing means comprises a switching circuit that switches and outputs the output signal of the first circuit and the output signal of the second circuit at an appropriate timing within the period of the output signal of the first circuit. A musical sound waveform generator according to claim (1). (4) The first circuit includes an address generation circuit that generates an address signal that quickly and repeatedly changes in accordance with the frequency of a musical sound waveform to be generated, and a waveform that repeatedly generates a predetermined waveform in response to the address signal. A musical sound waveform generator according to claim (3) of the utility model registration claim, comprising a generating circuit. (5) The switching circuit includes an address discrimination circuit that discriminates the value of the address signal and generates a switching signal, and an output signal of the first circuit or an output signal of the second circuit in response to the switching signal. and a selection circuit for switching and selecting the musical tone waveform generator according to claim (4). (6) The address discrimination circuit includes a detection circuit that detects when the value of the address signal reaches a predetermined address value that is a switching target value, and forms the switching signal in response to the output of the detection circuit. A musical sound waveform generator according to claim (5) of the utility model registration claim. (7) The address discrimination circuit includes a counter that is reset to an initial value in synchronization with the start of musical waveform generation and starts counting from the initial value at a speed sufficiently slower than the rate of change of the address signal; The musical sound waveform generating device according to claim 5, further comprising a comparison circuit for comparing a count value and the address signal, and forming the switching signal in response to a matching output of the comparison circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5837881U JPS6315914Y2 (en) | 1981-04-22 | 1981-04-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5837881U JPS6315914Y2 (en) | 1981-04-22 | 1981-04-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57170197U JPS57170197U (en) | 1982-10-26 |
JPS6315914Y2 true JPS6315914Y2 (en) | 1988-05-06 |
Family
ID=29854792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5837881U Expired JPS6315914Y2 (en) | 1981-04-22 | 1981-04-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6315914Y2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4643067A (en) * | 1984-07-16 | 1987-02-17 | Kawai Musical Instrument Mfg. Co., Ltd. | Signal convolution production of time variant harmonics in an electronic musical instrument |
JP2593297B2 (en) * | 1985-10-18 | 1997-03-26 | 株式会社河合楽器製作所 | Electronic musical instrument |
JPH079589B2 (en) * | 1985-11-22 | 1995-02-01 | カシオ計算機株式会社 | Electronic musical instrument |
JPH07104670B2 (en) * | 1988-01-05 | 1995-11-13 | ローランド株式会社 | Electronic musical instrument |
-
1981
- 1981-04-22 JP JP5837881U patent/JPS6315914Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57170197U (en) | 1982-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4077294A (en) | Electronic musical instrument having transient musical effects | |
US4245336A (en) | Electronic tone generator | |
US4119005A (en) | System for generating tone source waveshapes | |
US4257303A (en) | Electronic musical instrument of partials synthesis type | |
US4010667A (en) | Rhythm unit with programmed envelope waveform, amplitude, and the like | |
KR900012197A (en) | Digital signal generator | |
US4365533A (en) | Musical instrument | |
JPS6315914Y2 (en) | ||
US4200021A (en) | Electronic musical instruments which form musical tones by repeatedly generating musical tone waveform elements | |
US4244257A (en) | Wave-shape generator for electronic musical instruments | |
EP0391524B1 (en) | Phase accumulation dual tone multiple frequency generator | |
USRE31648E (en) | System for generating tone source waveshapes | |
US3859884A (en) | Tone generator | |
EP0154888A2 (en) | Tone signal generation device for an electronic musical instrument | |
US4308779A (en) | Control waveform generators for electronic musical instruments | |
US5426260A (en) | Device and method for reading sound waveform data | |
JPS6115438B2 (en) | ||
US3968716A (en) | Musical instrument with means for scanning keys | |
JPS624720B2 (en) | ||
KR940009963B1 (en) | Musical scale frequence generator of electronic musical instrument | |
US4735123A (en) | Generation of time variant harmonies in an electronic musical instrument | |
JP2621234B2 (en) | Electronic musical instrument control signal generator | |
US3968717A (en) | Musical instrument with means for scanning keys | |
KR0136609B1 (en) | Method and circuit for reading sound waveform data | |
JPS6016958Y2 (en) | Effect device for electric instruments |