JPS63157240A - Digital control device - Google Patents

Digital control device

Info

Publication number
JPS63157240A
JPS63157240A JP30477386A JP30477386A JPS63157240A JP S63157240 A JPS63157240 A JP S63157240A JP 30477386 A JP30477386 A JP 30477386A JP 30477386 A JP30477386 A JP 30477386A JP S63157240 A JPS63157240 A JP S63157240A
Authority
JP
Japan
Prior art keywords
program
interpreter
source program
compiler
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30477386A
Other languages
Japanese (ja)
Inventor
Toshiaki Okuma
利明 大熊
Masatake Torida
鳥田 正剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP30477386A priority Critical patent/JPS63157240A/en
Publication of JPS63157240A publication Critical patent/JPS63157240A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)

Abstract

PURPOSE:To shorten the time needed for production of an object program by executing a source program by an interpreter and at the same time converting the source program into an object program. CONSTITUTION:When an overall rise is given to a digital control device, an OS stored in an external memory 2 is automatically loaded into a memory area 31 exclusive for main arithmetic unit. Then a compiler-only OS and a compiler are loaded into a memory area 41 exclusive for secondary arithmetic unit. When a program debugging job is started, an interpreter is loaded into the area 31 from the memory 2. At the same time, a source program is loaded into a common memory 5 and carried out by the interpreter in a main arithmetic unit.

Description

【発明の詳細な説明】 〈産業上の利用分°野〉 この発明はディジタル制御装置に関し、さらに詳細にい
えば、自動機械等の制御プログラムの実行を行うディジ
タル制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a digital control device, and more specifically, to a digital control device that executes a control program for an automatic machine or the like.

〈従来の技術〉 上記の゛ディジタル制御装置において、ベーシック、フ
ォートラン等の高級言語で書かれたソースプログラムを
入力する場合に、インタプリタのみを用いると、対話形
式のためデバッグには有利であるが、実行に時間がかか
るという欠点がある。
<Prior Art> In the above-mentioned digital control device, when inputting a source program written in a high-level language such as Basic or Fortran, using only an interpreter is advantageous for debugging because it is an interactive format. The disadvantage is that it takes a long time to execute.

また、コンパイラのみを用いると、実行時間は短縮され
るが、一括して翻訳するため、デバッグを簡+1tに行
うことができないという欠点がある。
Further, if only a compiler is used, the execution time is shortened, but there is a drawback that debugging cannot be performed easily because the translation is performed all at once.

そこで、同一記憶装置内にインタプリタおよびコンパイ
ラを格納しておき、ソースプログラムの修正時には、イ
ンタプリタを用いてデバッグを行い、ソースプログラム
が完成した時点で、コンパイラを用いて一括変換するよ
うにしたものが提案されている(特開昭81−1185
8号公報参照)。
Therefore, an interpreter and a compiler are stored in the same storage device, and when the source program is modified, the interpreter is used for debugging, and when the source program is completed, the compiler is used to convert it all at once. It has been proposed (Japanese Unexamined Patent Publication No. 81-1185)
(See Publication No. 8).

これによれば、インタプリタを用いて適宜デバッグをし
ながらプログラムの修正を行うので、プログラムの作成
、修正が容易になり、いったんプログラムが完成すれば
、コンパイラを用いることによって、インタプリタに比
較して短時間でオブジェクトプログラムを得ることがで
きる。
According to this, the program is modified while debugging as appropriate using an interpreter, making it easier to create and modify the program. You can get the object program in no time.

〈発明が解決しようとする問題点〉 ところが、上記の従来例では、プログラムが完成した後
、改めてコンパイラでオブジェクトプログラムを作成し
なければならず、このために時間がかかるという問題が
あった。
<Problems to be Solved by the Invention> However, in the conventional example described above, after the program is completed, an object program must be created again using a compiler, which takes time.

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
オブジェクトプログラムの作成時間を省くことのできる
ディジタル制御装置を提供することを目的としている。
<Object of the invention> This invention was made in view of the above problems,
It is an object of the present invention to provide a digital control device that can save time for creating object programs.

く問題点を解決するための手段〉 上記の目的を達成するためのこの発明のディジタル制御
装置は、インタプリタによってソースプログラムの各段
階を実行する主演算装置と、各段階ごとに、当該段階に
おけるソースプログラムをコンパイルしていく副演算装
置とを具備する演算装置を有するものである。
Means for Solving Problems> A digital control device of the present invention for achieving the above object includes a main processing unit that executes each stage of a source program by an interpreter, and a main processing unit that executes each stage of a source program by an interpreter, and The computer has an arithmetic device including a sub-arithmetic device that compiles programs.

く作用〉 以上のディジタル制御装置であれば、ソースプログラム
を主演算装置によって実行する各段階ごとに、副演算装
置によってソースプログラムのコンパイルを行うので、
当該各段階におけるソースプログラムに基づいたオブジ
ェクトプログラムを得ることができる。したがって、ソ
ースプログラムの実行が完了した直後に、最終的に完成
したソースプログラムに対応するオブジェクトプログラ
ムが完成していることになる。
With the digital control device described above, the source program is compiled by the sub-processing unit at each stage when the source program is executed by the main processing unit.
An object program based on the source program at each stage can be obtained. Therefore, immediately after the execution of the source program is completed, the object program corresponding to the finally completed source program is completed.

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。<Example> Hereinafter, embodiments will be described in detail with reference to the accompanying drawings showing examples.

第1図はディジタル制御装置の一実施例を示し、ディジ
タル制御装置中は、外部機器との信号をやりとりをする
入出力装置■と、ソースプログラム、オペレーティング
システム(OS)、オブジェクトプログラムを記録保存
している外部記憶装置■と、インタプリタによるソース
プログラムの実行を行う主演算装置■と、インタプリタ
による実行が開始された後に、所定の実行フラグ(後述
)を識別してソースプログラムのコンパイルを行う副演
算装置(4)と、主演算装置G)、副演算装置(4)の
両方からアクセス可能な共通記憶装置■と、これら各装
置を互いに接続するバス(B)とによって構成されてい
る。
Figure 1 shows an example of a digital control device.The digital control device includes an input/output device that exchanges signals with external equipment, and records and stores source programs, operating systems (OS), and object programs. an external storage device ■ that executes the source program using the interpreter, a main processing unit ■ that executes the source program using the interpreter, and a sub-processor that compiles the source program by identifying a predetermined execution flag (described later) after the interpreter starts executing the source program. It is constituted by a common storage device (2) that can be accessed from both the device (4), the main processing device (G) and the sub-processing device (4), and a bus (B) that connects these devices to each other.

主演算装置G)および副演算装置(4)は、それぞれ専
用の記憶領域(31)、(41)を有しており(第2図
参照)、主演算装置専用記憶領域(31)には、O81
インタプリタが、副演算装置専用記憶領域(41)には
、コンパイラ専用O81コンパイラが、それぞれロード
されるようになっている。
The main processing unit G) and the sub processing unit (4) each have dedicated storage areas (31) and (41) (see Fig. 2), and the main processing unit dedicated storage area (31) includes: O81
An O81 compiler dedicated to the compiler is loaded into the storage area (41) dedicated to the interpreter and the sub-processing unit.

共通記憶装置■にはソースプログラムが格納されている
とともに、制御領域(51)が設けられており(第3図
参照)、制御領域(51)には、ソースプログラムの格
納アドレス、プログラムサイズ、プログラム実行結果、
コンパイラ実行命令、コンパイラ実行終了等の情報が一
時格納される。前述したように、共通記憶装置■は主演
算装置G)、副演算装置(4)の両方からアクセスでき
るため、共通記憶装置■に格納された同一のソースプロ
グラムを用いてインタプリタ、コンパイラによる作業を
行うことができる。
The common storage device ■ stores the source program and is also provided with a control area (51) (see Figure 3).The control area (51) contains the source program storage address, program size, and program information. Execution result,
Information such as compiler execution instructions and completion of compiler execution is temporarily stored. As mentioned above, the common storage device (■) can be accessed from both the main processing unit (G) and the sub-processing unit (4), so the interpreter and compiler can perform work using the same source program stored in the common storage device (G). It can be carried out.

以上の構成によるディジタル制御装置について説明する
。装置全体を立ち上げると、外部記憶装置■に格納され
たO8が自動的に主演算装置専用記憶領域(31)にロ
ードされ、この後、コンパイラ専用O81およびコンパ
イラが副演算装置専用記憶領域(41)にロードされる
。そして、プログラムのデバッグに取りかかると、外部
記憶装置■から、インタプリタが主演算装置専用記憶領
域(31)にロードされるとともに、ソースプログラム
が共通記憶装置■にロードされ、主演算装置G)におい
て、インタプリタによる実行が行われる。この場合、イ
ンタプリタを用いているので、ソースプログラムの各段
階ごとに、プログラムを実行することになる。
The digital control device having the above configuration will be explained. When the entire device is started up, the O8 stored in the external storage device ■ is automatically loaded into the storage area dedicated to the main processing unit (31), and after this, the O81 dedicated to the compiler and the compiler are loaded into the storage area dedicated to the subprocessing unit (41). ) is loaded. When debugging the program is started, the interpreter is loaded from the external storage device (G) into the main processing unit exclusive storage area (31), and the source program is loaded into the common storage device (G). Execution is performed by an interpreter. In this case, since an interpreter is used, the program is executed at each stage of the source program.

以下の手順を、フローチャート(第4図)をも参照して
説明する。ソースプログラムの段階を符号Sで表わし、
全段階数をmとする。まず、S−1とおき(ステップ■
)、第1段階の実行命令を出すとインタプリタによる第
1段階の実行が行われる(ステップ■)。この実行命令
が出された時点で、制御領域(51)にコンパイラ実行
フラグがセットされる(ステップ■)。副演算装置■は
、このコンパイラ実行フラグを識別すると、当該段階の
ソースプログラムのコンパイルを行い(ステップ■)、
対応するオブジェクトプログラムを外部記憶装置のに格
納する(ステップ■)。その後、プログラム実行結果を
示す情報が制御領域(51)に入力されると、コンパイ
ラ実行フラグはリセットされる(ステップ■)。この後
ステップ■で、実行中にエラーが発生したかどうかを判
別し、エラーが発生すると、インタプリタでソースプロ
グラムを修正するとともに、ステップ■に戻り、再度、
修正した第S段階のプログラムを実行する。もし、エラ
ーが発生しなければ、s −mであるかどうか、すなわ
ち全段階が実行されたかどうかを判別し、seamでな
ければ、Sに1を加えてs+1とし、ステップ■に戻っ
て、第s+1段階を実行する。
The following procedure will be explained with reference to the flowchart (FIG. 4). The stage of the source program is represented by the symbol S,
Let the total number of stages be m. First, set S-1 (step ■
), when the first stage execution command is issued, the first stage is executed by the interpreter (step ■). At the time this execution instruction is issued, a compiler execution flag is set in the control area (51) (step ■). When the sub-processing unit ■ identifies this compiler execution flag, it compiles the source program at the relevant stage (step ■),
The corresponding object program is stored in an external storage device (step ①). Thereafter, when information indicating the program execution result is input to the control area (51), the compiler execution flag is reset (step ■). After this, in step ■, it is determined whether an error occurred during execution. If an error occurs, the interpreter corrects the source program, and returns to step ■, again.
Execute the modified S-stage program. If no error occurs, determine whether s - m, that is, whether all steps have been executed, and if not, add 1 to S to make s + 1, return to step Execute s+1 stages.

ステップ■に戻った後、実行命令が出された時点で、制
御領域(51)にコンパイラ実行フラグがセ・ソトされ
(ステップ■)、副演算装置(4)でコンパイルが行わ
れる(ステップ■)。そして、以前に外部記憶装置■に
格納されていたオブジェクトプログラムがあれば0動的
に消去して、上記コンパイルされた最新のオブジェクト
プログラムを格納する(ステップ■)。すなわち、イン
タプリタによる実行結果の良否にかかわらず、コンパイ
ルが行われることになる。この後、上記と同様、実行フ
ラグをリセットしくステップ■)、エラーの有無を確認
しくステップ■)、s−mであるかどうかを判別する(
ステップ−〇)。ステップ■において、s−mであれば
、全段階のプログラムの修正が終わったことになり、手
順を終了する。以上のようにして、実行中にエラーが発
生した場合でも修正したプログラムに基づいて再度コン
パイルを行うので、最終的に完全なソースプログラムが
完成した時点で、外部記憶装置のに実行可能なオブジェ
クトプログラムのファイルができあがっていることにな
る。
After returning to step ■, when an execution instruction is issued, the compiler execution flag is set in the control area (51) (step ■), and compilation is performed in the sub-processing unit (4) (step ■) . Then, if there is an object program previously stored in the external storage device (2), it is dynamically deleted and the latest compiled object program is stored (step (2)). In other words, compilation will be performed regardless of the quality of the execution result by the interpreter. After this, in the same way as above, reset the execution flag (step ■), check for errors (step ■), and determine whether it is s-m (
Step -〇). In step (2), if s-m, it means that all stages of program modification have been completed, and the procedure ends. As described above, even if an error occurs during execution, the program is compiled again based on the corrected program, so when a complete source program is finally completed, an executable object program can be stored in the external storage device. This means that a file has been created.

なお、この発明は上記の実施例に限定されるものではな
く、例えば、ソースプログラムのコンパイルを行う場合
、インタプリタによる当該段階の実行結果に誤りがあれ
ばコンパイルを行わず、再度修正して結果が良になった
ことを確認してから、次の段階で、当該段階のコンパイ
ルを行うようにしてもよい。こうすることによって、コ
ンパイルを行う回数を最小限に止どめることができる。
Note that the present invention is not limited to the above-mentioned embodiments. For example, when compiling a source program, if there is an error in the result of execution at that stage by the interpreter, compiling is not performed and the result is corrected again. After confirming that the data is correct, the next step may be to compile the relevant step. By doing this, the number of compilations can be kept to a minimum.

その他この発明の要旨を変更しない範囲内において、種
々の設計変更を施すことが可能である。
Various other design changes can be made without changing the gist of the invention.

〈発明の効果〉 以上のようにこの発明は、インタプリタによってソース
プログラムを実行しながら、オブジェクトプログラムに
変換するようにしているので、インタプリタを用いたプ
ログラムの修正が終了し、完全なプログラムが完成した
時点で、コンパイラで作成されたオブジェクトプログラ
ムを0動的に得ることができ、オブジェクトプログラム
の作成時間をほとんどとらなくとも済むという特有の効
果を奏する。
<Effects of the Invention> As described above, in this invention, the source program is executed by the interpreter while being converted into an object program, so that the modification of the program using the interpreter is completed and the complete program is completed. At the same time, an object program created by a compiler can be dynamically obtained without requiring much time to create an object program, which is a unique effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はディジタル制御装置の構成を示すブロック図、 第2図は演算装置の記憶領域を示す図、第3図は外部記
憶装置の記憶領域を示す図第4図はフローチャート。
FIG. 1 is a block diagram showing the configuration of the digital control device, FIG. 2 is a diagram showing the storage area of the arithmetic unit, FIG. 3 is a diagram showing the storage area of the external storage device, and FIG. 4 is a flowchart.

Claims (1)

【特許請求の範囲】 1、プログラムおよびデータを記憶してい る記憶装置と、記憶されたプログラムの 命令にしたがって演算を実行する演算装 置と、外部との信号のやりとりをする入 出力装置からなるディジタル制御装置に おいて、上記演算装置が、インタプリタ によってソースプログラムの各段階を実 行する主演算装置と、各段階ごとに、当 該段階におけるソースプログラムをコン パイルしていく副演算装置とを具備する ものであることを特徴とするディジタル 制御装置。[Claims] 1. Memorize programs and data storage device and stored programs. An arithmetic unit that performs operations according to instructions. input for exchanging signals between the equipment and the outside. A digital control device consisting of an output device In this case, the arithmetic unit is an interpreter. Executes each step of the source program using The main processing unit that performs Compile the source program at this stage. Equipped with a sub-processing unit that piles up digital, which is characterized by being Control device.
JP30477386A 1986-12-20 1986-12-20 Digital control device Pending JPS63157240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30477386A JPS63157240A (en) 1986-12-20 1986-12-20 Digital control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30477386A JPS63157240A (en) 1986-12-20 1986-12-20 Digital control device

Publications (1)

Publication Number Publication Date
JPS63157240A true JPS63157240A (en) 1988-06-30

Family

ID=17937047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30477386A Pending JPS63157240A (en) 1986-12-20 1986-12-20 Digital control device

Country Status (1)

Country Link
JP (1) JPS63157240A (en)

Similar Documents

Publication Publication Date Title
US8448152B2 (en) High-level language, architecture-independent probe program compiler
JPH06110703A (en) Method of compilation
JP2817786B2 (en) Simulation apparatus and simulation method
KR0125605B1 (en) Method and device for verifying operation of machine language program
JPH0766342B2 (en) Program test equipment
JPS63157240A (en) Digital control device
JP2552738B2 (en) Data processing device
JPS626260B2 (en)
JPH0695868A (en) Software management system
JP2864955B2 (en) Patch processing method for compiled code objects
JP2001005688A (en) Debugging support device for parallel program
JPS63305434A (en) Debugging aid device
JP4132504B2 (en) Semiconductor test system
JPH04324525A (en) Program transplantation supporting device
JPS58169637A (en) Compile processing system
JPS63317826A (en) Symbolic debugging system
JPH03260830A (en) Program debug processing system
JPS62200426A (en) Macro expansion method for high level language
JPH05108372A (en) System for outputting compiler optimization processing content
JPH06231003A (en) Debugger for feasible file
JPH03100730A (en) Method for emergency correction data generation processing with high grade language
JP2000227861A (en) Method and device for debugging
JPH04209029A (en) Parallel process program translation processor
JPH05265742A (en) Program patch system
JPS61264441A (en) Compiling system