JPS6314304B2 - - Google Patents

Info

Publication number
JPS6314304B2
JPS6314304B2 JP52117020A JP11702077A JPS6314304B2 JP S6314304 B2 JPS6314304 B2 JP S6314304B2 JP 52117020 A JP52117020 A JP 52117020A JP 11702077 A JP11702077 A JP 11702077A JP S6314304 B2 JPS6314304 B2 JP S6314304B2
Authority
JP
Japan
Prior art keywords
signal
switch
pulses
proportional
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52117020A
Other languages
Japanese (ja)
Other versions
JPS5450370A (en
Inventor
Ryoji Gamo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP11702077A priority Critical patent/JPS5450370A/en
Publication of JPS5450370A publication Critical patent/JPS5450370A/en
Publication of JPS6314304B2 publication Critical patent/JPS6314304B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電子式電力量計に係り、特に一個の符
号変換器例えばA−D変換器等を時分割的に使用
して積算電力量を得るようにした電力量計の改良
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic watt-hour meter, and particularly to a watt-hour meter that uses one code converter, such as an A-D converter, in a time-sharing manner to obtain integrated electric energy. Regarding improvements.

第1図は電子式電力量計の基本構成図である。 FIG. 1 is a basic configuration diagram of an electronic watt-hour meter.

同図においてevは電力系統の負荷電圧に比例
した電圧信号、eiは消費電流に比例した電圧信号
であり、これら両信号ev,eiはシーケンスロジツ
ク1によつて選択切替られるアナログスイツチ
Saを通してA−Dコンバータ2に供給される。
このアナログスイツチSaは通常FET等の半導体
スイツチで構成され、一方、A−Dコンバータ2
は積分型A−Dコンバータ等を用いて信号ev又
はeiに比例したパルス数に変換するものである。
また、シーケンスロジツク1はA−Dコンバータ
2のA−D変換開始並びにA−Dコンバータ2の
後続側のロジツクスイツチSb(例えばANDゲー
ト等)の切替制御にも使用される。つまり、両ス
イツチSa,Sbはシーケンスロジツク1によつて
連動的に制御されてスイツチSaがv側のときス
イツチSbもv側、スイツチSaがi側のときスイ
ツチSbもi側に切替わるようになつている。
In the figure, ev is a voltage signal proportional to the load voltage of the power system, and ei is a voltage signal proportional to the consumed current. Both signals ev and ei are analog switches selectively switched by sequence logic 1.
It is supplied to the A-D converter 2 through Sa.
This analog switch Sa is usually composed of a semiconductor switch such as an FET, while the A-D converter 2
The signal is converted into a pulse number proportional to the signal ev or ei using an integral type A-D converter or the like.
The sequence logic 1 is also used to start AD conversion in the AD converter 2 and to control switching of logic switches Sb (for example, AND gates) on the succeeding side of the AD converter 2. In other words, both switches Sa and Sb are controlled in conjunction by sequence logic 1 so that when switch Sa is on the v side, switch Sb is also switched to the v side, and when switch Sa is on the i side, switch Sb is also switched to the i side. It's getting old.

而して、両スイツチSa,Sbがv側に接続され
ている時、電圧信号evはA−Dコンバータ2で
パルス数に変換され、そのパルス数はロジツクス
イツチSbの後続側のカウンタ3で計数される。
即ち、カウンタ3は電圧信号evに比例したパル
ス数NvをA−D変換ごとに計数するものである。
Therefore, when both switches Sa and Sb are connected to the v side, the voltage signal ev is converted into a number of pulses by the A-D converter 2, and the number of pulses is counted by the counter 3 on the succeeding side of the logic switch Sb. Ru.
That is, the counter 3 counts the number of pulses Nv proportional to the voltage signal ev for each AD conversion.

一方、両スイツチSa,Sbがi側に接続されて
いる時、電圧信号eiはA−Dコンバータ2でパル
ス数に変換され、そのパルス数はロジツクスイツ
チSbの後続側のレートマルチプライヤ4に供給
される。そして、レートマルチプライヤ4の出力
は後続のカウンタ5に入つて積算計数し電力量を
得るものである。
On the other hand, when both switches Sa and Sb are connected to the i side, the voltage signal ei is converted into a pulse number by the A-D converter 2, and the pulse number is supplied to the rate multiplier 4 on the subsequent side of the logic switch Sb. Ru. Then, the output of the rate multiplier 4 is input to a subsequent counter 5 for cumulative counting to obtain the amount of power.

このように第1図に示す電力量計は、簡単な構
成でパルス数を正確に積算計数できるものである
が、一個のA−Dコンバータ2を時分割使用して
いるため、比較的高速のA−Dコンバータ2を用
いても、交流電力(通常50>60Hz)を測定する場
合に電圧信号vを電流信号iとの乗算時刻がA−
Dコンバータ2の変換時間だけサンプリングずれ
を生じ、これが誤差の原因となつている。
In this way, the electricity meter shown in Figure 1 has a simple configuration and can accurately count the number of pulses, but because it uses one A-D converter 2 in a time-division manner, it is capable of relatively high-speed operation. Even when using the A-D converter 2, when measuring AC power (usually 50>60Hz), the time when the voltage signal v is multiplied by the current signal i is A-
A sampling shift occurs due to the conversion time of the D converter 2, and this is a cause of error.

このサンプリングずれについて第2図で説明す
ると、負荷電圧に比例した電圧信号evをA−D
変換する時にA−D変換時間tsが必要となり、こ
のA−D変換終了後消費電流に比例した電圧信号
eiをA−D変換するため、このA−D変換時間だ
けvとiとの間に位相ずれつまりサンプリングず
れが生ずる。このようなサンプリングずれは高速
のA−Dコンバータを使用しても時分割処理を行
なう限り必らず生ずる問題である。
To explain this sampling deviation using Fig. 2, the voltage signal ev proportional to the load voltage is
When converting, an A-D conversion time ts is required, and after this A-D conversion, a voltage signal proportional to the current consumption is generated.
Since ei is A-D converted, a phase shift, that is, a sampling shift occurs between v and i by this A-D conversion time. Such sampling deviation is a problem that will inevitably occur as long as time-division processing is performed even if a high-speed A-D converter is used.

ところで、以上のような不都合はわづかの回路
を追加することで除去することができる。例えば
電圧信号eiの位相を、A−D変換時間ts分だけ遅
らせればよい(第3図参照)。この位相を遅らす
手段として、回路に並列にコンデンサを挿入する
が、これとて位相調整の問題を残すためにあまり
実用的なものとは言えない。
By the way, the above-mentioned disadvantages can be eliminated by adding a few circuits. For example, the phase of the voltage signal ei may be delayed by the A/D conversion time ts (see FIG. 3). As a means of delaying this phase, a capacitor is inserted in parallel into the circuit, but this is not very practical as it leaves problems with phase adjustment.

本発明は、上記実情にかんがみてなされたもの
であつて、アナログ的な乗算機能を使用せずに簡
単で安価な構成でかつ位相調整を行なうことなく
時分割処理時のサンプリングずれを除去し得る電
力量計を提供するものである。
The present invention has been made in view of the above-mentioned circumstances, and has a simple and inexpensive configuration without using an analog multiplication function, and can eliminate sampling deviation during time division processing without performing phase adjustment. The company provides electricity meters.

以下、図面を参照して本発明の一実施例につい
て説明する。第4図においてev及びeiは上述した
ように電力系統の負荷電圧に比例した電圧信号及
び消費電流に比例した電圧信号であり、これらは
それぞれ入力端子11,12に供給される。この
入力端子11は充電制御用スイツチsvを介してコ
ンデンサCHvの一端側に接続され、コンデンサ
CHvの他端側は接地されている。入力端子12
も同様に充電制御用スイツチSiを介してコンデン
サCHiの一端側に接続され、同コンデンサCHiの
他端側は接地されている。これら両スイツチSv,
Siはシーケンスロジツク13によつて同時にオ
ン・オフ制御される。また、スイツチSvとコン
デンサCHvとの共通部、スイツチSiとコンデン
サSivとの共通部はそれぞれ信号選択用スイツチ
Sva,Siaを介してA−Dコンバータ14に接続
されている。これらの両スイツチSva,SiaはA
−D変換時にシーケンスロジツク13によつて交
互に選択閉成され、これによりスイツチSva又は
Siaに対応する側のコンデンサCHv又はCHiに充
電された信号をA−Dコンバータ14に供給する
ものである。Sbはロジツクスイツチ、15はカ
ウンタ、16はレートマルチプライヤ、17は積
算用カウンタであつて、これらは第1図と同様な
構成をとつている。また、Rはリセツト信号であ
る。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 4, ev and ei are a voltage signal proportional to the load voltage of the power system and a voltage signal proportional to the consumed current, as described above, and these are supplied to input terminals 11 and 12, respectively. This input terminal 11 is connected to one end of the capacitor CHv via a charging control switch sv, and is connected to one end of the capacitor CHv.
The other end of CHv is grounded. Input terminal 12
Similarly, the capacitor CHi is connected to one end of the capacitor CHi via the charging control switch Si, and the other end of the capacitor CHi is grounded. Both these switches Sv,
Si is controlled on and off simultaneously by the sequence logic 13. In addition, the common part between switch Sv and capacitor CHv, and the common part between switch Si and capacitor Siv are respectively signal selection switches.
It is connected to the A-D converter 14 via Sva and Sia. Both of these switches Sva and Sia are A
- During the D conversion, the sequence logic 13 alternately selects and closes the switch Sva or
The signal charged in the capacitor CHv or CHi on the side corresponding to Sia is supplied to the A-D converter 14. Sb is a logic switch, 15 is a counter, 16 is a rate multiplier, and 17 is an integration counter, which have the same configuration as in FIG. Further, R is a reset signal.

次に、以上のように構成した電力量計の作用を
説明する。先ず、シーケンスロジツク13より信
号を出力して第5図a,bに示すように時刻t1
同時に充電制御用スイツチSv,Siを閉成し、入
力端子11,12に供給される信号ev,eiをサン
プリングしてコンデンサCHv,CHiに充電する。
従つて、第6図にも示す如く同一時刻に信号ev,
eiの瞬時値をコンデンサCHv,CHiに記憶し、こ
れをA−Dコンバータ14のA−D変換期間中保
持する。一方、信号選択用スイツチSva,Siaは
期間T0の間にシーケンスロジツク13によつて
交互に選択閉成される。このとき、ロジツクスイ
ツチSbはスイツチSvaの閉成時にv側に、スイツ
チSiaの閉成時にi側に接続される。
Next, the operation of the electricity meter configured as above will be explained. First, a signal is output from the sequence logic 13 to simultaneously close the charging control switches Sv and Si at time t1 as shown in FIG. 5a and b, and the signal ev supplied to the input terminals 11 and 12 is , ei are sampled and charged to capacitors CHv and CHi.
Therefore, as shown in FIG. 6, the signals ev,
The instantaneous value of ei is stored in capacitors CHv and CHi and held during the A-D conversion period of the A-D converter 14. On the other hand, the signal selection switches Sva and Sia are alternately selected and closed by the sequence logic 13 during the period T0 . At this time, the logic switch Sb is connected to the v side when the switch Sva is closed, and to the i side when the switch Sia is closed.

而して、スイツチSvaの閉成時にはコンデンサ
CHvに充電された信号evはA−Dコンバータ1
4によつてパルス数に変換され(第5図e参照)、
ロジツクスイツチSbを介してカウンタ15によ
つて計数される。同図fのNv(t1)は時刻t1の電
圧信号evに対するパルス数の計数値を意味する。
そして、カウンタ15によつて計数された内容は
レートマルチプライヤに対して並列に入力設定さ
れる。
Therefore, when the switch Sva is closed, the capacitor
The signal ev charged in CHv is the A-D converter 1
4 (see Figure 5e),
It is counted by the counter 15 via the logic switch Sb. Nv(t 1 ) in f in the same figure means the counted value of the number of pulses for the voltage signal ev at time t 1 .
The contents counted by the counter 15 are input and set in parallel to the rate multiplier.

一方、後期のT0/2期間には信号選択スイツ
チSiaが閉成し、これによつてコンデンサCHiに
充電された電流に比例する信号eiがスイツチSia
を介してA−Dコンバータ14に供給され、ここ
でパルス数に変換される(第5図eのNi(t1)参
照)。このNi(t1)は時刻t1の電圧信号eiに対する
パルス数であり、これはi側に閉成されたロジツ
クスイツチSbを通つて直列にレートマルチプラ
イヤ16に送り込まれる。そして、このレートマ
ルチプライヤ16で、各時刻t1(t2、t3、…)の電
圧、電流の瞬時値Nv(t1)、Ni(t1)の乗算値を出
力する(第5図h参照)。この乗算値をW(t1)と
すると、 W(t1)=Nv(t1)・Ni(t1)/K で表わすことができる。但し、Kはカウンタ15
のフルスケールの値である。このようにしてレー
トマルチプライヤ16で得た値は後続のカウンタ
17で積算され、いわゆる時刻t1における電力量
を得るものである。時刻t2、…の信号ev,eiにつ
いても同様の順序で信号処理される。
On the other hand, in the latter period T 0 /2, the signal selection switch Sia is closed, and as a result, the signal ei proportional to the current charged in the capacitor CHi is applied to the switch Sia.
is supplied to the A-D converter 14, where it is converted into a pulse number (see Ni(t 1 ) in FIG. 5e). This Ni(t 1 ) is the number of pulses for the voltage signal ei at time t 1 and is sent in series to the rate multiplier 16 through the logic switch Sb closed on the i side. Then, this rate multiplier 16 outputs the multiplied value of the instantaneous voltage and current values Nv (t 1 ) and Ni (t 1 ) at each time t 1 (t 2 , t 3 , ...) (Fig. 5 (see h). Letting this multiplication value be W(t 1 ), it can be expressed as W(t 1 )=Nv(t 1 )·Ni(t 1 )/K. However, K is counter 15
is the full-scale value of The value thus obtained by the rate multiplier 16 is integrated by the subsequent counter 17 to obtain the so-called power amount at time t1 . Signals ev and ei at times t 2 , . . . are also processed in the same order.

なお、本発明は上記実施例に限定されることな
く種々の変形実施が可能である。例えば上記実施
例では単相電力量計について述べたが、時分割処
理を基本とする他の多相電力量計にも適用できる
ものである。
Note that the present invention is not limited to the above-mentioned embodiments, and various modifications can be made. For example, in the above embodiment, a single-phase watt-hour meter has been described, but it can also be applied to other multi-phase watt-hour meters based on time-sharing processing.

以上、詳記したように本発明の電力量計によれ
ば、その大部分をデイジタル的に信号処理し、全
体の回路構成を簡単に実現することができ、しか
も乗算部分にアナログ的構成を採らないので、ア
ナログ的誤差を全く生じない非常に高精度の電力
量計を実現できる。
As described in detail above, according to the electricity meter of the present invention, most of the signals are digitally processed, the entire circuit configuration can be easily realized, and the multiplication part does not have an analog configuration. Therefore, it is possible to realize an extremely high-precision watt-hour meter that does not produce analog errors at all.

また第1のカウンタ15に電圧信号を、レート
マルチプレクサ16に電流信号を第2のスイツチ
Sbを介して入力し、電圧信号に応じて変化する
第1のカウンタ15の出力をレートマルチプレク
サ16の入力設定として使用したことにより、レ
ートマルチプレクサ16の出力に電圧信号および
電流信号の積を得ることができる。したがつて分
周回路として従来使用されていたレートマルチプ
レクサの入力設定を電圧信号によつて可変してい
るので、電力瞬時値の測定のためのデイジタル乗
算回路が回路の部品点数を少なくして得ることが
でき、アナログ的構成のものに比べてノイズに強
い回路を得ることができる。
In addition, a voltage signal is sent to the first counter 15 and a current signal is sent to the rate multiplexer 16.
By using the output of the first counter 15, which is input via Sb and changes according to the voltage signal, as the input setting of the rate multiplexer 16, the product of the voltage signal and the current signal is obtained at the output of the rate multiplexer 16. Can be done. Therefore, since the input settings of the rate multiplexer conventionally used as a frequency divider circuit are varied by a voltage signal, a digital multiplication circuit for measuring instantaneous power values can be obtained with a reduced number of circuit components. This makes it possible to obtain a circuit that is more resistant to noise than analog configurations.

また、本発明によれば、時分割処理を行なうA
−Dコンバータの入力側に、同時刻に複数の信号
ev,eiを記憶する回路と、この記憶内容をある期
間ごとに交互にA−Dコンバータに供給する信号
選択用スイツチを設けたので、同一時刻の瞬時値
の電力量を正確に測定することができる。しか
も、同一時刻の信号ev,eiを用いて交互にA−D
変換を行なうので、位相調整等が不要となり、こ
れによつて位相ずれによる誤差を除去することが
できるばかりでなく、高速化したA−Dコンバー
タを使用しなくとも実施することが可能となる。
Further, according to the present invention, A
- Multiple signals at the same time on the input side of the D converter
A circuit that stores ev and ei and a signal selection switch that alternately supplies the stored contents to the A-D converter every certain period are provided, so it is possible to accurately measure the instantaneous value of electric energy at the same time. can. Moreover, using the signals ev and ei at the same time, A-D is applied alternately.
Since conversion is performed, there is no need for phase adjustment, etc., which not only makes it possible to eliminate errors due to phase shifts, but also allows implementation without using a high-speed AD converter.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は電子式電力量計の基本構成を示すブロ
ツク図、第2図は第1図に示す電力量計のA−D
変換時間のずれを説明する図、第3図はA−D変
換に伴なう位相ずれの補正を説明する図、第4図
は本発明に係る電力量計の一実施例を説明する構
成図、第5図は第4図に示す電力量計の動作を説
明するタイミングチヤート図、第6図は信号ev,
eiのサンプリング状態を示す図である。 Sv,Si……充電制御用スイツチ、CHv,CHi
……コンデンサ、Sva,Sia……信号選択スイツ
チ、Sb……ロジツクスイツチ、13……シーケ
ンスロジツク、14……A−Dコンバータ、1
5,17……カウンタ、16……レートマルチプ
ライヤ。
Figure 1 is a block diagram showing the basic configuration of an electronic watt-hour meter, and Figure 2 is an A-D diagram of the watt-hour meter shown in Figure 1.
FIG. 3 is a diagram illustrating the correction of the phase shift accompanying A-D conversion. FIG. 4 is a configuration diagram illustrating an embodiment of the watt-hour meter according to the present invention. , FIG. 5 is a timing chart explaining the operation of the watt-hour meter shown in FIG. 4, and FIG. 6 shows the signals ev,
FIG. 3 is a diagram showing a sampling state of ei. Sv, Si...Charging control switch, CHv, CHi
... Capacitor, Sva, Sia ... Signal selection switch, Sb ... Logic switch, 13 ... Sequence logic, 14 ... A-D converter, 1
5, 17...Counter, 16...Rate multiplier.

Claims (1)

【特許請求の範囲】[Claims] 1 負荷電圧に比例した信号evと消費電流に比
例した信号eiとをパルス数に変換した後演算処理
を行なつて電力量を得る電力量計において、負荷
電圧に比例した信号evと消費電流に比例した信
号eiとを単位時間ごとの同一時刻にサンプリング
して記憶する複数のサンプリング回路と、これら
の回路に記憶された両信号ev,eiを交互に時分割
に走査する第1のスイツチと、これらの信号ev,
eiを交互にパルス数に変換するA−Dコンバータ
と、前記信号evのA−D変換されたパルス数を、
前記第1のスイツチと連動して切替えられる第2
のスイツチを通して計数する第1のカウンタと、
前記信号evのA−D変換されたパルス数が並列
的に設定され、前記信号eiのA−D変換されたパ
ルス数が前記第2のスイツチを経て導入されると
瞬時乗算したパルス数を出力するレートマルチプ
ライヤと、このレートマルチプライヤの出力パル
スの計数積算を行なう第2のカウンタとを備えた
ことを特徴とする電力量計。
1 In a watt-hour meter that obtains the amount of electricity by converting the signal ev proportional to the load voltage and the signal ei proportional to the consumed current into the number of pulses and then performing arithmetic processing, the signal ev proportional to the load voltage and the signal ei proportional to the consumed current are a plurality of sampling circuits that sample and store the proportional signal ei at the same time every unit time; a first switch that alternately scans both the signals ev and ei stored in these circuits in a time-sharing manner; These signals ev,
An A-D converter that alternately converts ei into a number of pulses, and an A-D converted pulse number of the signal ev,
A second switch that is switched in conjunction with the first switch.
a first counter that counts through a switch;
The number of A-D converted pulses of the signal ev is set in parallel, and when the number of A-D converted pulses of the signal ei is introduced through the second switch, the number of instantaneously multiplied pulses is output. 1. A power meter comprising: a rate multiplier; and a second counter, which counts and integrates output pulses of the rate multiplier.
JP11702077A 1977-09-29 1977-09-29 Watt meter Granted JPS5450370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11702077A JPS5450370A (en) 1977-09-29 1977-09-29 Watt meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11702077A JPS5450370A (en) 1977-09-29 1977-09-29 Watt meter

Publications (2)

Publication Number Publication Date
JPS5450370A JPS5450370A (en) 1979-04-20
JPS6314304B2 true JPS6314304B2 (en) 1988-03-30

Family

ID=14701447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11702077A Granted JPS5450370A (en) 1977-09-29 1977-09-29 Watt meter

Country Status (1)

Country Link
JP (1) JPS5450370A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5262068A (en) * 1975-11-17 1977-05-23 Toshiba Corp Electronic watthour meter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5262068A (en) * 1975-11-17 1977-05-23 Toshiba Corp Electronic watthour meter

Also Published As

Publication number Publication date
JPS5450370A (en) 1979-04-20

Similar Documents

Publication Publication Date Title
US6239589B1 (en) Method and device for compensating for angle errors when measuring electrical power
EP0104999B1 (en) Gain switching device with reduced error for watt meter
EP0308924B1 (en) Multiplier and watt-hour meter
JPS5821921A (en) Analog-to-digital converter
US5373292A (en) Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time
JPS6314304B2 (en)
JPH0455273B2 (en)
JPH05333067A (en) Electronic watt-hour meter
JPS62185174A (en) Electronic type watthour meter
JP3271323B2 (en) Time measurement circuit
KR0158633B1 (en) Voltage frequency measurement circuit of operation frequency
US9088294B2 (en) Apparatus and method for the characterization of analog-to-digital converters
JPH06101948B2 (en) Time information detector
JP2896401B2 (en) Broadband power meter
SU838598A1 (en) Universal digital integrating voltmeter
JP2974129B2 (en) Signal spectrum measurement device
JP3287434B2 (en) Integrated power meter
SU550763A1 (en) Integrating Digital Voltmeter
SU1728857A2 (en) Multichannel measuring device
SU805199A1 (en) Vlf digital phase-frequency meter
JPH034139B2 (en)
SU1707557A1 (en) Power-to-frequency digital multiphase converter
SU1198436A1 (en) Infralow frequency voltage meter
SU1675785A1 (en) Average current direction meter
JPH04212073A (en) Sampling type wattmeter