JPS6313227B2 - - Google Patents

Info

Publication number
JPS6313227B2
JPS6313227B2 JP54112876A JP11287679A JPS6313227B2 JP S6313227 B2 JPS6313227 B2 JP S6313227B2 JP 54112876 A JP54112876 A JP 54112876A JP 11287679 A JP11287679 A JP 11287679A JP S6313227 B2 JPS6313227 B2 JP S6313227B2
Authority
JP
Japan
Prior art keywords
line
circuit
length
recognition device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54112876A
Other languages
Japanese (ja)
Other versions
JPS5638683A (en
Inventor
Shigeru Kakumoto
Shigeru Shimada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11287679A priority Critical patent/JPS5638683A/en
Priority to US06/181,774 priority patent/US4428077A/en
Publication of JPS5638683A publication Critical patent/JPS5638683A/en
Publication of JPS6313227B2 publication Critical patent/JPS6313227B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Description

【発明の詳細な説明】 本発明は、図面等のパターンを認識するパター
ン認識装置において、パターン中に含まれる線の
種類を判別する線種判別方法に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a line type discrimination method for determining the types of lines included in a pattern in a pattern recognition apparatus for recognizing patterns in drawings and the like.

一般に、設計図面などにおいては、実線、破
線、鎖線等のように線の種類を変えることによつ
て線の意味を与えているが、このような実線、破
線、鎖線等の複数線種で描かれた図面の線情報を
計算機に入力する場合、各線の経路とともに線種
を認識する必要がある。
Generally, in design drawings, the meaning of a line is given by changing the line type such as a solid line, a broken line, or a chain line. When inputting line information from drawn drawings into a computer, it is necessary to recognize the line type as well as the route of each line.

従来、図面の計算機入力のためにデイジタイザ
等を用い、人手によつて、線の端点、屈折点等の
特徴点を選択的に抽出して、登録するものが知ら
れているが、非常に操作が面倒であり、かつ、長
時間を要する。
Conventionally, it has been known to use a digitizer or the like to manually input drawings into a computer, selectively extracting and registering feature points such as end points of lines and refraction points, but this method is extremely difficult to operate. is troublesome and takes a long time.

本発明は、自動的に実線、破線、鎖線等の線種
の判別を行なえるようにしたパターン認識装置に
おける線種判別方法を提供するものである。
The present invention provides a line type discrimination method in a pattern recognition device that can automatically discriminate line types such as solid lines, broken lines, and chain lines.

このような目的を達成するために、本発明で
は、線を構成する線セグメントのそれぞれの長さ
または線セグメント間の間隔を計測し、線セグメ
ントの長さまたは間隔毎の出現頻度の分布を調
べ、その分布状態によつて線種を判別するように
したことに特徴がある。
In order to achieve such an objective, the present invention measures the length of each line segment or the interval between line segments constituting a line, and examines the distribution of appearance frequency for each line segment length or interval. , is characterized in that the line type is determined based on its distribution state.

第1図は、本発明に係るパターン認識装置の一
実施例の構成を示すもので、1は認識すべき図
面、2はテレビジヨンカメラ等の光電変換装置、
3は画像メモリ、4は実線経路認識装置、5は特
徴点メモリ、6は破線経路認識装置、7は結合情
報格納メモリ、8は本発明による線種判別装置を
示す。
FIG. 1 shows the configuration of an embodiment of a pattern recognition device according to the present invention, in which 1 is a drawing to be recognized, 2 is a photoelectric conversion device such as a television camera,
3 is an image memory, 4 is a solid line route recognition device, 5 is a feature point memory, 6 is a broken line route recognition device, 7 is a joint information storage memory, and 8 is a line type discrimination device according to the present invention.

また、線種判別装置において、81は線長計測
回路、82はヒストグラム作成回路、83は正規
化回路、84はヒストグラム格納メモリ、85は
線種決定回路を示す。
In the line type discrimination device, 81 is a line length measurement circuit, 82 is a histogram creation circuit, 83 is a normalization circuit, 84 is a histogram storage memory, and 85 is a line type determination circuit.

このような構成において、第2図に詳細に示す
ような図面1を読み取る場合について説明する。
In such a configuration, a case where drawing 1 as shown in detail in FIG. 2 is read will be described.

このような図面1を光電変換装置2により光電
変換し、その結果を画像メモリ3に格納する。次
に、実線経路認識装置4としては、コンピユータ
などのプログラムとして実現することも可能であ
る。いずれの場合でも本認識装置4は、画像メモ
リ3と特徴点格納メモリ5に接続され、画像メモ
リを参照、解析して、線を構成する各線セグメン
トの端点、屈曲点および構成点数などを求め、特
徴点格メモリ5に格納する。この解析方法につい
ては、種々の方式がとられているが、最も一般的
な方法は、画像データに細線化処理を施こし、線
の芯線画像を求め、方向コード化する手法であ
る。本出願においては、この解析の方法としてい
かなる手法を用いても良い。しかし、ここで、実
線経路認識装置4では、複数線種の線が描かれて
いる場合には、すべて実線として処理される。例
えば、第2図に示すような線セグメントl1〜lk
認識する場合、それらの構成点数をn1〜nkとした
時、特徴点格納メモリ5には第3図に示すような
データが格納される。なお、実線経路認識装置4
は、光学、文字読取装置等で用いられている線抽
出手段を導入することにより容易に実現できる。
Such a drawing 1 is subjected to photoelectric conversion by a photoelectric conversion device 2, and the result is stored in an image memory 3. Next, the solid line route recognition device 4 can also be realized as a program on a computer or the like. In either case, the recognition device 4 is connected to the image memory 3 and feature point storage memory 5, refers to and analyzes the image memory, and determines the end points, bending points, number of constituent points, etc. of each line segment that makes up the line, It is stored in the feature score memory 5. Various methods have been used for this analysis, but the most common method is to perform thinning processing on the image data, obtain a skeleton image of the line, and convert it into a direction code. In this application, any method may be used for this analysis. However, in the solid line route recognition device 4, if lines of multiple line types are drawn, they are all processed as solid lines. For example, when recognizing line segments l 1 to l k as shown in FIG. 2, and assuming that the number of constituent points thereof is n 1 to n k , the feature point storage memory 5 stores data as shown in FIG. 3. is stored. In addition, the solid line route recognition device 4
This can be easily realized by introducing line extraction means used in optical, character reading devices, etc.

次に、破線経路認識装置6では、特徴点格納メ
モリ5に格納されたデータを順次読み出し、線が
破線、鎖線からなる場合に、それらを構成する線
セグメントの接続を行なう。具体的には、まず、
特徴点格納メモリ5から所定の線セグメントの情
報を読み出し、そのセグメントの端点を探索基点
とし、続いて読み出される線セグメントの端点が
探索基点から所定距離内にあり、かつ、両セグメ
ントのなす角が一定以内であるかどうかなどの条
件を調べ、それらの条件を満たす線セグメントを
接続可能候補として結線情報格納メモリ7に格納
する一方、特徴点格納メモリ5から読み出された
線セグメントが接続可能であることを示す信号を
線種判別装置8に送る。
Next, the broken line route recognition device 6 sequentially reads out the data stored in the feature point storage memory 5, and when the line consists of a broken line or a chain line, connects the line segments that make up these lines. Specifically, first,
Information on a predetermined line segment is read from the feature point storage memory 5, and the end point of the segment is set as a search base point, and the end point of the subsequently read line segment is within a predetermined distance from the search base point, and the angle formed by both segments is Conditions such as whether the values are within a certain range are checked, and line segments that meet these conditions are stored as connectable candidates in the connection information storage memory 7, while line segments read from the feature point storage memory 5 are connectable candidates. A signal indicating that there is a line is sent to the line type discrimination device 8.

このように、メモリ5から読み出された線セグ
メントが接続可能候補であれば、前述探索基点と
接続される点とは異なる他の端点を探索基点とし
て設定し、次に読み出された線セグメントとの関
係を前述したようにして調べて行く。このように
して、メモリ5のすべての線セグメントについて
上述した動作を繰り返すことにより、破線、鎖線
等の1つの線における線セグメントの接続を行な
い、その線を実線として表現して経路を求めその
端点、屈曲点の情報を求める。さらに次の線の経
路を求めるためには、所定の線セグメントの端点
を探索基点として同様な動作を行なえばよい。な
お、破線経路認識装置6は汎用のマイクロコンピ
ユータに、メモリ5,7線種判別装置8を接続す
ることによつて容易に実現できる。ここで、線種
判別装置8は、管線経路認識装置6からはレジス
タ群と見なせるため、その接続にも特別な対応は
不要である。
In this way, if the line segment read from the memory 5 is a connectable candidate, another end point different from the point connected to the search base point is set as the search base point, and the next read line segment is set as the search base point. We will investigate the relationship as described above. In this way, by repeating the above-mentioned operation for all line segments in the memory 5, line segments are connected in one line such as a broken line or a chain line, and the line is expressed as a solid line to find a route and its end point. , find information about the bending point. In order to further find the next line route, a similar operation can be performed using the end point of a predetermined line segment as a search base. The broken line route recognition device 6 can be easily realized by connecting the memories 5, 7 and the line type discrimination device 8 to a general-purpose microcomputer. Here, since the line type discrimination device 8 can be regarded as a register group from the pipeline route recognition device 6, no special measures are required for its connection.

一方、線種判別装置8は、本発明に従つて、実
線、破線、鎖線等の線種を判別するための装置で
特徴点格納メモリ5に格納されている線セグメン
トの情報を破線経路認識装置6に入力する度に、
線種判別装置8にも入力し、その情報と、認識装
置6から送られる接続情報とを基に、対応する線
の種類を判定し、その結果を、認識装置6で得ら
れる端点、屈曲点情報とともに、結線情報格納メ
モリ7に格納する。それによつて、メモリ7には
第4図に示すようなデータが格納される。但し
T1〜T3は線種、L1〜L4は線を示す。
On the other hand, according to the present invention, the line type discrimination device 8 is a device for discriminating line types such as solid lines, broken lines, chain lines, etc. Every time you enter 6,
The information is also input to the line type discrimination device 8, and based on that information and the connection information sent from the recognition device 6, the type of the corresponding line is determined, and the result is used as the end point and bending point obtained by the recognition device 6. It is stored in the connection information storage memory 7 together with the information. As a result, data as shown in FIG. 4 is stored in the memory 7. however
T 1 to T 3 indicate line types, and L 1 to L 4 indicate lines.

以下、線種判別装置8の具体的動作につき説明
する。
The specific operation of the line type discrimination device 8 will be explained below.

線長計測回路81では、メモリ5から読み出さ
れる各線セグメントの端点および屈曲点情報によ
り、各線セグメントの線長を求め、その結果をヒ
ストグラム作成回路82に入力する。このヒスト
グラム作成回路82では、対応する線セグメント
が接続可能かどうかを示す接続情報が認識装置6
から入つた時、計測回路81からの線長を取り込
み、その線長の出現頻度を求めるためのデータと
する。同様に、次々と読み取られる線セグメント
について線長を求め、接続情報によりその情報を
作成回路82に取り込み、それぞれの線長の出現
頻度をヒストグラムとして作成し、その結果をメ
モリ84に格納する。
The line length measurement circuit 81 calculates the line length of each line segment based on the end point and bending point information of each line segment read from the memory 5 and inputs the result to the histogram creation circuit 82 . In this histogram creation circuit 82, connection information indicating whether or not corresponding line segments can be connected is transmitted to the recognition device 6.
When the line length is entered from the measuring circuit 81, the line length is taken in from the measuring circuit 81 and used as data for determining the appearance frequency of that line length. Similarly, line lengths are determined for line segments read one after another, the information is taken into the creation circuit 82 based on the connection information, the appearance frequency of each line length is created as a histogram, and the result is stored in the memory 84.

一方、正規化回路83では、認識装置6から送
られてくる接続情報の数を計数し、その計数値に
より、メモリ84に格納されているヒストグラム
の正規化を行なう。それによつて、各線長のセグ
メントが現われる割合を百分率として表わすこと
ができる。
On the other hand, the normalization circuit 83 counts the number of connection information sent from the recognition device 6, and normalizes the histogram stored in the memory 84 based on the counted value. Thereby, the rate at which segments of each line length appear can be expressed as a percentage.

第5図は、このようにして求めたヒストグラム
の例を示すもので、aは破線、bは一点鎖線、c
は二点鎖線、dは実線の場合を示している。な
お、第5図dでは、所定長さ以上の線長を一定値
として扱つている。
Figure 5 shows an example of a histogram obtained in this way, where a is a broken line, b is a dashed line, and c is a dashed line.
indicates the case of a chain double-dashed line and d indicates a solid line. In addition, in FIG. 5d, a line length longer than a predetermined length is treated as a constant value.

図から解るように、破線および実線の場合は単
蜂性を表わしており、その内、破線は短い線長部
分に分布し、実線は、長い線長部分に分布してい
る。また、一点鎖線の場合は、同じ高さを有する
双峰性を表わしており、二点鎖線の場合は、短い
線長の線分数が長い線分の2倍となつた双峰性を
表わしている。
As can be seen from the figure, the dashed lines and solid lines represent monophonicity, with the dashed lines being distributed in the shorter line length portions, and the solid lines being distributed in the longer line length portions. In addition, in the case of a dashed-dotted line, it represents bimodality with the same height, and in the case of a dashed-double line, it represents bimodality in which the number of line segments with a short line length is twice as many as the number of long line segments. There is.

したがつて、ヒストグラムの峰の数、その位置
およびその高さを調べれば、どの線種であるかが
決定される。このような決定を各線の経路の認識
毎に線種決定回路85において行ない、その結果
を結線情報格納メモリ7に格納する。
Therefore, by examining the number of peaks in the histogram, their positions, and their heights, the line type can be determined. Such determination is performed in the line type determination circuit 85 each time the route of each line is recognized, and the result is stored in the connection information storage memory 7.

第6図〜第8図は第1図の線種判別装置8中の
各回路の具体的構成の一例を示すもので、第6図
は線長計測回路81の構成、第7図はヒストグラ
ム作成回路82、正規化回路83の構成、第8図
は線種決定回路85の構成を示す。
6 to 8 show an example of a specific configuration of each circuit in the line type discrimination device 8 shown in FIG. 1. FIG. 6 shows the configuration of the line length measuring circuit 81, and FIG. The configuration of the circuit 82 and the normalization circuit 83, and FIG. 8 shows the configuration of the line type determination circuit 85.

第6図において、11,12および13,14
はそれぞれ特徴点格納メモリから読み出された線
セグメントの端点または屈曲点のxおよびy座標
の入力端子で、入力端子11および13には、あ
る端点または屈曲点の座標x1およびy座標y1が入
力され、入力端子12および14には、次の端点
または屈曲点のx座標xi+1およびy座標yi+1が入
力される。15は線セグメントの構成点数nを入
力する入力端子、16はメモリ・リード・ストロ
ーブの入力端子、17および18は減算回路、1
9および20は乗算回路、21および23は加算
回路、22は平方根計算回路24および25はラ
ツチ回路、26は減算カウンタ、27は零判別回
路、28および29は遅延回路、30〜32はア
ンドゲート、33はフリツプフロツプを示す。
In Figure 6, 11, 12 and 13, 14
are input terminals for the x and y coordinates of an end point or bending point of a line segment read from the feature point storage memory, respectively, and input terminals 11 and 13 contain the coordinate x 1 and y coordinate y 1 of a certain end point or bending point. is input, and the x coordinate x i+1 and y coordinate y i+1 of the next end point or bending point are input to the input terminals 12 and 14. 15 is an input terminal for inputting the number n of constituent points of a line segment; 16 is an input terminal for a memory read strobe; 17 and 18 are subtraction circuits;
9 and 20 are multiplication circuits, 21 and 23 are addition circuits, 22 is a square root calculation circuit 24 and 25 are latch circuits, 26 is a subtraction counter, 27 is a zero discrimination circuit, 28 and 29 are delay circuits, 30 to 32 are AND gates , 33 indicate flip-flops.

このような構成において、入力端子16へ入力
されるようなメモリ・リード・ストローブによ
り、メモリ5から、まず、構成点数nと1つ目の
端点のx座標x1およびy座標y1とを読み出し、そ
れぞれ入力端子15,11および13に入力す
る。この内、構成点数nはカウンタ26に入力さ
れるので、零判別回路27ではカウンタ26の内
容が零でないことを示す信号をアンドゲート30
に入力する。一定時間たつと、遅延回路28から
信号が出て、アンドゲート30が開かれ、それに
よつてカウンタ26の内容が1だけ減算されると
ともに、フリツプフロツプ33がセツトされる
が、このフリツプフロツプ33からセツト信号が
出る前に、遅延回路28の出力であるストローブ
信号はなくなつているので、アンドゲート32は
開かれない。次のメモリ・リード・ストローブが
入力端子16から入ると、線セグメントの次の端
点または屈曲点のxおよびy座標xi+1およびyi+1
が入力端子12および14に供給される。それに
よつて、減算回路17,18、乗算回路19,2
0、加算回路21、平方根計算回路22の働きに
より、 √(i+1−)2+(i+1−)2 が求められる。
In such a configuration, first, the number n of constituent points and the x coordinate x 1 and y coordinate y 1 of the first end point are read from the memory 5 by a memory read strobe input to the input terminal 16. , are input to input terminals 15, 11 and 13, respectively. Of these, the number n of constituent points is input to the counter 26, so the zero determination circuit 27 sends a signal indicating that the content of the counter 26 is not zero to the AND gate 30.
Enter. After a certain period of time, a signal is output from the delay circuit 28 to open the AND gate 30, thereby decrementing the contents of the counter 26 by 1 and setting the flip-flop 33. Since the strobe signal, which is the output of the delay circuit 28, is gone before the output of the AND gate 32 is not opened. When the next memory read strobe enters from input terminal 16, the x and y coordinates x i+1 and y i+ 1 of the next endpoint or bend point of the line segment
is supplied to input terminals 12 and 14. Thereby, subtraction circuits 17, 18, multiplication circuits 19, 2
0, the addition circuit 21 and the square root calculation circuit 22 function to obtain √( i+1 −) 2 +( i+1 −) 2 .

一方、メモリ・リード・ストローブの遅延出力
がアンドゲート30から出力されるが、この時、
フリツプフロツプ33はセツト状態にあるので、
アンドゲート32が開かれ、計算回路22の出力
が加算回路23を通してラツチ回路24に入力さ
れる。
On the other hand, the delayed output of the memory read strobe is output from the AND gate 30, but at this time,
Since the flip-flop 33 is in the set state,
AND gate 32 is opened and the output of calculation circuit 22 is inputted to latch circuit 24 through adder circuit 23.

さらに次のストローブが入ると、次の端点また
は屈曲点の座標が入力端子11,13に入力さ
れ、同様な計算機がなされるが、この時加算回路
23にはラツチ回路24の出力が入力されている
ので、それらの加算結果が、アンドゲート30か
らのセツト信号でラツチ回路24に入力される。
このような動作を繰り返すことによつて、ラツチ
回路24には次のような線長LNが得られる。
When the next strobe is input, the coordinates of the next end point or bending point are input to the input terminals 11 and 13, and a similar calculation is performed, but at this time, the output of the latch circuit 24 is input to the adder circuit 23. Therefore, the result of their addition is input to the latch circuit 24 by the set signal from the AND gate 30.
By repeating such operations, the following line length L N is obtained in the latch circuit 24.

LNo-1i=1 √(i+1−)2+(i+1−)2 そして、カウンタ26の内容が零になると、そ
れによつてアンドゲート31に信号が出て、次の
ストローブにより、ラツチ回路24の内容をラツ
チ回路25に移し、一定時間後、遅延回路29の
出力でラツチ回路24をリセツトする。
L N = o-1i=1 √( i+1 −) 2 + ( i+1 −) 2 Then, when the content of the counter 26 becomes zero, a signal is output to the AND gate 31, and the next The strobe causes the contents of the latch circuit 24 to be transferred to the latch circuit 25, and after a certain period of time, the latch circuit 24 is reset by the output of the delay circuit 29.

このようにして、ラツチ回路には対応する線セ
グメントの線長LNが格納される。
In this way, the line length L N of the corresponding line segment is stored in the latch circuit.

次に第7図において、41は第1図の破線経路
認識装置6からの対応する線セグメントの接続情
報を入力する入力端子、42は第6図のラツチ回
路25からの線長データ入力端子、43はカウン
タ、44はデコーダ、45〜47はアンドゲー
ト、48〜50はカウンタ、51〜53は演算回
路を示す。
Next, in FIG. 7, 41 is an input terminal for inputting the connection information of the corresponding line segment from the broken line route recognition device 6 of FIG. 1, 42 is a line length data input terminal from the latch circuit 25 of FIG. 43 is a counter, 44 is a decoder, 45 to 47 are AND gates, 48 to 50 are counters, and 51 to 53 are arithmetic circuits.

このような構成において、第6図のラツチ回路
25からの線長データをデコーダ44に入力し
て、線長毎の信号を発生し、アンドゲート45〜
47に入力するが、この時、入力端子41から対
応する線セグメントの接続可能を示す接続情報が
入力されていると、それらのアンドゲートが開か
れ、特定の線長に対応するカウンター48〜50
の計数が行なわれる。このような動作を各線セグ
メント毎に繰り返すことにより、カウンタ48〜
50には、対応する線長の出現頻度を現わすデー
タC1〜Ckが得られる。これが、格納メモリ84
に格納される。
In such a configuration, line length data from the latch circuit 25 in FIG. 6 is input to the decoder 44 to generate a signal for each line length, and the AND gates 45 to
47, but at this time, if connection information indicating that the corresponding line segment can be connected is input from the input terminal 41, those AND gates are opened, and the counters 48 to 50 corresponding to the specific line length are input.
are counted. By repeating this operation for each line segment, the counters 48 to 48
50, data C 1 to C k representing the appearance frequency of the corresponding line length is obtained. This is the storage memory 84
is stored in

一方、カウンタ43では接続情報の数、すなわ
ち、線を構成する線セグメントの数をカウントす
る。
On the other hand, the counter 43 counts the number of connection information, that is, the number of line segments forming a line.

1つの線の経路認識が終ると、図示されていな
い制御信号により、演算回路51〜53が動作さ
れ、メモリ84からの接続線セグメントの数の情
報CTと、カウンタ48〜50の出力C1〜Ckと、
一定値S、例えば100とを入力し、次の演算を行
なう。
When the route recognition of one line is completed, the arithmetic circuits 51 to 53 are operated by a control signal (not shown), and the information CT of the number of connection line segments from the memory 84 and the outputs C 1 to C of the counters 48 to 50 are operated. C k and
Input a constant value S, for example 100, and perform the following calculation.

Hi=Cj×S/CT このようにして求められたH1〜Hkは正規化さ
れたヒストグラムの各線長における出現頻度を表
わしていることになる。これらの情報は格納メモ
リ84に格納される。
Hi=Cj×S/CT H 1 to H k thus obtained represent the frequency of appearance at each line length of the normalized histogram. This information is stored in storage memory 84.

第8図において、61〜64は閾値回路、6
5,66はリード・オンリ・メモリ(ROM)、
67,68は出力端子である。なお、閾値回路6
1,62はある閾値V1を有し、63,64はVt
を有している。
In FIG. 8, 61 to 64 are threshold circuits;
5 and 66 are read-only memory (ROM),
67 and 68 are output terminals. Note that the threshold circuit 6
1, 62 have a certain threshold value V 1 and 63, 64 have a certain threshold value V t
have.

このような構成において、図示されない上記制
御信号により正規化回路から送られる線長毎の出
現頻度H1〜Hkを格納メモリ84から読み出し複
数の閾値V1〜〜Vtでレベル比較し、その結果の
出力信号H11〜Hk1,T1t〜HktをROM65,66
にアドレスとして入力し、ROMの出力を出力端
子67,68から線種コードTとして出力し、第
1図の結線情報メモリ7に格納する。
In such a configuration, the appearance frequencies H 1 to H k for each line length sent from the normalization circuit by the control signal (not shown) are read out from the storage memory 84 and compared in level with a plurality of threshold values V 1 to V t . The resulting output signals H 11 ~ H k1 , T 1t ~ H kt are sent to the ROM65, 66.
The output of the ROM is output as a line type code T from output terminals 67 and 68, and stored in the connection information memory 7 shown in FIG.

なお、図のように複数のROMの代りに1つの
ROMを使用してもよい。
Note that instead of multiple ROMs as shown in the figure, one
You may also use ROM.

上述した実施例では、線セグメントの線長を求
め、その線長に対応する出現頻度を表わすヒスト
グラムを作成したが、線セグメント間の白領域の
長さすなわちセグメント間隔に対応する出現頻度
を表わすヒストグラムを作成するようにしてもよ
い。その場合は、第6図の入力端子11〜14に
2つの線セグメントの対向する端点の情報を入力
し、同様な演算を行なうことにより、所望のヒス
トグラムが得られ、線セグメント間の間隔の違い
によつて線種を異ならせるような場合に有効であ
る。
In the above-described embodiment, the line length of a line segment is determined and a histogram representing the appearance frequency corresponding to the line length is created. You may also create one. In that case, the desired histogram can be obtained by inputting the information of the opposite end points of the two line segments to the input terminals 11 to 14 in FIG. This is effective when the line type is different depending on the line type.

なお、上述した例に限らず、本発明は種々の実
施例、変形が考えられることは言うまでもない。
It goes without saying that the present invention is not limited to the above-mentioned example, and that various embodiments and modifications can be considered.

以上述べたように、本発明によれば、簡単な構
成で、自動的に線種を判別することができる。
As described above, according to the present invention, line types can be automatically determined with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るパターン認識装置の全体
構成図、第2図〜第5図は第1図の動作を説明す
るための説明図、第6図〜第8図は第1図の主要
部の具体的構成の一例を示す図である。 1…図面、6…破線経路認識装置、8…線種判
別装置。
Fig. 1 is an overall configuration diagram of a pattern recognition device according to the present invention, Figs. 2 to 5 are explanatory diagrams for explaining the operation of Fig. 1, and Figs. 6 to 8 are main parts of Fig. 1. FIG. 3 is a diagram showing an example of a specific configuration of the section. 1...Drawing, 6...Dotted line route recognition device, 8...Line type discrimination device.

Claims (1)

【特許請求の範囲】 1 複数線種で描かれたパターンを認識する認識
装置において、線を構成する各線セグメントの長
さ、または線を構成する2つの線セグメント間の
間隔を求め、これらの値から、各線における上記
長さまたは間隔の出現頻度の分布を調べ、その分
布状態により線種を判別するようにしたことを特
徴とするパターン認識装置における線種判別方
法。 2 複数線種で描かれたパターンを認識する認識
装置において、線を構成する各線セグメントの長
さを計測し、該計測値により、線セグメントの長
さ毎の出現頻度を表わすヒストグラムを作成し、
該スヒトグラムを正規化し、正規化されたヒスト
グラムにより線種を判別するようにしたことを特
徴とするパターン認識装置における線種判別方
法。
[Claims] 1. In a recognition device that recognizes a pattern drawn with multiple line types, the length of each line segment constituting a line or the interval between two line segments constituting a line is determined, and these values are calculated. A method for determining a line type in a pattern recognition device, characterized in that the frequency distribution of the length or interval in each line is examined, and the line type is determined based on the distribution state. 2. In a recognition device that recognizes a pattern drawn with multiple line types, measure the length of each line segment that makes up the line, and use the measured values to create a histogram representing the frequency of appearance of each line segment length,
A method for determining a line type in a pattern recognition device, characterized in that the histogram is normalized, and the line type is determined based on the normalized histogram.
JP11287679A 1979-09-03 1979-09-05 Discriminating method of type of line in pattern recognizer Granted JPS5638683A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11287679A JPS5638683A (en) 1979-09-05 1979-09-05 Discriminating method of type of line in pattern recognizer
US06/181,774 US4428077A (en) 1979-09-03 1980-08-27 Line recognition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11287679A JPS5638683A (en) 1979-09-05 1979-09-05 Discriminating method of type of line in pattern recognizer

Publications (2)

Publication Number Publication Date
JPS5638683A JPS5638683A (en) 1981-04-13
JPS6313227B2 true JPS6313227B2 (en) 1988-03-24

Family

ID=14597736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11287679A Granted JPS5638683A (en) 1979-09-03 1979-09-05 Discriminating method of type of line in pattern recognizer

Country Status (1)

Country Link
JP (1) JPS5638683A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139892A (en) * 1984-12-12 1986-06-27 Toshiba Corp Vector conversion system for linear graphic
JPS61175880A (en) * 1985-01-31 1986-08-07 Matsushita Electric Ind Co Ltd Broken line extracting device
JP2633552B2 (en) * 1987-03-20 1997-07-23 キヤノン株式会社 Image processing method
JP2813600B2 (en) * 1990-02-28 1998-10-22 富士ファコム制御株式会社 Tabular document reader

Also Published As

Publication number Publication date
JPS5638683A (en) 1981-04-13

Similar Documents

Publication Publication Date Title
Kanungo et al. A methodology for quantitative performance evaluation of detection algorithms
KR890002581B1 (en) Complex pattern recognition method and system
US4428077A (en) Line recognition method
JPS60204086A (en) Object discriminating device
CN109508676A (en) A kind of Machine Vision Detection algorithm of logical circuitry information extraction
KR940009992B1 (en) Pattern recognition system
US20220310051A1 (en) Rhythm Point Detection Method and Apparatus and Electronic Device
JPH02238588A (en) Recognizing device
JPS6313227B2 (en)
CN109213322B (en) Method and system for gesture recognition in virtual reality
JPS6315383A (en) Pattern collating device
JPS5924471B2 (en) Line recognition method in pattern recognition device
KR102007791B1 (en) Number recognition method and apparatus based on hierarchical analysis of edge property
KR960001753B1 (en) Directionally characteristic recognition system by binary image
JP2851865B2 (en) Character recognition device
JP3466903B2 (en) How to create a multi-template dictionary for character recognition
JP2832035B2 (en) Character recognition device
JP2988697B2 (en) Figure recognition method
CN118097722A (en) Fingerprint fusion method, warehousing method, electronic equipment and readable storage medium
JPS5922178A (en) Pattern recognition device
JPH0518153B2 (en)
JPS5824974A (en) Simple diagram recognition circuit
JPH0765176A (en) Shape discriminating device
Hord Automatic Target Detection On The Connection Machine
JPH06203211A (en) Character feature amount extracting device and character recognizing device