JPS63126936U - - Google Patents
Info
- Publication number
- JPS63126936U JPS63126936U JP1794587U JP1794587U JPS63126936U JP S63126936 U JPS63126936 U JP S63126936U JP 1794587 U JP1794587 U JP 1794587U JP 1794587 U JP1794587 U JP 1794587U JP S63126936 U JPS63126936 U JP S63126936U
- Authority
- JP
- Japan
- Prior art keywords
- memory section
- predetermined area
- program
- stored
- stack memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
Description
第1図は本考案の一実施例の要部の回路図、第
2図はプログラムメモリ部2の構成図である。 1……制御部、2……プログラムメモリ部、3
……スタツクメモリ、3A……スタツクエリア、
3B……固定データエリア、4A……プログラム
カウンタ、5……スタツクポインタ。
2図はプログラムメモリ部2の構成図である。 1……制御部、2……プログラムメモリ部、3
……スタツクメモリ、3A……スタツクエリア、
3B……固定データエリア、4A……プログラム
カウンタ、5……スタツクポインタ。
Claims (1)
- プログラムメモリ部およびスタツクメモリ部を
備え、上記プログラムメモリ部に記憶したプログ
ラムのサブルーチン実行に際し、リターンアドレ
スを上記スタツクメモリに記憶させる小型電子機
器において、上記スタツクメモリの所定エリアを
ROMで構成し、この所定エリアに上記プログラ
ムメモリ部の特定アドレスを固定的に記憶してお
くと共に、上記スタツクメモリのうち上記所定エ
リアよりもアドレスが小さいエリアをRAMで構
成し、上記リターンアドレスを記憶させることを
特徴とする小型電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1794587U JPS63126936U (ja) | 1987-02-10 | 1987-02-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1794587U JPS63126936U (ja) | 1987-02-10 | 1987-02-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63126936U true JPS63126936U (ja) | 1988-08-19 |
Family
ID=30811170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1794587U Pending JPS63126936U (ja) | 1987-02-10 | 1987-02-10 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63126936U (ja) |
-
1987
- 1987-02-10 JP JP1794587U patent/JPS63126936U/ja active Pending