JPS63122381A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPS63122381A
JPS63122381A JP61268354A JP26835486A JPS63122381A JP S63122381 A JPS63122381 A JP S63122381A JP 61268354 A JP61268354 A JP 61268354A JP 26835486 A JP26835486 A JP 26835486A JP S63122381 A JPS63122381 A JP S63122381A
Authority
JP
Japan
Prior art keywords
data
image data
circuit
threshold
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61268354A
Other languages
Japanese (ja)
Inventor
Masami Takeuchi
竹内 政美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61268354A priority Critical patent/JPS63122381A/en
Publication of JPS63122381A publication Critical patent/JPS63122381A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE:To obtain stable binarized picture data in a real time even when the quantity of light of an object is changed by sequentially adding with the weight of one picture element to a screen to which digital picture data is set by an average circuit to obtain a threshold. CONSTITUTION:The digital picture data D1 is inputted to an average circuit 3, sequentially added with the weight of one picture element to one screen to obtain average value data. Thereafter, digital threshold data D3 obtained by adding offset data D5 from an offset adjusting circuit 5 to the average value data obtaining in the average circuit 3 is outputted to a D/A converting circuit 6 to obtain threshold data D6. A comparison circuit 7 analog picture D2 according to a raster scanning from a camera 2 with said analog threshold data D6 to output the binarized picture data D7. Thereby, a threshold at the time of binarizing has a linear relation to the quantity of light of the picture and the stable binarized picture data can be obtained in a real time even when the quantity of light of the object is changed.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、濃淡画像から対象物と背景とを分離するため
に画像データの二値化を行なう画像処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an image processing device that binarizes image data in order to separate an object and a background from a grayscale image.

(従来の技術) この種の画像処理装置において、カメラからの画像デー
タの二値化を行なう際のしきい値を決定する方法の例と
して、画像の光変化を検出するCdS等からなる受光素
子を設け、この受光素子からの受光電圧信号に基づいて
しきい値を得る所謂ハードウェア処理のもの、或は、カ
メラがら°の画像データを一旦フレームメモリに記憶さ
せ、この画像データに基づいて、制御回路たるCP U
 l:より、弔均輝度値を算出してこれをしきい値とす
る、若しくは、ヒストグラムを作成してこれがらしきい
値を決定する所謂ソフトウェア処理のものが供されてい
る。
(Prior Art) In this type of image processing device, as an example of a method for determining a threshold value when binarizing image data from a camera, a light receiving element made of CdS or the like that detects light changes in an image is used. A so-called hardware processing method is provided to obtain a threshold value based on the light-receiving voltage signal from the light-receiving element, or image data from the camera is temporarily stored in a frame memory, and based on this image data, CPU as control circuit
1: So-called software processing is provided in which an average brightness value is calculated and used as a threshold value, or a histogram is created and a threshold value is determined from this.

(発明が解決しようとする問題点) ところが、前者のハードウェア処理のものでは、受光素
子からの受光電圧信号がカメラからの入光量を直接反映
させていないため、その受光電圧信号に基づくしきい値
はカメラからの一画面分の光歇に対してリニアな関係を
存しておらず、対象物のコントラストが小さく且つ一画
面分の光量が変化する場合、安定的な二値化画像データ
を得ることができないという欠点がある。また、後者の
ソフトウェア処理のものでは、画像データを一旦フレー
ムメモリに記憶させ、それからその記憶されたデータを
読み出してしきい値を決定するので時間を要し、リアル
タイム応答性に欠けるという問題がある。
(Problem to be Solved by the Invention) However, in the former hardware processing method, since the light receiving voltage signal from the light receiving element does not directly reflect the amount of light incident from the camera, the threshold value is determined based on the light receiving voltage signal. The value does not have a linear relationship with the light beam for one screen from the camera, and if the contrast of the object is small and the amount of light for one screen changes, it is difficult to obtain stable binary image data. The disadvantage is that it cannot be obtained. In addition, the latter software processing method requires time to store the image data in the frame memory and then reads out the stored data to determine the threshold value, which has the problem of lacking real-time responsiveness. .

そこで、本発明のL1的は、二値化する場合のしきい値
が画像の光量に対してリニアな関係を有し、対象物の光
量が変化しても安定した二値化画像データをリアルタイ
ムに得ることができる画像処理装置を提供するにある。
Therefore, the L1 feature of the present invention is that the threshold value for binarization has a linear relationship with the light amount of the image, and stable binary image data can be generated in real time even if the light amount of the object changes. The purpose of the present invention is to provide an image processing device that can be used to obtain images.

[発明の搭成コ (問題点を解決するための手段) 本発明の画像処理装置は、カメラからラスタ走査により
出力されたアナログ画像データを多階調のデジタル画像
データに変換するA/D変換回路を設けると共に、前記
デジタル画像データを設定された画面分に対する一画素
の重みで順次加算してしきい値を出力する平均回路を設
け、更に、前記カメラからの次のラスタ走査によるアナ
ログ画像データと前記平均回路から導かれてD/A変換
されたしきい値データとを比較して二値化画像データを
出力する比較回路を設け、この比較回路から出力された
二値化画像データを順次記憶するメモリを設けたところ
に特徴を有する。
[Main features of the invention (Means for solving the problems) The image processing device of the present invention is an A/D conversion device that converts analog image data output from a camera by raster scanning into multi-tone digital image data. In addition to providing a circuit, an averaging circuit is provided that sequentially adds the digital image data with a weight of one pixel for a set screen and outputs a threshold value, and further adds analog image data by the next raster scan from the camera. A comparison circuit is provided which compares the threshold data derived from the averaging circuit and D/A converted and outputs binary image data, and sequentially outputs the binary image data output from the comparison circuit. It is characterized by the provision of a memory for storing data.

(作用) 平均回路によりデジタル画像データを設定された画面分
に対する一画素の重みで順次加算してしきい値を得る。
(Operation) A threshold value is obtained by sequentially adding digital image data using an averaging circuit with a weight of one pixel for a set screen.

従って、このしきい値はカメラからの一画面分の光量に
対してリニアな関係ををすることから、安定した二値化
画像データを得ることができる。また、平均回路はデジ
タル画像データを+11に順次加算するだけであるから
、ソフトウェア処理とは異なりしきい値を算出する時間
を短縮できて二値化をリアルタイムで行なうことができ
る。
Therefore, since this threshold value has a linear relationship with the amount of light for one screen from the camera, stable binary image data can be obtained. Further, since the averaging circuit only sequentially adds digital image data to +11, unlike software processing, the time for calculating the threshold value can be shortened and binarization can be performed in real time.

(実施例) 以下、本発明の一実施例につき図面を参照しながら説明
する。
(Example) An example of the present invention will be described below with reference to the drawings.

第1図において、1はA/D変換回路で、これはカメラ
2からラスタ走査により出力されたアナログ画像データ
D2を人力してこれをA/D変換して多階調のデジタル
画像データDIを出力するようになっている。3は平均
回路で、これはパスライン4を介して上記デジタル画像
データDIが与えられるようになっており、このデータ
D1を設定された画面例えば一画面分に対する一画素の
重みで、例えば一画面が256X256ドツトの場合に
は1/65,536の重みで順次加算するようになって
いる。例えば一画面が前述したように256X256ド
ツトの場合、平均回路3を例えば24ビツトの加算回路
で構成し、デジタル画像データD1を一画素8ビットの
データとして平均回路3で一画面分のデータを順次加算
すると、上記平均回路3の上位8ビット分のデータがそ
の一画面分の画素の平均値データとなるものである。
In FIG. 1, 1 is an A/D conversion circuit, which manually converts analog image data D2 outputted by raster scanning from camera 2 into A/D to generate multi-gradation digital image data DI. It is designed to be output. Reference numeral 3 denotes an averaging circuit to which the digital image data DI is applied via the pass line 4, and this data D1 is applied to a set screen, for example, with the weight of one pixel for one screen, for example, one screen. When is 256×256 dots, the dots are sequentially added with a weight of 1/65,536. For example, if one screen is 256 x 256 dots as described above, the averaging circuit 3 is configured with, for example, a 24-bit addition circuit, and the averaging circuit 3 sequentially processes the data for one screen by using the digital image data D1 as 8-bit data per pixel. When added, the data for the upper 8 bits of the averaging circuit 3 becomes the average value data of the pixels for one screen.

また、5はオフセット調整回路で、これは、所定のオフ
セット値を示すデジタル信号からなるオフセットデータ
D、を出力して平均回路3に与えるようになっている。
Further, 5 is an offset adjustment circuit which outputs offset data D consisting of a digital signal indicating a predetermined offset value and supplies it to the averaging circuit 3.

即ち、認識する対象物の明るさ及び面積が背景に比べて
夫々明るく及び小さい場合のように最適なしきい値が平
均回路3で得られる平均値データよりも高くなる場合に
は、両値の差分は一画面全体の明るさが変化しても一定
であることから、最適しきい値が得られるように所定の
オフセラ!・値を示すオフセットデータDSを平均回路
3に与えてその平均値データに加算(逆の場合には減算
)するようになっている。従って、平均回路3は、得ら
れた平均値データにオフセットデータD5を加算したデ
ータをデジタルしきい値データD3として出力する。6
はD/A変換回路で、これは平均回路3のデジタルしき
い値データD3を受けてこれをD/A変換してアナログ
しきい値データD8として出力する。
That is, when the optimal threshold value is higher than the average value data obtained by the averaging circuit 3, such as when the brightness and area of the object to be recognized are brighter and smaller than the background, respectively, the difference between the two values is Since it remains constant even if the brightness of the entire screen changes, a predetermined off-set value is set to obtain the optimal threshold value. - Offset data DS indicating the value is given to the averaging circuit 3 and added to the average value data (or subtracted in the opposite case). Therefore, the averaging circuit 3 outputs data obtained by adding the offset data D5 to the obtained average value data as digital threshold data D3. 6
is a D/A conversion circuit which receives the digital threshold data D3 from the averaging circuit 3, converts it into a D/A, and outputs it as analog threshold data D8.

7は比較回路で、これは、前記カメラ2からの次のラス
タ走査によるアナログ画像データD2及びD/A変換回
路6からのアナログしきい値データD6を人力して、こ
れらを比較して例えばD2≧D6のときrlJ 、D2
 <Daのとき「0」からなる二値化画像データD7を
出力するようになっている。8はメモリ例えばフレーム
メモリで、これは前記パスライン4を介して上記比較回
路7からの二値化画像データD7を人力してこれを順次
記憶するようになっている。9は制御回路たる例えばC
PUで、これはフレームメモリ8に記憶された二値化画
像データDτをパスライン4を介して表示装置たるCR
Tディスプレイ10に与えて表示させるようになってい
る。また、CPU9は、平均回路3における加算の開始
及び終了の各タイミング、並びに比較回路7からフレー
ムメモリ8ヘニ値化画像データD、を記憶させるタイミ
ング等の各制御も行なうように構成されている。
Reference numeral 7 denotes a comparison circuit, which manually inputs the analog image data D2 obtained by the next raster scan from the camera 2 and the analog threshold data D6 from the D/A conversion circuit 6, compares them, and calculates, for example, D2. When ≧D6, rlJ, D2
When <Da, binary image data D7 consisting of "0" is output. Reference numeral 8 denotes a memory, for example a frame memory, which manually receives the binarized image data D7 from the comparator circuit 7 via the pass line 4 and sequentially stores it. 9 is a control circuit, for example C
PU, which transmits the binarized image data Dτ stored in the frame memory 8 to the CR, which is a display device, via a pass line 4.
The information is applied to the T display 10 for display. Further, the CPU 9 is configured to perform various controls such as the timing of starting and ending the addition in the averaging circuit 3, and the timing of storing the henivalued image data D from the comparison circuit 7 into the frame memory 8.

尚、カメラ2とCRTディスプレイ10間には、カメラ
2からのアナログ画像データD2を、二値化処理するこ
となく、データライン11を介してCRTディスプレイ
10に直接与えて表示する操作モードも設定されている
Note that an operation mode is also set between the camera 2 and the CRT display 10 in which the analog image data D2 from the camera 2 is directly applied to the CRT display 10 via the data line 11 and displayed without being subjected to binarization processing. ing.

次に上記構成の作用について述べる。Next, the operation of the above configuration will be described.

カメラ2からラスタ走査により出力されたアナログ画像
データD2がA/D変換回路lによって多階調のデジタ
ル画像データD1に変換される。
Analog image data D2 outputted from the camera 2 by raster scanning is converted into multi-gradation digital image data D1 by an A/D conversion circuit 1.

このデジタル画像データD1が平均回路3に入力されて
一画面分に対する一画素の重みで(1/65.536の
重みで)順次加算され、平均値データが得られる。その
後、平均回路3で得られた平日値データにオフセット調
整回路5からの所定のオフセット値を示すオフセットデ
ータD5が加算されたデジタルしきい値データD3がD
/A変換回路6に出力され、D/A変換されてアナログ
しきい値データD6が得られる。ここで、D/A変換は
VD帰線時間内で行われるようにCPU9が平均回路3
の出力を制御する。そして、比較回路7は、カメラ2か
らの次のラスタ走査によるアナログ画像データD2と上
記アナログしきい値データDBとを比較して二値化画像
データD7を出力する。二〇二値化画像データD7がフ
レームメモリ8に順次記憶された後、CPU9によりフ
レームメモリ8内に記憶された二値化画像データD7が
CRTディスプレイ10に表示される。
This digital image data D1 is input to the averaging circuit 3 and is sequentially added with a weight of one pixel for one screen (with a weight of 1/65.536) to obtain average value data. Thereafter, digital threshold data D3 is obtained by adding offset data D5 indicating a predetermined offset value from the offset adjustment circuit 5 to the weekday value data obtained by the averaging circuit 3.
The signal is outputted to the /A conversion circuit 6 and subjected to D/A conversion to obtain analog threshold data D6. Here, the CPU 9 operates the average circuit 3 so that the D/A conversion is performed within the VD retrace time.
control the output of Then, the comparison circuit 7 compares the analog image data D2 obtained by the next raster scan from the camera 2 with the analog threshold data DB, and outputs binary image data D7. 20 After the binarized image data D7 is sequentially stored in the frame memory 8, the binarized image data D7 stored in the frame memory 8 is displayed on the CRT display 10 by the CPU 9.

上記実施例の測定結果が第2図に示されている。The measurement results of the above example are shown in FIG.

即ち、第2図(a)は画像全体が暗い場合の各画素の輝
度値分布ヒストグラムであり、同図中−点鎖線がしきい
値(平均輝度値+オフセット値)を示している。また、
第2図(b)は画像全体が明るい場合の各画素の輝度値
分布ヒストグラムであり、同図中−点鎖線がしきい値(
平均輝度値+オフセット値)を示している。従って、第
2図(a)、(b)から明らかなように、本実施例によ
るしきい値は背景と対象物とを二値化するための最適値
である。
That is, FIG. 2(a) is a luminance value distribution histogram of each pixel when the entire image is dark, and the dashed-dotted line in the figure indicates the threshold value (average luminance value+offset value). Also,
Figure 2(b) is a luminance value distribution histogram of each pixel when the entire image is bright, and the dashed-dot line in the figure is the threshold value (
average brightness value + offset value). Therefore, as is clear from FIGS. 2(a) and 2(b), the threshold value according to this embodiment is the optimum value for binarizing the background and the object.

このような構成の本実施例によれば、平均回路3により
アナログ画像データD2を一画面分に対する一画素の重
みで順次加算して、デジタルしきい値データD3を得る
ようにしたので、従来のハードウェア処理とは異なりデ
ジタルしきい値データD3が画像の明るさに対してリニ
アな関係ををするようになり、光量の変化する対象物で
あっても安定した二値化画像データを得ることができる
According to this embodiment having such a configuration, the averaging circuit 3 sequentially adds the analog image data D2 with the weight of one pixel for one screen to obtain the digital threshold data D3, which is different from the conventional method. Unlike hardware processing, the digital threshold data D3 has a linear relationship with the brightness of the image, making it possible to obtain stable binary image data even for objects whose light intensity changes. I can do it.

しかも、デジタルしきい値データD3を平均回路3から
得るようにしているので、従来のソフトウェア処理とは
異なりリアルタイム(VD二同周期で二値化を行なうこ
とができる。
Moreover, since the digital threshold data D3 is obtained from the averaging circuit 3, unlike conventional software processing, binarization can be performed in real time (VD and VD at the same period).

尚、第2図(C)に示すように、コントラストが少ない
場合即ち背景及び対象物の各光量が同じような程度の場
合には、背景の面積(画素数)と対象物の面積との間に
大きな差があると、二値化が困無である。このような場
合には、画面を二分割或は四分割して、その設定された
画面たる分割画面毎に上記実施例の如き平均回路を設け
ると共に分割画面毎に夫々のしきい値で二値化を行なう
ようにすると、良好な二値化画像を得ることができる。
As shown in Figure 2 (C), when the contrast is low, that is, when the amount of light on the background and the object is similar, the difference between the area of the background (number of pixels) and the area of the object is If there is a large difference in the values, it is difficult to binarize. In such a case, the screen is divided into two or four, and an averaging circuit like the one in the above embodiment is provided for each divided screen, and a binary value is calculated at each threshold value for each divided screen. By performing the conversion, a good binarized image can be obtained.

[発明の効果] 本発明は以上の説明から明らかなように、デジタル画像
データを設定された画面分に対する一画素の重みで順次
加算する平均回路を設けると共に、カメラからの次のラ
スタ走査によるアナログ画像データと前記平均回路から
導かれてD/A変換されたしきい値データとを比較して
二値化画像データを出力する比較回路を設け、この比較
回路から出力された二値化画像データをメモリに順次記
憶させるように構成したので、二値化する場合のしきい
値が画像の光量に対してリニアな関係を自°し、対象物
の光量が変化しても安定したこ値化画像データをリアル
タイムに得ることができるという優れた効果を奏する。
[Effects of the Invention] As is clear from the above description, the present invention includes an averaging circuit that sequentially adds digital image data with a weight of one pixel for a set screen, and also adds an averaging circuit that sequentially adds digital image data with a weight of one pixel for a set screen, and A comparison circuit is provided that compares the image data with the D/A-converted threshold data derived from the averaging circuit and outputs binary image data, and the binary image data output from the comparison circuit is provided. Since the configuration is such that the values are sequentially stored in the memory, the threshold value for binarization has a linear relationship with the light intensity of the image, and stable binarization is possible even if the light intensity of the object changes. This has the excellent effect of being able to obtain image data in real time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す全体のブロック図、第
2図(a)及び(b)は夫々同実施例の異なる状態にお
ける輝度値分布ヒストグラムを示す特性図であり、第2
図(c)は本発明の他の実施例における輝度値分布ヒス
トグラムを示す特性図である。 図面中、1はA/D変換回路、2はカメラ、3は平均回
路、7は比較回路、8はフレームメモリ(メモリ)、9
はCPU (制御回路)、10はCRTディプレイ(表
示装置)を示す。 第 1 図
FIG. 1 is an overall block diagram showing one embodiment of the present invention, and FIGS. 2(a) and (b) are characteristic diagrams showing luminance value distribution histograms in different states of the same embodiment, respectively.
Figure (c) is a characteristic diagram showing a brightness value distribution histogram in another embodiment of the present invention. In the drawing, 1 is an A/D conversion circuit, 2 is a camera, 3 is an average circuit, 7 is a comparison circuit, 8 is a frame memory (memory), 9
10 indicates a CPU (control circuit), and 10 indicates a CRT display (display device). Figure 1

Claims (1)

【特許請求の範囲】[Claims] 1、カメラからラスタ走査により出力されたアナログ画
像データを多階調のデジタル画像データに変換するA/
D変換回路と、前記デジタル画像データを設定された画
面分に対する一画素の重みで順次加算してしきい値デー
タを出力する平均回路と、前記カメラからの次のラスタ
走査によるアナログ画像データと前記平均回路から導か
れてD/A変換されたしきい値データとを比較して二値
化画像データを出力する比較回路と、この比較回路から
出力された二値化画像データを順次記憶するメモリとを
具備してなる画像処理装置。
1. A/A that converts analog image data output by raster scanning from a camera into multi-tone digital image data.
a D conversion circuit; an averaging circuit that sequentially adds the digital image data with a weight of one pixel for a set screen portion and outputs threshold data; A comparison circuit that outputs binary image data by comparing the D/A-converted threshold data derived from the averaging circuit, and a memory that sequentially stores the binary image data output from this comparison circuit. An image processing device comprising:
JP61268354A 1986-11-11 1986-11-11 Picture processor Pending JPS63122381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61268354A JPS63122381A (en) 1986-11-11 1986-11-11 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61268354A JPS63122381A (en) 1986-11-11 1986-11-11 Picture processor

Publications (1)

Publication Number Publication Date
JPS63122381A true JPS63122381A (en) 1988-05-26

Family

ID=17457363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61268354A Pending JPS63122381A (en) 1986-11-11 1986-11-11 Picture processor

Country Status (1)

Country Link
JP (1) JPS63122381A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02108478U (en) * 1989-02-15 1990-08-29
EP0389124A2 (en) * 1989-03-21 1990-09-26 Hughes Aircraft Company Adaptive thresholding technique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553777A (en) * 1978-10-14 1980-04-19 Mitsubishi Electric Corp Picture processor
JPS59175280A (en) * 1983-03-24 1984-10-04 Matsushita Electric Ind Co Ltd Device for binary-coding video signal
JPS6080368A (en) * 1983-10-11 1985-05-08 Ricoh Co Ltd Binary coding device of picture signal
JPS61222377A (en) * 1985-03-28 1986-10-02 Toshiba Corp Binary-coded circuit of picture image

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553777A (en) * 1978-10-14 1980-04-19 Mitsubishi Electric Corp Picture processor
JPS59175280A (en) * 1983-03-24 1984-10-04 Matsushita Electric Ind Co Ltd Device for binary-coding video signal
JPS6080368A (en) * 1983-10-11 1985-05-08 Ricoh Co Ltd Binary coding device of picture signal
JPS61222377A (en) * 1985-03-28 1986-10-02 Toshiba Corp Binary-coded circuit of picture image

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02108478U (en) * 1989-02-15 1990-08-29
EP0389124A2 (en) * 1989-03-21 1990-09-26 Hughes Aircraft Company Adaptive thresholding technique

Similar Documents

Publication Publication Date Title
JPH04296163A (en) Automatic picture/character separating apparatus for image information and method thereof
JPH08317250A (en) Dynamic picture control circuit
KR100484163B1 (en) Method and apparatus for improvement of digital image quality
US4639781A (en) Dynamic gain adjuster for an image scanner
JPH041866A (en) Method and device for image processing
JPS63122381A (en) Picture processor
JP2001045303A (en) Image thresholding method
JP3215509B2 (en) Contrast determination circuit for TV doorphone
KR100646865B1 (en) Method for revising shading data and scanning device using the same
JP2527482B2 (en) Image processing device
JP2023008183A (en) Imaging apparatus, control method, program, and storage medium
JPS6145690A (en) Processor of binary picture
JPH0117311B2 (en)
JPS61177018A (en) Method of compensating binary code threshold
JP3476605B2 (en) Image processing device
JPH0559547U (en) Image target detection device
JPH09330418A (en) Binarizing converter
JPH08265565A (en) Method and device for shading correction
JPS63308471A (en) Picture signal binarization device
KR19990052966A (en) Adaptive Simple Binarization Image Processing Method
JP2005142951A (en) Image reader and image evaluation program
JPS62296687A (en) Image processor
JPH02245981A (en) Color picture processor
JPH03286381A (en) Image binarization threshold calculator
JPS6346579A (en) Image processor