JPS63119349A - Four-phase psk modulator - Google Patents

Four-phase psk modulator

Info

Publication number
JPS63119349A
JPS63119349A JP26367286A JP26367286A JPS63119349A JP S63119349 A JPS63119349 A JP S63119349A JP 26367286 A JP26367286 A JP 26367286A JP 26367286 A JP26367286 A JP 26367286A JP S63119349 A JPS63119349 A JP S63119349A
Authority
JP
Japan
Prior art keywords
carrier signal
circuit
output
signal
analog multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26367286A
Other languages
Japanese (ja)
Inventor
Takashi Matsuura
貴志 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26367286A priority Critical patent/JPS63119349A/en
Publication of JPS63119349A publication Critical patent/JPS63119349A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PURPOSE:To eliminate a need of harmonic eliminating low-pass filters and obtain four-phase PSK (phase shift keying) signals whose phase arrangement is not changed and error rate characteristic is good, by providing a distortion correcting circuit to obtain the output which can correct the distortion of an analog multiplier. CONSTITUTION:A distortion correcting circuit 12 consists of an attenuating circuit 15 which attenuates a prescribed carrier signal from a carrier signal generating circuit 5 up to a prescribed level, an analog multiplier 16 which has the same input/output characteristic as an analog multiplier 6 and multiplies the output of a DC voltage generating circuit 17 and that of the attenuating circuit 15, and a differential amplifier 18 which subtracts the output of the analog multiplier 16 from the carrier signal to output a correction carrier signal. A distortion correcting circuit 13 is constituted similarly. Since outputs are obtained which can correct distortions of analog multipliers 6 and 8, harmonic components are eliminated from outputs of analog multipliers 6 and 8 and harmonic eliminating low-pass filters are unnecessary, thereby obtaining four- phase PSK signals whose phase arrangement is not changed and error rate characteristic is good.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、4相ピー・エス・ケイ変調器に係わり、特に
放送用副チヤンネル変調などに用いる4相ピー・エス・
ケイ変調器に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a four-phase PSK modulator, and in particular to a four-phase PSK modulator used for subchannel modulation for broadcasting.
Regarding Kay modulators.

〔従来の技術〕[Conventional technology]

従来、この種の放送用副チヤンネル変調に用いる4相ピ
ー・エス・ケイ(phase 5hift keyin
g;PSK)変調器は第3図に示すように、第1または
第2のディジタル信号ASBを入力する入力端子1およ
び2と、これら入力端子1および2に印加された第1お
よび第2のディジタル信号AおよびBの帯域を制限する
ローパスフィルタ3および4と、キャリア信号を送出す
るキャリア信号発生回路5と、ローパスフィルタ3の出
力とキャリア信号発生回路5の出力であるキャリア信号
とを乗算するアナログ乗算器6と、キャリア信号発生回
路5からのキャリア信号の位相を90度移相する90度
移相器7と、ローパスフィルタ4の出力と90度移相器
7の出力とを乗算するアナログ乗算器8と、アナログ乗
算器6とアナログ乗算器8の各出力を加算する加算回路
9と、4相PSK変調信号の高調波成分を除去するため
のローパスフィルタ10とから構成される。ローパスフ
ィルタ10を通過した信号は出力端子11から出力され
るようになっている。
Conventionally, 4-phase PSK (phase 5-hift keyin) was used for this type of sub-channel modulation for broadcasting.
g; PSK) As shown in FIG. 3, the modulator has input terminals 1 and 2 that input the first or second digital signal ASB, and the Low-pass filters 3 and 4 that limit the bands of digital signals A and B, a carrier signal generation circuit 5 that sends out a carrier signal, and the output of the low-pass filter 3 and the carrier signal that is the output of the carrier signal generation circuit 5 are multiplied. An analog multiplier 6, a 90 degree phase shifter 7 that shifts the phase of the carrier signal from the carrier signal generation circuit 5 by 90 degrees, and an analog multiplier that multiplies the output of the low-pass filter 4 and the output of the 90 degree phase shifter 7. It is comprised of a multiplier 8, an adder circuit 9 that adds the respective outputs of the analog multiplier 6 and the analog multiplier 8, and a low-pass filter 10 that removes harmonic components of the four-phase PSK modulated signal. The signal that has passed through the low-pass filter 10 is output from an output terminal 11.

いま、キャリア信号をCOS  ωtとすると、入力端
子1に印加された第1のディジタル信号Aはローパスフ
ィルタ3によって帯域制限された後アナログ乗算器6に
印加される。アナログ乗算器6の出力としては次式のP
+ 、 Poが得られる。
Now, assuming that the carrier signal is COS ωt, the first digital signal A applied to the input terminal 1 is band-limited by the low-pass filter 3 and then applied to the analog multiplier 6. The output of the analog multiplier 6 is P of the following equation.
+, Po is obtained.

(i)第1のディジタル信号Aが1のとき、PI =1
1CO8ωt =  COS ω t ・・・・・・ (1) (]ii第1のディジタル信号Aが−・lのときPo 
= −l −cos w t =  −COS  ω t ・・・・・・ (2) 同様にしてローパスフィルタ4によって帯域制限された
第2のディジタル信号Bは、90度移相器7によって移
相された(ここでは90度位相を遅らせる場合を例にと
る)キャリア信号とアナログ乗算器8にて乗算される。
(i) When the first digital signal A is 1, PI = 1
1CO8ωt = COS ωt (1) (]ii When the first digital signal A is −・l, Po
= −l −cos w t = −COS ω t (2) Similarly, the second digital signal B whose band is limited by the low-pass filter 4 is phase-shifted by the 90-degree phase shifter 7. (Here, we take a case where the phase is delayed by 90 degrees as an example) and is multiplied by the carrier signal in an analog multiplier 8.

アナログ乗算器8の出力としては次式のQl 、Qoが
得られる。
As the output of the analog multiplier 8, Ql and Qo of the following equations are obtained.

<i)第2のディジタル信号Bが1のとき=sin  
ω t ・・・・・・  (3) (ii )第2のディジクル信号Bが−1のとき=  
−5in  ω t ・・・・・・ (4) これらのアナログ乗算器6とアナログ乗算器8の各出力
は加算回路9により加算される。加算回路9の出力とし
ては次式のTSU、V、Wが得られる。ここでに=si
n rr / 4 =cos  rr / 4とする。
<i) When the second digital signal B is 1 = sin
ω t ...... (3) (ii) When the second digital signal B is -1 =
-5in ω t (4) The outputs of these analog multipliers 6 and 8 are added by an adder circuit 9. As outputs of the adder circuit 9, TSU, V, and W of the following equations are obtained. here = si
Let n rr / 4 = cos rr / 4.

(i)   T=PI  +Q。(i) T=PI+Q.

=cos  w  t  −5in  ω t・・・・
・・ (5〉 (11)    U = P 6  + Q 6= −
CO8(11t −5in  ωt・・・・・・  (
6) (i+i )   V = Po 十〇+= −cos
  ωt  +sin  ωt・・・・・・  (7) (iv)    W=P、+Q。
= cos w t -5in ω t...
・・・ (5〉 (11) U = P 6 + Q 6 = -
CO8(11t −5in ωt・・・・・・(
6) (i+i) V = Po 10+= -cos
ωt +sin ωt... (7) (iv) W=P, +Q.

=cos  ωt  +sin  ωt・・・・・・ 
 (8) このようにして、ダレイコード配置の4相PSK変調信
号を得ていた。
= cos ωt + sin ωt・・・・・・
(8) In this way, a four-phase PSK modulated signal with a Daley code arrangement was obtained.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の4相PSK変調器は、アナログ乗算器6
.8として波形歪を全く発生させない理想的なアナログ
乗算器を用いることにより実現できる。しかしながら、
実際のアナログ乗算器6.8においては、デバイス自身
の問題から人出力特性が非直線であり、周波数特性(周
波数対ゲイン特性)も平坦でない。このため入力信号、
特にキャリア信号が歪んで高調波成分を発生し、この高
調波成分と帯域制限されたディジタル信号とが乗算され
て4相PSK変調信号の高調波成分を発生することにな
る。
The conventional four-phase PSK modulator described above has an analog multiplier 6
.. This can be realized by using an ideal analog multiplier that does not generate any waveform distortion. however,
In the actual analog multiplier 6.8, the output characteristics are non-linear due to problems with the device itself, and the frequency characteristics (frequency vs. gain characteristics) are also not flat. Therefore, the input signal
In particular, the carrier signal is distorted to generate harmonic components, and the harmonic components are multiplied by the band-limited digital signal to generate harmonic components of the four-phase PSK modulated signal.

そこで従来の4相PSK変調器ではこの4相PSK変調
信号の高調波成分を除去するためのローパスフィルタ1
0が必要となる。従って、回路が複雑となり、またロー
パスフィルタ10の位相回転により4相PSK変調信号
の位相配置が変化し、誤り率特性が劣化するという欠点
がある。
Therefore, in the conventional 4-phase PSK modulator, a low-pass filter 1 is used to remove the harmonic components of the 4-phase PSK modulated signal.
0 is required. Therefore, the circuit becomes complicated, and the phase arrangement of the four-phase PSK modulated signal changes due to the phase rotation of the low-pass filter 10, resulting in deterioration of error rate characteristics.

そこで、本発明の目的は、回路が複雑とならずにすみ、
しかも位相配置が変化せず、誤り率特性が良好な4相P
SK信号を得ることができるようにした4相PSK変調
器を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to prevent the circuit from becoming complicated.
Moreover, the phase arrangement does not change and the error rate characteristics are good.
An object of the present invention is to provide a four-phase PSK modulator that can obtain an SK signal.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の4相PSK変調器は、■所定のキャリア信号を
発生させ出力するキャリア信号発生回路と、■このキャ
リア信号発生回路からの所定のキャリア信号を所定値ま
で減衰させる第1の減衰回路と、この第1の減衰回路か
らのキャリア信号と所定の直流電圧とを乗算する第1の
アナログ乗算器と、この第1のアナログ乗算器の出力を
前記した所定のキャリア信号から差し引き第1の補正キ
ャリア信号として出力する第1の差動増幅器とを有する
第1の歪補正回路と、■前記した所定のキャリア信号を
入力し、そのキャリア信号と90度位相の異なる信号を
送出する90度移相器と、■この90度移相器からの出
力信号を、所定値まで減衰させる第2の減衰回路と、こ
の第2の減衰回路の出力信号と所定の直流電圧とを乗算
する第2のアナログ乗算器と、この第2のアナログ乗算
器の出力を前記した90度移相器の出力信号から差し引
き第2の補正キャリア信号として出力する第2の差動増
幅器とを有する第2の歪補正回路と、■ローパスフィル
タで帯域制限された第1のディジタル信号と第1の歪補
正回路からの第1の補正キャリア信号とを乗算する第3
のアナログ乗算器と、■ローパスフィルタで帯域制限さ
れた第2のディジタル信号と第2の歪補正回路からの第
2の補正キャリア信号とを乗算する第4のアナログ乗算
器と、■これら第3および第4のアナログ乗算器の各出
力を加算する加算回路とを備えてなるものである。
The four-phase PSK modulator of the present invention includes: (1) a carrier signal generation circuit that generates and outputs a predetermined carrier signal; and (2) a first attenuation circuit that attenuates the predetermined carrier signal from this carrier signal generation circuit to a predetermined value. , a first analog multiplier that multiplies the carrier signal from the first attenuation circuit by a predetermined DC voltage, and a first correction by subtracting the output of the first analog multiplier from the predetermined carrier signal. a first distortion correction circuit having a first differential amplifier that outputs as a carrier signal; and (1) a 90-degree phase shift circuit that receives the above-mentioned predetermined carrier signal and sends out a signal that is 90 degrees different in phase from the carrier signal. a second attenuation circuit that attenuates the output signal from this 90-degree phase shifter to a predetermined value; and a second analog that multiplies the output signal of this second attenuation circuit by a predetermined DC voltage. a second distortion correction circuit having a multiplier and a second differential amplifier that subtracts the output of the second analog multiplier from the output signal of the 90-degree phase shifter and outputs it as a second correction carrier signal; and ■ a third signal that multiplies the first digital signal band-limited by the low-pass filter and the first corrected carrier signal from the first distortion correction circuit.
(1) a fourth analog multiplier that multiplies the second digital signal band-limited by the low-pass filter and the second corrected carrier signal from the second distortion correction circuit; (2) these third analog multipliers; and an addition circuit that adds each output of the fourth analog multiplier.

従って、加算回路の出力として高調波成分が除去されて
おり、加算回路の出力をローパスフィルタに通す必要が
なくなる。このため回路が複雑とならず、また高調波除
去用のローパスフィルタを用いないことにより、位相配
置が変化せず、誤り率特性が良好な4相PSK信号を得
ることができる。
Therefore, harmonic components are removed from the output of the adder circuit, and there is no need to pass the output of the adder circuit through a low-pass filter. Therefore, the circuit is not complicated, and by not using a low-pass filter for removing harmonics, it is possible to obtain a four-phase PSK signal with good error rate characteristics without changing the phase arrangement.

〔実施例〕〔Example〕

次に本発明の実施例について第1図および第2図を用い
て説明する。
Next, an embodiment of the present invention will be described using FIGS. 1 and 2.

第1図は、本発明による4相PSK変調器の一実施例を
示したもので、特に放送用副チヤンネル変調に用いる4
相PSK変調器の場合を例にとるものとする。なお同図
において、第3図と同一または相当部分には同符号を用
いている。
FIG. 1 shows an embodiment of a 4-phase PSK modulator according to the present invention, and is particularly used for broadcasting subchannel modulation.
Let us take the case of a phase PSK modulator as an example. In this figure, the same reference numerals are used for the same or corresponding parts as in FIG. 3.

この4相PSK変調器は、それぞれ入力端子1および2
に印加された第1のディジタル信号Aおよび第2のディ
ジタル信号Bの帯域を制限するローパスフィルタ3およ
び4と、所定のキャリア信号を発生させ送出するキャリ
ア信号発生口′t!!5と、キャリア信号発生回路5か
らの所定のキャリア信号の位相を90度移相する90度
移相器7と、キャリア信号発生回路5からの所定キャリ
ア信号が供給され第1の補正キャリア信号を送出する第
1の歪補正回路12と、90度移相器7の出力信号を入
力し第2の補正キャリア信号を送出する第2の歪補正回
路13と、ローパスフィルタ3で帯域制限された第1の
ディジタル信号Aと前記第1の補正キャリア信号とを乗
算する第3のアナログ乗算器としてのアナログ乗算器6
と、ローパスフィルタ4で帯域制限された第2のディジ
タル信号Bと前記した第2の補正キャリア信号とを乗算
する第4のアナログ乗算器としてのアナログ乗算器8と
、これらのアナログ乗算器6および8の各出力を加算す
る加算回路9とから構成される。
This four-phase PSK modulator has input terminals 1 and 2, respectively.
low-pass filters 3 and 4 that limit the bands of the first digital signal A and second digital signal B applied to the carrier signal generation port 't!' that generates and sends out a predetermined carrier signal. ! 5, a 90 degree phase shifter 7 which shifts the phase of a predetermined carrier signal from the carrier signal generation circuit 5 by 90 degrees, and a predetermined carrier signal from the carrier signal generation circuit 5 is supplied to generate a first corrected carrier signal. A first distortion correction circuit 12 that transmits a signal, a second distortion correction circuit 13 that inputs the output signal of the 90-degree phase shifter 7 and sends out a second correction carrier signal, and a an analog multiplier 6 as a third analog multiplier that multiplies the first digital signal A by the first corrected carrier signal;
, an analog multiplier 8 as a fourth analog multiplier that multiplies the second digital signal B band-limited by the low-pass filter 4 and the second corrected carrier signal, and these analog multipliers 6 and 8, and an adder circuit 9 for adding the respective outputs of 8.

ここで第1および第2の歪補正回路12および13は、
それぞれアナログ乗算器6および8の歪を補正するため
のものであり、これらの第1および第2の歪補正回路1
2および13はそれぞれここては第2図に示す如く構成
されている。
Here, the first and second distortion correction circuits 12 and 13 are
These first and second distortion correction circuits 1 are for correcting distortion of analog multipliers 6 and 8, respectively.
2 and 13 are each constructed as shown in FIG.

すなわち第1の歪補正回路12は、入力端子14を介し
て供給されるキャリア信号発生回路5からの所定のキャ
リア信号を所定のレベルまで減衰させる第1の減衰回路
15と、アナログ乗算器6と同一の入出力特性を有し、
直流電圧発生回路17の出力と第1の減衰回路15の出
力とを乗算する第1のアナログ乗算器16と、この第1
のアナログ乗算器16の出力を前記したキャリア信号か
ら差し引き第1の補正キャリア信号として出力端子19
より出力する第10差動増幅器18とから構成される。
That is, the first distortion correction circuit 12 includes a first attenuation circuit 15 that attenuates a predetermined carrier signal from the carrier signal generation circuit 5 supplied via the input terminal 14 to a predetermined level, and an analog multiplier 6. have the same input and output characteristics,
a first analog multiplier 16 that multiplies the output of the DC voltage generation circuit 17 and the output of the first attenuation circuit 15;
The output of the analog multiplier 16 is subtracted from the above carrier signal and output to the output terminal 19 as a first corrected carrier signal.
and a tenth differential amplifier 18 which outputs an output from the differential amplifier 18.

同様に第2の歪補正回路13は、入力端子14′を介し
て供給される90度移相器7からの出力信号を所定のレ
ベルまで減衰させる第2の減衰回路15′と、アナログ
乗算器8と同一の人出力特性を有し、直流電圧発生回路
17′の出力と第2の減衰回路15′の出力とを乗算す
る第2のアナログ乗算器16′と、この第2のアナログ
乗算器16′の出力を90度移相器7の出力信号から差
し引き第2の補正キャリア信号として出力端子19′よ
り出力する第2の差動増幅器18′とから構成される。
Similarly, the second distortion correction circuit 13 includes a second attenuation circuit 15' that attenuates the output signal from the 90-degree phase shifter 7 supplied via the input terminal 14' to a predetermined level, and an analog multiplier. a second analog multiplier 16' which has the same output characteristics as 8 and which multiplies the output of the DC voltage generation circuit 17' and the output of the second attenuation circuit 15'; and this second analog multiplier 16'. 16' from the output signal of the 90-degree phase shifter 7 and outputs it from the output terminal 19' as a second corrected carrier signal.

いま、キャリア信号発生回路5で発生されたキャリア信
号をXとすると、このキャリア信号Xは第1の歪補正回
路12の入力端子14に供給される。
Now, assuming that the carrier signal generated by the carrier signal generation circuit 5 is X, this carrier signal X is supplied to the input terminal 14 of the first distortion correction circuit 12.

入力端子14に印加されたキャリア信号Xは第1の差動
増幅器18の正入力端子に印加されると同時に第1の減
衰回路15に印加される。第1の減衰回路15によりキ
ャリア信号Xは1/kに減衰を受けた後、第1のアナロ
グ乗算器16に印加される。この第1のアナログ乗算器
16にて規定レベル、ここでは直流電圧発生回路17が
発生する単位電圧“1”と乗算され、第1のアナログ乗
算器16の非直線性から出力として次式〇を得る。
The carrier signal X applied to the input terminal 14 is applied to the positive input terminal of the first differential amplifier 18 and simultaneously applied to the first attenuation circuit 15 . After the carrier signal X is attenuated to 1/k by the first attenuation circuit 15, it is applied to the first analog multiplier 16. This first analog multiplier 16 multiplies by a specified level, in this case a unit voltage "1" generated by the DC voltage generating circuit 17, and from the non-linearity of the first analog multiplier 16, the following formula obtain.

但し、歪成分を説明の便宜上簡単化するため3次までと
している。
However, for the convenience of explanation, the distortion components are assumed to be up to the third order.

D= −a x+ b x” + c x’・・・・・
・(9) ここで、aSb、cはそれぞれ定数である。
D= -a x+ b x" + c x'...
-(9) Here, aSb and c are each constants.

この信号りは第1の差動増幅器18の負入力端子に印加
され、次式に示す出力X′が得られる。
This signal is applied to the negative input terminal of the first differential amplifier 18, and an output X' expressed by the following equation is obtained.

・・・・・・(10) いま、a=1とすると(10)式は次のようになる。・・・・・・(10) Now, if a=1, equation (10) becomes as follows.

・・・・・・(11) 以上のように第1の歪補正回路12によって得られた歪
補正のためのキャリア信号(第1の補正キャリア信号)
x′は、ローパスフィルタ3によって帯域制限された第
1のディジタル信号Aとアナログ乗算器6で乗算され、
出力として次式%式% (i)第1のディジタル信号Δが1のときP+  ’=
1 ・(x’+bx2+cx’  )bx2 +cx’ ・・・・・・(12) と、 P、  ’=cos  ωt ・・・・・・(13) (11)以下同様にして第1のディジタル信号Aが−1
のとき、 P、’=−1−(x’+bx2 +CX’  )= −
cos  ω t ・・・・・・(14) またキャリア信号発生回路5からの所定のキャリア信号
Xは90度移相器7によって90度移相され、(ここで
はたとえば90度位相を遅らされる場合を例にとる。)
第2の歪補正回路13の入力端子14′に印加される。
(11) Carrier signal for distortion correction obtained by the first distortion correction circuit 12 as described above (first correction carrier signal)
x′ is multiplied by the first digital signal A band-limited by the low-pass filter 3 and the analog multiplier 6;
As an output, the following formula % formula % (i) When the first digital signal Δ is 1, P+ '=
1 ・(x'+bx2+cx')bx2 +cx' (12) and P,'=cos ωt (13) (11) Similarly, the first digital signal A is is -1
When, P,'=-1-(x'+bx2 +CX')=-
cos ω t (14) Further, the predetermined carrier signal X from the carrier signal generation circuit 5 is phase-shifted by 90 degrees by the 90-degree phase shifter 7, (For example, take the case where
It is applied to the input terminal 14' of the second distortion correction circuit 13.

ここで、90度移相器7の出力をyとすると、 より、 である。Here, if the output of the 90 degree phase shifter 7 is y, then Than, It is.

従って第2の歪補正回路13は前述した第1の歪補正回
路12と同様に、出力として次式に示す歪補正のための
キャリア信号(第2の補正キャリア信号)y′が得られ
る。
Therefore, like the first distortion correction circuit 12 described above, the second distortion correction circuit 13 obtains as an output a carrier signal (second correction carrier signal) y' for distortion correction shown in the following equation.

・・・・・・(15) ここで、b′、C′は定数である。・・・・・・(15) Here, b' and C' are constants.

ローパスフィルタ4によって帯域制限された第2のディ
ジタル信号Bは、アナログ乗算器8にて第2の歪補正回
路13からの第2の補正キャリア信号y′と乗算され、
出力として次式のQI′、Qo  ’が得られる。
The second digital signal B band-limited by the low-pass filter 4 is multiplied by the second corrected carrier signal y′ from the second distortion correction circuit 13 in the analog multiplier 8.
QI' and Qo' of the following equations are obtained as outputs.

(i)第2のディジタル信号Bが1のとき、Q +’=
1・(y’+b’y2+c’y3 )=sin ωt 
       ・・・・・・(16)(ii )第2の
ディジタル信号Bが−1のとき、Q o””  1 ’
 (y’ 十”y’ +C”l3)=  −5in  
ω t ・・・・・・(17) これらのアナログ乗算器6および8の各出力は加算回路
9により加算され、出力として次に示すようなT′、U
′、y′、W′が得られる。ここで、L=sin  π
/ 4 =cos yr / 4とする。
(i) When the second digital signal B is 1, Q +'=
1・(y'+b'y2+c'y3)=sin ωt
......(16) (ii) When the second digital signal B is -1, Q o""1'
(y'10"y' + C"l3) = -5in
ω t (17) The respective outputs of these analog multipliers 6 and 8 are added by an adder circuit 9, and the outputs are T' and U as shown below.
', y', and W' are obtained. Here, L=sin π
/ 4 = cos yr / 4.

(i)T’=P、  ’+Q、  ’ =cos  ωt  −5in  ωt・・・・・・(
18) (ii)U’=P、  ’十Q、  ’=  −cos
  ωt  −5in  ωt・・・・・・(19) (iii) V ’ =Pa  ’ +Q+  ’= 
 −CO3(11t  +sin  w  t・・・・
・・(20) (IV )  W  ’ = P +  ’ + Q+
  ’=cos  6D t  +sin  w  t
・・・・・・ (21) すなわち、キャリア信号発生器5の出力である所定のキ
ャリア信号Xを X = 1 / (1−1/ k ) cos co 
tとすることにより上記のようにダレイコード配置の4
相PSK変調信号を得ることができる。
(i) T'=P, '+Q,' =cos ωt -5in ωt・・・・・・(
18) (ii) U'=P, '10Q,'=-cos
ωt -5in ωt...(19) (iii) V'=Pa'+Q+'=
-CO3(11t +sin w t...
...(20) (IV) W' = P + ' + Q+
'=cos 6D t +sin w t
(21) That is, the predetermined carrier signal X that is the output of the carrier signal generator 5 is expressed as X = 1 / (1-1/k) cos co
By setting t to 4 of the Daley code arrangement as above,
A phase PSK modulated signal can be obtained.

以上のように第2図に示すごとき構成の第1および第2
の歪補正回路12および13を設け、アナログ乗算器6
および8の歪を補正できる(相殺できる)出力をi尋る
ようにしたので、アナログ乗算器6および8の出力には
高調波成分が除去されている。従って加算回路9の出力
を更に従来のごとき高調波除去用のローパスフィルタに
通す必要がなくなり、このため回路が複雑とならないで
すむ。またこのように高調波除去用のローパスフィルタ
を用いなくてすむことにより位相配置が変化せず、誤り
率特性の良好な4相PSK信号を得ることができる。
As described above, the first and second
distortion correction circuits 12 and 13 are provided, and an analog multiplier 6
Since the outputs that can correct (cancel out) the distortions of analog multipliers 6 and 8 are set to i, harmonic components are removed from the outputs of analog multipliers 6 and 8. Therefore, there is no need to further pass the output of the adder circuit 9 through a conventional low-pass filter for removing harmonics, and therefore the circuit does not need to be complicated. Furthermore, since it is not necessary to use a low-pass filter for removing harmonics in this way, the phase arrangement does not change, and a four-phase PSK signal with good error rate characteristics can be obtained.

なお、以上説明した実施例において第1および第2のア
ナログ乗算器16および16′はそれぞれ対応するアナ
ログ乗算器6および8と同一の人出力特性を有するもの
として言及したけれども、アナログ乗算器6とアナログ
乗算器8とが同一の入出力特性を有する場合、第1およ
び第2のアナログ乗算器16および16′が共に同一の
入出力特性となり、前述したy/ 、Q、  /、QO
’の式%式% また本発明は本実施例に限定されることなく本発明の要
旨を逸脱しない範囲で種々の応用および変形が考えられ
る。
In the embodiments described above, the first and second analog multipliers 16 and 16' have been described as having the same output characteristics as the corresponding analog multipliers 6 and 8, respectively. When the analog multiplier 8 has the same input/output characteristics, the first and second analog multipliers 16 and 16' have the same input/output characteristics, and the above-mentioned y/, Q, /, QO
'Formula %Formula % Furthermore, the present invention is not limited to the present embodiment, and various applications and modifications can be considered without departing from the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

上述したように本発明による4相PSK変調器を用いれ
ば、第3および第4のアナログ乗算器の出力に高副波分
が含まれていないので、従来のごとき高調波除去用のロ
ーパスフィルタが不要となる。このため回路が複雑とな
らずにすみ、また位相配置が変化せず誤り率特性が良好
な4相PSK信号を得ることができるなどの効果を奏す
る。
As described above, if the four-phase PSK modulator of the present invention is used, the outputs of the third and fourth analog multipliers do not contain high subwave components, so a conventional low-pass filter for removing harmonics can be used. No longer needed. Therefore, the circuit does not need to be complicated, and it is possible to obtain a four-phase PSK signal with good error rate characteristics without changing the phase arrangement.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による4相PSK変調器の一実施例を示
すブロック図、第2図は第1図に示した歪補正回路12
.13の一例を示すブロック図、第3図は従来の4相P
SK変調器の一例を示すブロック図である。 3.4・・・・・・ローパスフィルタ、5・・・・・・
キャリア信号発生回路、6・・・・・・アナログ乗算器
(第3のアナログ乗算器〉、7・・・・・・90度移相
器、 8・・・・・・アナログ乗算器(第4のアナログ乗算器
)、9・・・・・・加算回路、 12・・・・・・第1の歪補正回路、 13・・・・・・第2の歪補正回路、 15・・・・・・第1の減衰回路、 15′・・・・・・第2の減衰回路、 1−6・・・・・・第1のアナログ乗算器、16′・・
・・・・第2のアナログ乗算器、18・・・・・・第1
の差動増幅器、 18′・・・・・・第2の差動増幅器。 出  願  人 日本電気株式会社 代  理  人
FIG. 1 is a block diagram showing an embodiment of a four-phase PSK modulator according to the present invention, and FIG. 2 is a distortion correction circuit 12 shown in FIG.
.. A block diagram showing an example of 13, Fig. 3 is a conventional 4-phase P
FIG. 2 is a block diagram showing an example of an SK modulator. 3.4...Low pass filter, 5...
Carrier signal generation circuit, 6... Analog multiplier (third analog multiplier), 7... 90 degree phase shifter, 8... Analog multiplier (fourth analog multiplier) analog multiplier), 9...Addition circuit, 12...First distortion correction circuit, 13...Second distortion correction circuit, 15...・First attenuation circuit, 15'... Second attenuation circuit, 1-6... First analog multiplier, 16'...
...Second analog multiplier, 18...First
differential amplifier, 18'... second differential amplifier. Applicant: NEC Corporation Representative

Claims (1)

【特許請求の範囲】[Claims] 1、所定のキャリア信号を発生させ出力するキャリア信
号発生回路と、このキャリア信号発生回路からの所定の
キャリア信号を所定値まで減衰させる第1の減衰回路と
、この第1の減衰回路からのキャリア信号と所定の直流
電圧とを乗算する第1のアナログ乗算器と、この第1の
アナログ乗算器の出力を前記所定のキャリア信号から差
し引き第1の補正キャリア信号として出力する第1の差
動増幅器とを有する第1の歪補正回路と、前記所定のキ
ャリア信号を入力し、そのキャリア信号と90度位相の
異なる信号を送出する90度移相器と、この90度移相
器からの出力信号を所定値まで減衰させる第2の減衰回
路と、この第2の減衰回路の出力信号と所定の直流電圧
とを乗算する第2のアナログ乗算器と、この第2のアナ
ログ乗算器の出力を前記90度移相器の出力信号から差
し引き第2の補正キャリア信号として出力する第2の差
動増幅器とを有する第2の歪補正回路と、ローパスフィ
ルタで帯域制限された第1のディジタル信号と前記第1
の歪補正回路からの第1の補正キャリア信号とを乗算す
る第3のアナログ乗算器と、ローパスフィルタで帯域制
限された第2のディジタル信号と前記第2の歪補正回路
からの第2の補正キャリア信号とを乗算する第4のアナ
ログ乗算器と、これら第3および第4のアナログ乗算器
の各出力を加算する加算回路とを備えたことを特徴とす
る4相ピー・エス・ケイ変調器。
1. A carrier signal generation circuit that generates and outputs a predetermined carrier signal, a first attenuation circuit that attenuates the predetermined carrier signal from this carrier signal generation circuit to a predetermined value, and a carrier from this first attenuation circuit. a first analog multiplier that multiplies the signal by a predetermined DC voltage; and a first differential amplifier that subtracts the output of the first analog multiplier from the predetermined carrier signal and outputs it as a first corrected carrier signal. a 90 degree phase shifter that receives the predetermined carrier signal and outputs a signal having a phase different by 90 degrees from the carrier signal; and an output signal from the 90 degree phase shifter. a second attenuation circuit that attenuates the output signal of the second attenuation circuit to a predetermined value; a second analog multiplier that multiplies the output signal of the second attenuation circuit by a predetermined DC voltage; a second distortion correction circuit having a second differential amplifier that subtracts the signal from the output signal of the 90-degree phase shifter and outputs it as a second correction carrier signal; a first digital signal band-limited by a low-pass filter; 1st
a third analog multiplier that multiplies a first corrected carrier signal from the distortion correction circuit, and a second digital signal band-limited by the low-pass filter and a second correction signal from the second distortion correction circuit. A four-phase PSK modulator comprising: a fourth analog multiplier that multiplies a carrier signal; and an adder circuit that adds the respective outputs of the third and fourth analog multipliers. .
JP26367286A 1986-11-07 1986-11-07 Four-phase psk modulator Pending JPS63119349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26367286A JPS63119349A (en) 1986-11-07 1986-11-07 Four-phase psk modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26367286A JPS63119349A (en) 1986-11-07 1986-11-07 Four-phase psk modulator

Publications (1)

Publication Number Publication Date
JPS63119349A true JPS63119349A (en) 1988-05-24

Family

ID=17392739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26367286A Pending JPS63119349A (en) 1986-11-07 1986-11-07 Four-phase psk modulator

Country Status (1)

Country Link
JP (1) JPS63119349A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107130A (en) * 1993-10-06 1995-04-21 Nec Corp Phase modulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107130A (en) * 1993-10-06 1995-04-21 Nec Corp Phase modulator

Similar Documents

Publication Publication Date Title
EP0441110B1 (en) A method of compensating for non-linearities in an end amplifier incorporated in a radio transmitter
JP3169803B2 (en) Nonlinear compensation circuit of power amplifier
EP0461721B1 (en) Transmitter comprising an electronic arrangement for generating a modulated carrier signal
EP0782789B1 (en) Efficient linear power amplification
US6993091B2 (en) Correction of DC-offset of I/Q modulator
JPH03198555A (en) Modulator
JP2728114B2 (en) FM modulation circuit
JPS63311804A (en) Digital ssb modulator
US7161990B2 (en) Predistortion amplifier
JP2500744B2 (en) Negative feedback amplifier
JP3570843B2 (en) Phase modulator
JPS63119349A (en) Four-phase psk modulator
JPH1075267A (en) Pseudo gmsk modulator
JP4076914B2 (en) Data generation method, data generator, and transmitter using the same
JP4765035B2 (en) Transmitter and method for generating a transmission signal
US5751198A (en) Angular modulator with a phase variation divided and integrated
JP3259100B2 (en) Modulator
JPS6367925A (en) Negative feedback amplifier
JPH06104943A (en) Four-phase modulator
JPH03265333A (en) Linear phase modulation circuit
EP1160968B1 (en) Method and apparatus for transmitting a signal
JP2000223953A (en) Ssb modulation system
SU1480092A1 (en) High-frequency signal amplifier
JPH08163191A (en) Quadrature modulator and its control method
JPH0558283B2 (en)