JPS63114258A - ヘテロ接合型バイポ−ラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ヘテロ接合型バイポーラトランジスタに関す
る。

〔発明のｍ要〕

本発明は、ヘテロ接合型バイポーラトランジスタにおい
て、基板上に形成したエミッタ又はコレクタ領域の側面
に真性ベース領域を形成し、この真性ベース領域を挟ん
でエミッタ又はコレクタ領域に対向するコレクタ又はエ
ミッタ領域を設けることによって、真性領域の面積及び
ベース厚みを極限まで小さくし、超高速化を図るように
したものである。

〔従来の技術〕

ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）はシリ
コンなどのホモ接合型バイポーラトランジスタのもつ欠
点を克服できるトランジスタである。

即ち、エミ７り（Ｅ）に八１Ｇａ＾３、ベース（Ｂ）及
びコレクタ（Ｃ）にＧａＡｓを用、いたヘテロ接合型バ
イポーラトランジスタを例にとると、ベース中の多数キ
ャリアである正孔はＥ−８間のバンドギャップ差（ΔＥ
ｇ）のエネルギー障壁のためエミッタ中へは、拡散でき
ず、ベース電流は減少し、エミッタからベースへの電子
の注入効率が増大する。

従って、ベース濃度を大きくし、エミッタ濃度を小さく
しても増幅度（β−Ｉ　ｃ　／　Ｉ　Ｒ）を大きくとれ
る。これは高速性に関係するベース瓜抗と、Ｅ−Ｂ間接
合容量を小さくできることを意味し、シリコン・バイポ
ーラトランジスタより高速であることが理論的にも実験
的にも示されている。

従来のブレーナ型へテロ接合バイポーラトランジスタの
構造を第４図に示す。この構造に係るトランジスタの製
法例を簡単に説明する。

半絶縁性ＧａＡｓ基板（１）上に順次コレクタ電極取出
層（２）となるｎ　”　−ＧａＡｓｒ＠、コレクタ領域
（３）となるｎ　−ＧａＡｓ’ｆ＠、ベース領域（４）
となるｐ”　−ＧａＡｓｒ＠、ｘミー、）領域（５）と
なるＮ　−ＡｌＧａＡｓ１’ｉ’？、キー？７ブ層（６
）となるｎ　−ＧａＡｓｒｆ！、ｎ”　−ＧａＡｓ層を
エピタキシャル成長した後、先ずエミッタ領域を残すよ
うにｎ”　−ＧａＡｓのキャップ層（６）をエツチング
除去し、５ｉＯｚをマスクとしてＭｇをイオン注入した
のち、アニールによって外部ベース領域（７）を形成す
る０次にＢ＋およびＨ”のイオン注入により、エミッタ
領域（５）と外部ベース領域（７）間の接合を分離する
分ｍ領域（８）および棄子分ＩＩＭ領域（９）を形成す
る。次にコレクタ電極取出用の穴開けを行って後、エミ
ッタ電極（１０）、ベース電極（１１）及びコレクタ電
極（１２）を形成してヘテロ接合型バイポーラトランジ
スタ（１３）を作成する。

ヘテロ接合型バイポーラトランジスタにおいて、高速性
を発揮する従来の手法としては、素子寸法を小さくして
素子容量を減らし、かつ高電流密度動作により駆動能力
を上げるもの°である。又、自己整合的な外部ベース領
域の形成によってベース抵抗を下げる手法もとられてい
る。

〔発明が解決しようとする問題点〕

しかしながら、従来の手法では素子の活性領域の寸法は
りソグラフィ技術によって制限され、光りソグラフィを
用いる限りエミッタ面積としては１μｉ程度が再現性の
上から限界である。エミッタ面積が大きければ、真性領
域のベース拡がり抵抗も無視できず、ベース領域の厚み
は１０００人〜２０００人とせざるを得ない、ベース領
域が厚ければベース中での電子のトランシツト・タイム
が増加し、又ベース中での再結合電流も増し、電流増幅
率が落ちる。もし、エミッタ面積がリソグラフィ技術で
制限されず極限まで小さくすることができ、そして自己
整合的に外部ベース領域が形成されれば、上述の困難は
とり除かれ、超高速へテロ接合型バイポーラトランジス
タとなる。

本発明は、上述の点に鑑み、真性領域の面積がリソグラ
フィに制限されない構成として、超高速化を可能にした
ヘテロ接合型バイポーラトランジスタを提供するもので
ある。

〔問題点を解決するための手段〕

本発明は、基板（２１）上に形成したエミッタ領域（２
４）　　（又はコレクタ領域）の側面に真性ベース領域
（２９）を形成し、この真性ベース領域（２９）を挟ん
でエミッタ領域（２４）　　（又はコレクタ領域）と対
向するコレクタ領域（３０）　　（又はエミッタ領域）
を配して構成する。

製法としては、例えば基板（２１）に外部ベースＭ域（
２２）となる第１の半導体層及びエミッタ領域（２４）
　　（又はコレクタ領域）となる第２の半導体層を積層
形成し、少なくとも第２の半導体層の一部を選択除去し
て凹部（２７）を形成する。次でエピタキシャル成長に
よってエミッタ領域（２４）（又はコレクタ領域）の凹
部（２７）内に臨む側面に真性ベース領域（２９）とな
る第３の半導体＊１９！を形成し、続いてコレクタ領域
（３０）　　（又はエミッタ領域）となる第４の半導体
層を凹部内を埋めるように形成する。真性ベース領域（
２９）は外部ベース領域（２２）と直結するように形成
される。

（作用） エミッタ領域（２４）　　（又はコレクタ領域）の側面
、即ち膜厚を横切るような側面に真性ベース領域（２９
）が形成されるので、リソグラフィ技術に頼らないで微
小な真性領域が形成される。このため、真性領域の面積
に付随するベース拡がり抵抗、エミッタ容量、コレクタ
容量は小さくなる。また、真性ベース領域（２９）の１
１みは、エピタキシャル成長の膜厚で決まるため極限ま
で薄くすることができる。従ってエミッタ領域（２４）
から注入された電子は運動エネルギーを失わずにパリス
ティックにコレクタ領域（３ｏ）に走行する。従って素
子の高速性が倍増される。

又、真性ベース領域（２９）の幅が薄くパリスティック
に電子が走行するので、真性ベース領域中でのベース電
流の損失はほとんどない。さらにパリスティック電子は
外部ベース領域方向には拡散しないから後述するペリフ
ェリ効果もでない、従ってベース電流は非常に少なく、
電流増幅率。

（β−ＩＣ／１Ｂ）は従来のへテロ接合型バイポーラト
ランジスタよりも非常に大きくなる。

更にキャリアはパリスティックに抜けるので真性ベース
領域（２９）中での小数キャリア（電子）の蓄積がなく
高注入でもエミッタ容量は増大しない。

〔実施例〕

以下、第１図を用いて本発明によるヘテロ接合型バイポ
ーラトランジスタの一実施例を、その製法と共に説明す
る。

先ず、第１図Ａに示すように半絶縁性のＧａＡ！！基板
（２１）にＭＯＤＶＤ法により外部ベース領域（２２）
となる厚さ０．５μｍ、不純物濃度２　Ｘ　１０”　ｃ
ｍり程度のｐ”−ＧａＡｓｌ＠、厚さ５００人で不純物
濃度ｌ　Ｑ　ｉ　９　ｃｔａ−Ｊ程度のＰ　”　−ＡＩ
ｏ、３　Ｇａｏ；ｖ　Ａｓ層（２３）　、エミッタ領域
（２４）となる厚さ８００人、不純物濃度５　Ｘ　１０
”　ｃｍ−’程度のＮ−＾１０．３　Ｇａｏ、ｖ　ＡＪ
：を及びエミッタのキャップ）ｉｌ（２５）となる厚さ
１５００人、不純物濃度５　Ｘ　１０”　ｃＩｌ−”程
度のｎ　”　−ＧａＡｓ１ｆｉを順次形成する。次で、
このｎ　”　−ＧａＡｓ層（２５）上に例えばＳｉＮな
どの絶縁層（２６）を厚さ２０００人堆積する。

次に、第１図Ｂに示すように、通常のりソグラフィ技術
により絶縁層（２６）の所定領域を窓開けして後、その
窓に臨むｎ”−ＧａＡｓ層（２５）をＲＩＥ（反応性イ
オンエツチング）によりエツチング除去し、凹部（２７
）を形成する０次で凹部（２７）を含む全面上に更にＳ
ｉＮなどの絶縁層（２Ｂ）を堆積する。

次に、第１図Ｃに示すようにＲＩＥにより垂直エツチン
グを行い凹部（２７）内のｎ　”　−ＧａＡｓ！＠（２
５）の側面にＳｉＮの側壁（２８’）を形成する０次で
絶縁層（２６）及び側壁＜２８’）をマスクとして湿式
エツチングによりＮ　　ＡｌｏｊＧａｏ、ｔ　Ａｓ層（
２４）及びＰ＋−＾１ｏ３Ｇａｏ、ｖ　Ａｓ層（２３）
を選択的に除去し、さらにｐ”　　ＧａＡｓ層（２２）
の一部も除去する。なお、Ｎ−＾１０，３　Ｇａｏ：ｔ
＾ｓＪＷ　（２４）及びＰ−＾１ｏＪＧａｏ、ｖ＾Ｓ＠
（２３）だけをエツチング除去するようにしてもよい。

そしてこのとき側壁（２８’）下部のＮ−＾１ｏ３Ｇａ
ｏ、ｖ　Ａｓ１ｍ　　　（２４）　　　、　　Ｐ”　　
　−＾１０．３　Ｇａｏ丁　＾５ｊｔｌ（２３）　　　
、　　ｐ　　”　　　−ＧａＡｓｍ（２２）もサイドエ
ツチングされるが、これは後のプロセスに対して本質的
なものではない。

次に、第１図りに示すように、ＭＯＣＶＤ　（有機金属
気相成長）法にて凹部（２７）内にＧａＡｓの選択再成
長を行う。まずＮ　−ＡｌＧａＡｓのエミッタ領域（２
４）の側面に厚さ２００人程度析出するように不純物濃
度１０１１０ｌ９’程度のｐ　”　−ＧａＡｓｍ　（２
９）をエピタキシャル成長する。このエミッタ領域（２
４）の側面に形成されたｐ　”　−ＧａＡｓ１ｆｉ（２
９）が真性ベース領域となる。次にコレクタ領域（３０
）となる不純物濃度５　Ｘ　１０”　ｃｍり程度のｎ　
−ＧａＡｓ層及び高不純物濃度層（３１）である不純物
濃度５　Ｘ　１０”　ｃ、ｍ−’程度のｎ”　−ＧａＡ
ｓ層を順次エピタキシャル成長して凹部（２７）内を埋
める。

次に、例えばボロン又はＨ＋のイオン注入によってベー
ス／コレクタ間分離層（３２）、素子分離Ｗ（３３）を
形成し、さらにコレクタ領域（３０）直下の外部ベース
領域の部分（３４）を絶縁化する。

次で、エミッタｍｓ取出用の窓開け、ベース電極取出用
の窓開は及びトレンチ形成を行い、電極メタルの蒸着を
おこなってキャップ７＠（２５）に接続したエミッタ電
極（３５）、高不純物濃度層（３１）に接続したコレク
タ電極（３６）及び外部ベース領域（２２）に接続した
ベース電極（３７）を夫々形成する。斯くして第１図Ｅ
に示すように１）”−ＧａＡｓの外部ベース領域＜　２
２）　、Ｐ　”　　ＡＩＧａＡｓｊｍ　（２３）及びＮ
　−ＡｌＧａＡｓのエミッタ領域（２４）が積層され、
そのエミッタ領域（２４）の側面に外部ベース領域（２
２）Ｇ接続されるようにエピタキシャル成長による薄い
膜厚のｐ”−Ｇａ＾３の真性ベース領域（２９）が形成
され、さらにこの真性ベース領域（２９）を挟むように
エミッタ領域（２４）に対向してコレクタ領域（３０）
が形成さて成る所謂ラテラル型ヘテ口接合バイポーラト
ランジスタ（３８）が得られる。

かかる構成のへテロ接合型バイポーラトランジスタ（３
８）においては、次のようなバイポーラ特性を有する。

真性ベース領域（２９）に外部ベース領域（２２）が直
結しているので、外部ベース抵抗は極めて小さくなる。

真性ベースｇｊｌ域（２９）のベース幅は、Ｎ　−Ａｌ
ＧａＡｓｒｆ４（２３）　（７）ｌ’？−ミｄ　ｔ　ト
空層厚ミｄ２（−３００人）の差（ｄｌ　ｄ２）であり
、本例の場合５００人程変色非常に短い。従ってベース
拡がり抵抗は無視できる程小さい。即ち高注入時のエミ
ッタ・クラウディングがない。

真性ベース領域（２９）の厚みｔは、本例の場合２００
人であり、Ｎ　−ＡｌＧａＡｓのエミッタ領域（２４）
から注入されたホットエレクトロンは運動エネルギーを
失わずにパリスティックに（即ち無散乱で）コレクタ領
域（３０）に走り抜ける。従って２００人厚みの真性ベ
ース領域（２９）中でのベース電流の損失はほとんどな
い、又ペリヘエリ効果（即ちエミッタ領域から真性ベー
ス領域に注入された電子のうちペリヘエリ　（周辺）に
おける電子が拡散長（数μ鋼）の長さだけ外部ベース領
域に拡散して正孔と再結合して無効ベース電流となる効
果）について考えてみると、上記のようなパリスティッ
ク電子は外部ベース領域（２２）の方向には拡散しない
からペリヘエリ効果も生じない。従って、このことから
ベース電流は非常に少なく電流増幅率（β−１ｃ　／　
Ｉ　ｓ　）は通常のへテロ接合型バイポーラトランジス
タよりも非常に大きくなる。そして電子はパリスティッ
クで真性ベース領域（２９）を抜けるから真性ベース領
域（２９）中での小数キャリア（電子）の蓄積がなく、
高注入でもエミッタ容量は増大しない。

高速性についてみると（なお上述のようなパリスティッ
ク素子には従来の式は当てはまらないかもしれないが）
、ヘテロ接合型バイポーラトランジスタのスイッチング
時間τＳは次の式で表される。

但し、Ｒｂ　：ベース抵抗、Ｃｃ　：ベースーコレクタ
間容量、ＲＬ　：負荷抵抗、ＣＬ　：負荷容量、τｂ：
ベース通過時間である。

上述したように外部ベース抵抗が極めて小さく、またベ
ース拡がり抵抗が無視できる程小さいことから、Ｒｂは
無視できる。問題はコレクタ容量である。コし・クタ電
極（３６）直下のコレクタ領域（３０）と外部ベース領
域（２２）の界面が不要なコレクターベース容量となる
が、第１図Ｅに示すようにコレクタ電極（３６）直下の
外部ベース領域の部分（３４）をボロンのイオン注入に
よって絶縁化することによって、コレクタ容量を容易に
小さくすることができる。従ってスイッチング時間τ３
は負荷だけで決まる捲取の性能を持つ。

又、エミッタ／ベース真性領域の大きさがりソグラフィ
技術に頼っていないので小さい。例えば上から晃た場合
、３μ１ｌｌＸ３μ鋼のコレクタ面積をもつ素子でも実
効的活性層の面積は０．０５μｍ×３μ端Ｘ４＝０．６
μｄである。最先端又は未来のりソグラフィ技術を用い
なくても実質的サブミクロン・エミッタサイズのパリス
ティック低消費電力素子が作製できる。

エミッタ領域（２４）と外部ベース領域（２２）の間に
はＰ　”　−ＡｌＧａＡｓ層（２３）が形成され、この
層（２３）とエミッタ領域（２４）の境界は＾１ＧａＡ
ｓ／　ＡｌＧａＡｓで構成されているので、電子に対し
て大きな障壁が形成され、電子は外部ベース領域側に注
入されない。

上述の構成によれば、真性領域の面積はりソグラフィに
制限されることなく、エミッタ領域（２４）のＮ−Ａｌ
ＧａＡｓ層の膜厚に関係して決められるので極限まで小
さくすることができる。また真性ベース領域（２９）の
厚さも極限まで薄くすることができる。従って真性領域
の面積に付随するエミッタ容量、コレクタ容量、ベース
拡がり抵抗等が小さくなるばかりでなく、パリスティッ
ク性が得られ、高速性が倍増する。従って超高速性能の
へテロ接合型バイポーラトランジスタが得られる。

第２図、第３図及び第４図に本発明にょるヘテロ接合型
バイポーラトランジスタの変型例を示す。

なお第２図〜第４図において、第１図と対応する部分に
は同一符号を付して詳細説明を省略する。

これらの構成においても、第１図と同様の作用効果を奏
するものである。

なお、上側においてエミッタ領域とコレクタ領域の位置
関係を逆にして構成することもできる。

〔発明の効果〕

本発明によれば、リソグラフィ技術に制限されずに真性
領域の面積を極めて小さくすることができ、且つ真性ベ
ース領域の厚みも極限まで薄くできるので、真性領域の
面積に付随するベース拡がり抵抗、エミッタ容量、コレ
クタ容量が小さくなり、しかもパリスティック性も得ら
れる。従って、超高速性能のへテロ接合型バイポーラト
ランジスタが得られる。

又、真性ベース領域でのベース電流の損失がなくペリフ
ェリ効果もでないのでベース電流が非常に少なく、高い
電流増幅率が得られる。

【図面の簡単な説明】

第１図Ａ−Ｅは本発明によるヘテロ接合型バイポーラト
ランジスタの一実施例を示す工程順の断面図、第２図、
第３図、第４図は夫々本発明の他の実施例を示す断面図
、第５図は従来のへテロ接合型バイポーラトランジスタ
の例を示す断面図である。 （２１）は半絶縁性ＧａＡｓ基板、（２２）は外部ベー
ス領域、（２３）はＰ”　−ＡＩＧａＡｓ）Ｗ、　　（
２４＞はエミッタ領域、（２５）はキャップ層、（２９
）は真性ベース領域、（３０）はコレクタ領域である。

Claims (1)

1. 【特許請求の範囲】 基板上に形成したエミッタ領域又はコレクタ領域の側面
   に真性ベース領域が形成され、 該真性ベース領域を挟んで上記エミッタ領域又はコレク
   タ領域と対向するコレクタ領域又はエミッタ領域が設け
   られて成るヘテロ接合型バイポーラトランジスタ。