JPS6310891B2 - - Google Patents

Info

Publication number
JPS6310891B2
JPS6310891B2 JP55040899A JP4089980A JPS6310891B2 JP S6310891 B2 JPS6310891 B2 JP S6310891B2 JP 55040899 A JP55040899 A JP 55040899A JP 4089980 A JP4089980 A JP 4089980A JP S6310891 B2 JPS6310891 B2 JP S6310891B2
Authority
JP
Japan
Prior art keywords
pattern
resist
spaces
exposure
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55040899A
Other languages
Japanese (ja)
Other versions
JPS56137632A (en
Inventor
Masaki Ito
Sotaro Edokoro
Hiroshi Gokan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4089980A priority Critical patent/JPS56137632A/en
Publication of JPS56137632A publication Critical patent/JPS56137632A/en
Publication of JPS6310891B2 publication Critical patent/JPS6310891B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明はサブミクロン領域の線幅を有するパタ
ーン形成方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming a pattern having a line width in the submicron range.

近年、半導体素子等においては集積度、高速性
の向上のためにサブミクロン領域の線幅のパター
ン形成技術が要求されている。
2. Description of the Related Art In recent years, in order to improve the degree of integration and high speed of semiconductor devices, pattern forming technology with line widths in the submicron region has been required.

サブミクロン領域の線幅のパターン形成を行な
うには電子線露光を用いるのがふつうである。と
ころが電子線露光ではパターン線幅により最適露
光量が異なるので、いろいろな線幅を有する素子
パターンを形成する場合には、ある線幅の部分は
設計どおりに形成できるが、他の線幅の部分は最
適露光量から外れ設計どおりに形成できないとい
う問題がある。また、同じ設計線幅でも、パター
ンの密集の度合により出来上りのパターン線幅が
異なるという問題がある。
Electron beam exposure is usually used to form patterns with line widths in the submicron range. However, in electron beam exposure, the optimum exposure amount differs depending on the pattern line width, so when forming element patterns with various line widths, parts of a certain line width can be formed as designed, but parts of other line widths cannot be formed. There is a problem in that the exposure amount deviates from the optimum exposure amount and cannot be formed as designed. Further, even if the designed line width is the same, there is a problem in that the finished pattern line width varies depending on the degree of pattern density.

本発明の目的は線幅精度のよいパターン形成方
法を提供することにある。
An object of the present invention is to provide a pattern forming method with high line width accuracy.

ところで、本発明者らは同じ目的の下に次のよ
うなパターン形成方法を別途提案している。
By the way, the present inventors have separately proposed the following pattern forming method for the same purpose.

第1図は所望のパターンの平面図で、1を基
板、2を凹部とすると、第2図の工程説明断面図
に示すのがその方法で以下の工程からなつてい
る。
FIG. 1 is a plan view of a desired pattern, where 1 is a substrate and 2 is a concave portion.The method is shown in a sectional view explaining the process in FIG. 2, and consists of the following steps.

(1) 基板1に電子線レジスト3を塗布し、電子線
4により単純に繰り返されたライン・アンド・
スペースの第一のパターンを露光する。
(1) Apply an electron beam resist 3 to the substrate 1, and simply repeat the line and resist pattern using the electron beam 4.
Expose the first pattern of spaces.

(2) 電子線レジスト3を現像して第一のパターン
10を形成する。
(2) Develop the electron beam resist 3 to form the first pattern 10.

(3) この上にレジスト11を塗布し、所望の第二
のパターンの中に含まれるライン12を含むよ
うに露光13を行なう。この第二のパターンは
その最小スペース幅が第一のパターン10のス
ペース幅より大きい。
(3) A resist 11 is applied thereon, and exposure 13 is performed so as to include the lines 12 included in the desired second pattern. The minimum space width of this second pattern is larger than the space width of the first pattern 10.

(4) レジスト11を現像してスペース14を形成
する。
(4) Develop the resist 11 to form spaces 14.

(5) スペース14に含まれるラインを除去する。(5) Delete the line included in space 14.

(6) レジスト11をさらに露光し、現像してスペ
ース15を含む第三のパターンを形成する。こ
の第三のパターンもその最小スペース幅がもと
の第一のパターン10のスペース幅より大き
い。
(6) The resist 11 is further exposed and developed to form a third pattern including spaces 15. The minimum space width of this third pattern is also larger than the space width of the original first pattern 10.

(7) 電子線レジスト3とレジスト11をマスクと
して基板1をエツチングすることにより凹部1
6,17等を形成し、電子線レジスト3、レジ
スト11を剥離する。
(7) By etching the substrate 1 using the electron beam resist 3 and the resist 11 as masks, the recess 1 is etched.
6, 17, etc. are formed, and the electron beam resist 3 and resist 11 are peeled off.

このようにして得られたパターンは、レジスト
11の第二のパターンのスペース14の中の電子
線レジスト3のラインを除去した後の第一のパタ
ーンのスペースと、第三のパターンのスペース1
5との論理積により領域化されている。
The pattern thus obtained consists of the spaces 14 of the first pattern after removing the lines of the electron beam resist 3 in the spaces 14 of the second pattern of the resist 11, and the spaces 1 of the third pattern.
It is divided into regions by logical AND with 5.

得られる溝幅は密集部にある凹部16でも、孤
立部にある凹部17でも同じとなる。
The groove width obtained is the same for both the recesses 16 in the dense portion and the recesses 17 in the isolated portion.

しかしながら、このような方法では、スペース
14を含む第二のパターンを形成するときにレジ
スト3の第一のパターンと位置合わせを行ない、
また、スペース15を含む第三のパターンを形成
するときにもレジスト3の第一のパターンと位置
合わせを行なう。結局、位置合わせ工程が2回入
るので、最終的に得られるパターンの良品率はそ
れだけ低下する。
However, in such a method, when forming the second pattern including the space 14, alignment with the first pattern of the resist 3 is performed,
Also, when forming the third pattern including the space 15, alignment with the first pattern of the resist 3 is performed. In the end, since the alignment process is performed twice, the quality of the finally obtained pattern is reduced accordingly.

本発明は線巾精度がよいだけでなく、位置合わ
せ工程を1回にすることにより高歩留りのパター
ン形成方法を提供するものである。
The present invention provides a pattern forming method that not only has good line width accuracy but also has a high yield by requiring only one alignment step.

すなわち本発明によれば、単純に繰り返された
ライン・アンド・スペースの第一のパターンを形
成する工程と、その第一のパターン上にレジスト
を塗布しこのレジストに最小スペース幅が前記第
一のパターンのスペース幅より大きい第二と第三
の2種類のパターンをそれぞれ露光条件を異なら
せて露光する工程と、まず前記第二のパターンが
現れるように前記レジストを現像する工程と、そ
の第二のパターンのスペース中に現れた前記第一
のパターンのラインを除去する工程と、次に前記
第三のパターンが現れるように前記レジストを現
像する工程と、その第三のパターンのスペース中
に現れた前記第一のパターンのスペースを所望パ
ターンの凹部又は凸部となるように被加工物を加
工する工程とからなるパターン形成方法が得られ
る。
That is, according to the present invention, the steps include forming a first pattern of simply repeated lines and spaces, applying a resist on the first pattern, and applying a resist to the resist so that the minimum space width is equal to that of the first pattern. a step of exposing two types of patterns, a second and a third pattern larger than the space width of the pattern, under different exposure conditions; a step of developing the resist so that the second pattern appears first; a step of removing the lines of the first pattern appearing in the spaces of the pattern, a step of developing the resist so that the third pattern appears, and a step of developing the lines of the first pattern appearing in the spaces of the third pattern. There is obtained a pattern forming method comprising the step of processing a workpiece so that the spaces of the first pattern become recesses or protrusions of a desired pattern.

以下本発明のパターン形成方法を図面を用いて
詳細に説明する。
The pattern forming method of the present invention will be explained in detail below with reference to the drawings.

第3図は本発明のパターン形成方法の工程説明
断面図である。
FIG. 3 is a cross-sectional view illustrating the process of the pattern forming method of the present invention.

(1) 基板1に電子線レジスト3を塗布し、電子線
4により単純に繰り返されたライン・アンド・
スペースの第一のパターンを露光する。
(1) Apply an electron beam resist 3 to the substrate 1, and simply repeat the line and resist pattern using the electron beam 4.
Expose the first pattern of spaces.

(2) 電子線レジスト3を現像して第一のパターン
10を形成する。
(2) Develop the electron beam resist 3 to form the first pattern 10.

(3) この上にレジスト11を塗布し、比較的大き
な露光量の露光31と比較的小さな露光量の露
光32を同一レベルで行なう。ここでは露光3
1により第二のパターンを、露光32により第
三のパターンを露光している。
(3) A resist 11 is applied thereon, and exposure 31 with a relatively large amount of exposure and exposure 32 with a relatively small amount of exposure are performed at the same level. Here, exposure 3
1, a second pattern is exposed, and exposure 32, a third pattern.

(4) レジスト11を現像してまずスペース14を
含む第二のパターンを形成する。
(4) Develop the resist 11 to first form a second pattern including the spaces 14.

(5) スペース14に含まれるラインを除去する。(5) Delete the line included in space 14.

(6) レジスト11をさらに現像してスペース15
を含む第三のパターンを形成する。
(6) Develop resist 11 further to create space 15
form a third pattern containing.

(7) 電子線レジスト3とレジスト11をマスクと
して基板1をエツチングすることにより凹部1
6,17等を形成し、電子線レジスト3、レジ
スト11を剥離する。
(7) By etching the substrate 1 using the electron beam resist 3 and the resist 11 as masks, the recess 1 is etched.
6, 17, etc. are formed, and the electron beam resist 3 and resist 11 are peeled off.

このようにして得られたパターンは、レジスト
11の第二のパターンのスペース14の中の電子
線レジスト3のラインを除去した後の第一のパタ
ーンのスペースと、露光32で形成される第三の
パターンのスペース15との論理積により領域化
されている。
The pattern thus obtained consists of the spaces 14 of the first pattern after removing the lines of the electron beam resist 3 in the spaces 14 of the second pattern of the resist 11, and the third pattern formed by exposure 32. The area is formed by logical product of the pattern with space 15.

得られる溝幅は密集部にある凹部16でも、孤
立部にある凹部17でも同じとなる。
The groove width obtained is the same for both the recesses 16 in the dense portion and the recesses 17 in the isolated portion.

本工程(3)で露光量の異なる露光31,32を与
える方法としては、X線露光又は光学露光のマス
クに半透明部分を設けることにより得られる。ま
た、電子線露光により、部分的に露光量を変えて
露光してもよい。
In this step (3), the exposures 31 and 32 having different amounts of exposure can be provided by providing a semi-transparent part in a mask for X-ray exposure or optical exposure. Further, exposure may be performed by partially changing the exposure amount by electron beam exposure.

また、工程(6)でスペース15を含む第三のパタ
ーンを形成するのに単に現像を追加するだけでも
よいが、現像液、現像液の組成、現像温度又は現
像中の雰囲気を変えてもよい。
Further, in order to form the third pattern including the spaces 15 in step (6), it is possible to simply add development, but it is also possible to change the developer, the composition of the developer, the developing temperature, or the atmosphere during development. .

なお、本実施例ではレジスト11にポジ型を用
いているが、ネガ型を用いることも勿論可能であ
る。その場合、工程(3)の露光条件は全く逆にな
り、第二のパターンのスペースを形成すべき部分
は全く露光せず、第三のパターンのスペース部の
うち第二のパターンのスペース部を除いた部は弱
い露光を行い、レジスト11を残存させるべき部
分は強い露光を行なうようにすればよい。
Note that although a positive type resist 11 is used in this embodiment, it is of course possible to use a negative type resist 11. In that case, the exposure conditions in step (3) will be completely reversed, and the part where the space of the second pattern should be formed will not be exposed at all, and the space part of the second pattern of the space part of the third pattern will be exposed. The removed portions may be exposed to weak light, and the portions where the resist 11 should remain may be exposed to strong light.

以上述べたように本発明によれば線幅精度がよ
くしかも単純に繰り返されたライン・アンド・ス
ペース・パターンと複雑なパターンとの1回の位
置合わせでよいので高歩留りのパターン形成が可
能となる。
As described above, according to the present invention, the line width accuracy is high and a simple repeating line and space pattern and a complex pattern only need to be aligned once, making it possible to form patterns with a high yield. Become.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は所望のパターンを示す平面図、第2図
は第1図のパターンを形成するための従来法の工
程説明断面図で、1は基板にレジストを塗布し、
単純なライン・アンド・スペースの第一のパター
ンを繰り返して露光している状態を示す図、2は
現像した状態を示す図、3は他のレジストを塗布
し露光している状態を示す図、4は現像して第二
のパターンを形成した状態を示す図、5は第二の
パターンのスペースの中のラインを除去した状態
を示す図、6はさらに露光、現像して第三のパタ
ーンを形成した状態を示す図、7はエツチング
し、レジストを剥離した状態を示す図である。第
3図は本発明のパターン形成方法の工程説明断面
図で、1は基板にレジストを塗布し、単純なライ
ン・アンド・スペースの第一のパターンを繰り返
して露光している状態を示す図、2は現像した状
態を示す図、3は他のレジストを塗布し第二のパ
ターンと第三のパターンを露光量が異なるごとく
露光している状態を示す図、4は現像して第二の
パターンを形成した状態を示す図、5は第二のパ
ターンのスペースの中のラインを除去した状態を
示す図、6はレジストをさらに現像し、第三のパ
ターンを形成した状態を示す図、7はエツチング
し、レジストを剥離した状態を示す図である。 なお、図において、1は基板、2は所望のパタ
ーンの溝、3,11はレジスト、4,31,32
は露光、10は第一のパターン、12は第二のパ
ターンの中に含まれる単純なライン・アンド・ス
ペース・パターンのライン、14は第二のパター
ンのスペース、15は第三のパターンのスペー
ス、16,17は得られた溝を表わす。
FIG. 1 is a plan view showing a desired pattern, and FIG. 2 is a cross-sectional view explaining the process of a conventional method for forming the pattern shown in FIG.
A diagram showing a state in which a simple line and space first pattern is repeatedly exposed, 2 a diagram showing a developed state, 3 a diagram showing a state in which another resist is applied and exposed, 4 is a diagram showing the state after development to form the second pattern, 5 is a diagram showing the state with lines in the spaces of the second pattern removed, and 6 is a diagram showing the state after further exposure and development to form the third pattern. The figure 7 shows the formed state, and the figure 7 shows the state after etching and the resist has been peeled off. FIG. 3 is a cross-sectional view explaining the process of the pattern forming method of the present invention, and 1 is a diagram showing a state in which a resist is applied to a substrate and a first pattern of simple lines and spaces is repeatedly exposed. 2 shows the developed state, 3 shows the state where another resist is applied and the second pattern and third pattern are exposed to different amounts of light, and 4 shows the developed state and the second pattern 5 is a diagram showing a state in which lines in the spaces of the second pattern have been removed. 6 is a diagram showing a state in which the resist is further developed and a third pattern is formed. 7 is a diagram showing a state in which a third pattern is formed. FIG. 3 is a diagram showing a state after etching and peeling off the resist. In the figure, 1 is a substrate, 2 is a groove of a desired pattern, 3, 11 is a resist, 4, 31, 32
is the exposure, 10 is the first pattern, 12 is the line of a simple line-and-space pattern included in the second pattern, 14 is the space of the second pattern, 15 is the space of the third pattern , 16, 17 represent the obtained grooves.

Claims (1)

【特許請求の範囲】[Claims] 1 単純に繰り返されたライン・アンド・スペー
スの第一のパターンを形成する工程と、その第一
のパターン上にレジストを塗布しこのレジストに
最小スペース幅が前記第一のパターンのスペース
幅より大きい第二と第三の2種類のパターンをそ
れぞれ露光条件を異ならせて露光する工程と、ま
ず前記第二のパターンが現われるように前記レジ
ストを現像する工程と、その第二のパターンのス
ペース中に現れた前記第一のパターンのラインを
除去する工程と、次に前記第三のパターンが現わ
れるように前記レジストを現像する工程と、その
第三のパターンのスペース中に現われた前記第一
のパターンのスペースを所望パターンの凹部又は
凸部となるように被加工物を加工する工程とから
なることを特徴とするパターン形成方法。
1. A step of forming a first pattern of simply repeated lines and spaces, applying a resist on the first pattern, and forming a resist with a minimum space width larger than the space width of the first pattern. A step of exposing two types of patterns, a second and a third, under different exposure conditions, a step of developing the resist so that the second pattern appears, and a step of developing the resist in the space of the second pattern. removing the lines of the first pattern that have appeared, then developing the resist so that the third pattern appears, and the first pattern appearing in the spaces of the third pattern. A pattern forming method comprising the step of processing a workpiece so that the spaces in the pattern become concave or convex portions of a desired pattern.
JP4089980A 1980-03-28 1980-03-28 Pattern forming Granted JPS56137632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4089980A JPS56137632A (en) 1980-03-28 1980-03-28 Pattern forming

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4089980A JPS56137632A (en) 1980-03-28 1980-03-28 Pattern forming

Publications (2)

Publication Number Publication Date
JPS56137632A JPS56137632A (en) 1981-10-27
JPS6310891B2 true JPS6310891B2 (en) 1988-03-10

Family

ID=12593351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4089980A Granted JPS56137632A (en) 1980-03-28 1980-03-28 Pattern forming

Country Status (1)

Country Link
JP (1) JPS56137632A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010624A (en) * 1983-06-29 1985-01-19 Mitsubishi Electric Corp Forming method for pattern
JP2658841B2 (en) * 1993-11-16 1997-09-30 日本電気株式会社 Photoresist check pattern
JP3854247B2 (en) * 2003-05-30 2006-12-06 株式会社東芝 Nonvolatile semiconductor memory device
US20070178684A1 (en) * 2006-01-31 2007-08-02 Torsten Mueller Method for producing conductor arrays on semiconductor devices
US20080181007A1 (en) * 2007-01-29 2008-07-31 Qimonda Ag Semiconductor Device with Reduced Structural Pitch and Method of Making the Same

Also Published As

Publication number Publication date
JPS56137632A (en) 1981-10-27

Similar Documents

Publication Publication Date Title
EP0075756B1 (en) Method of developing relief images in a photoresist layer
JP2000066366A (en) Photomask and its production
US5695896A (en) Process for fabricating a phase shifting mask
US4105468A (en) Method for removing defects from chromium and chromium oxide photomasks
EP0072933A1 (en) Method for photolithographic pattern generation in a photoresist layer
US5248575A (en) Photomask with phase shifter and method of fabricating semiconductor device by using the same
JPS6310891B2 (en)
US5543254A (en) Phase shift mask and method for fabricating the same
US4368245A (en) Method for making matt diffusion patterns
CN111273524B (en) Process method for realizing accurate alignment
KR20000009376A (en) Method for manufacturing a phase shift mask
JPS6346972B2 (en)
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
JPH0817703A (en) Pattern formation method
US5928814A (en) Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate
JPH0787174B2 (en) Pattern formation method
US6296987B1 (en) Method for forming different patterns using one mask
JP3034096B2 (en) How to fix a phase shift photomask
US5759723A (en) Light exposure mask for semiconductor devices and method for forming the same
JP3241809B2 (en) Method for manufacturing photomask having phase shift layer
KR0126878B1 (en) Half tone mask fabrication method using cr mask
KR0151228B1 (en) Photomask for preparing resist pattern
JPH0117247B2 (en)
KR100212011B1 (en) Mask used in patterning and method of exposure using the same