JPS63102331A - Inspection of semiconductor integrated circuit - Google Patents
Inspection of semiconductor integrated circuitInfo
- Publication number
- JPS63102331A JPS63102331A JP61248742A JP24874286A JPS63102331A JP S63102331 A JPS63102331 A JP S63102331A JP 61248742 A JP61248742 A JP 61248742A JP 24874286 A JP24874286 A JP 24874286A JP S63102331 A JPS63102331 A JP S63102331A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- leakage
- block
- photoirradiated
- supply leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000007689 inspection Methods 0.000 title description 5
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000013024 troubleshooting Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、相補型半導体集積回路（以下、ＣＭＯ８ＬＳ
Ｉと略す）の故障解析に有益な検査方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a complementary semiconductor integrated circuit (hereinafter referred to as CMO8LS).
This invention relates to an inspection method that is useful for failure analysis of (abbreviated as I).
従来の技術
ＣＭＯ８ＬＳＩは、そのデバイスの構造上スタンバイ時
の消費電流（以下電源リークと呼ぶ）が、他のデバイス
と比較して、著しく小さいという特長があり、それゆえ
にＣＭＯ３ＬＳＩを設計する際にはその特長を十分生か
した設計をすべきである。しかしながら、ＣＭＯ８ＬＳ
Ｉは回路設計によっては、回路内の動作状態によりハイ
インピーダンスのノード（以下フローティングノードと
呼ぶ）が存在する場合がある。Conventional technology CMO8LSI has a feature that the current consumption during standby (hereinafter referred to as power leakage) is significantly smaller than other devices due to the structure of the device.Therefore, when designing CMO3LSI, it is important to The design should take full advantage of its features. However, CMO8LS
Depending on the circuit design, a high impedance node (hereinafter referred to as a floating node) may exist depending on the operating state of the circuit.
発明が解決しようとする問題点
フローティングノードが形成されている場合、そのノー
ドの電位は不安定であり中間電位になることがある。こ
のような場合、このフローティングノードに接続されて
いる入力ゲートは、ＰチャネルトランジスタとＮチャネ
ルトランジスタが共に導通状態となってしまい、その入
力ゲートの正の電源側から負の電源側に貫通電流が流れ
電源リーク電流の値を増加させてしまうことがある。こ
のような箇所が大規模化してＬＳＩの内部に存在してい
る場合、その箇所を検出することは、大変困難な作業で
ある。Problems to be Solved by the Invention When a floating node is formed, the potential of the node is unstable and may reach an intermediate potential. In such a case, both the P-channel transistor and the N-channel transistor of the input gate connected to this floating node become conductive, and a through current flows from the positive power supply side of the input gate to the negative power supply side. This may increase the value of power supply leakage current. When such a large-scale location exists inside an LSI, detecting the location is a very difficult task.
従来、このような不良箇所を検出する効果的な解析手法
は見出されていなかった。Until now, no effective analysis method for detecting such defective locations has been found.
本発明は、上記のようなフローティングノードに起因し
た電源リーク不良の故障箇所を検出することの可能な検
査手段を提供するものである。The present invention provides an inspection means capable of detecting a failure location of a power leak failure caused by a floating node as described above.
問題点を解決するための手段
本発明は、ＣＭＯ８ＬＳＩのデバイスのチップ表面に形
成されている回路パターンの拡散層の一部に光を照射さ
せ、電源リークの値を検査する方法で、光の照射位置を
移動させながら電源リークの値を測定し、故障箇所を検
出する方法である。Means for Solving the Problems The present invention is a method for inspecting the value of power leakage by irradiating a part of the diffusion layer of a circuit pattern formed on the chip surface of a CMO8LSI device with light. This method measures the power leakage value while moving the device and detects the location of the failure.
作用
本発明によると、半導体のＰｎ接合に光を照射した時に
光起電力が生じ、これを利用して、フローティングノー
ドの位置を検出することが可能である。ＣＭＯ８ＬＳＩ
の場合、Ｐ型板散層に光が照射されるとその拡散層内に
正孔が発生し正の電圧を生ずる。またＮ型拡散層に光が
照射された場合はその拡散層内に電子が発生し負の電圧
を生ずる。この作用を利用して回路内のフローティング
ノードに接続されているＰ型またはＮ型拡散層に光を照
射し、フローティングノードの電位を強制的に変化させ
、その時の電源リーク電流の変化を検出することができ
る。Effects According to the present invention, a photovoltaic force is generated when a Pn junction of a semiconductor is irradiated with light, and by using this, it is possible to detect the position of a floating node. CMO8LSI
In this case, when the P-type plate diffusion layer is irradiated with light, holes are generated within the diffusion layer and a positive voltage is generated. Furthermore, when the N-type diffusion layer is irradiated with light, electrons are generated within the diffusion layer and a negative voltage is generated. Using this effect, light is irradiated onto the P-type or N-type diffusion layer connected to the floating node in the circuit, the potential of the floating node is forcibly changed, and the change in power supply leakage current at that time is detected. be able to.
実施例 本発明による一実施例を説明する。Example An embodiment according to the present invention will be described.
図面は、本発明の検査方法を実施するための装置である
。同図で、１は光源、２はスポット状の光、３は被測定
デバイス（以下ＤＵＴと呼ぶ）、４はＸ−Ｙステージ、
５はＸ−Ｙステージ位置制御装置、６はパターンジェネ
レータ、７はＤＣ測定ユニット、８はコントローラ、９
は出力装置である。また、Ｘ−Ｙステージ位置制御装置
５、パターンジェネレータ６、ＤＣ測定ユニット７、出
力袋Ｎ９はケーブルによってコントローラ８と接続され
る。またＤＵＴ３の周辺は光シールド用ボックス１０に
よって光シールドされる。The drawing shows an apparatus for carrying out the inspection method of the present invention. In the figure, 1 is a light source, 2 is a spot of light, 3 is a device under test (hereinafter referred to as DUT), 4 is an X-Y stage,
5 is an X-Y stage position control device, 6 is a pattern generator, 7 is a DC measurement unit, 8 is a controller, 9
is the output device. Further, the X-Y stage position control device 5, pattern generator 6, DC measurement unit 7, and output bag N9 are connected to the controller 8 by a cable. Further, the periphery of the DUT 3 is optically shielded by an optical shielding box 10.
次に、この図面の装置を用いて、本発明の方法について
説明する。Next, the method of the present invention will be explained using the apparatus shown in this drawing.
ＤＵＴ３のチップ表面上に照射される光の照射面積に相
当する大きさを１ブロツクとして、チップ全体を理論上
、多数にブロック分けする。このときＸ−Ｙステージを
移動させてブロック分けした各ブロック内にだけ光が照
射されるようにＸ−Ｙステージ位置制御装置５によって
、Ｘ−Ｙステージを移動させる座標位置をコントローラ
８で制御して、同コントローラ８の指示によって任意の
ブロックに光が照射できるようにしてお（。次にパター
ンジェネレータ６とＤＣ測定ユニット７により、ＤＵＴ
３に電源電圧と入カバターンを印加して電源リークを測
定できる状態にセットする。Theoretically, the entire chip is divided into a large number of blocks, with each block having a size corresponding to the irradiation area of the light irradiated onto the chip surface of the DUT 3. At this time, the coordinate position to which the X-Y stage is moved is controlled by the controller 8 by the X-Y stage position control device 5 so that the X-Y stage is moved and the light is irradiated only within each divided block. Then, the pattern generator 6 and DC measurement unit 7 are used to irradiate light onto any block according to instructions from the controller 8.
Apply the power supply voltage and input cover turn to 3 and set it to a state where power leakage can be measured.
電源リークの測定値はコントローラ８からの指示があれ
ば、常に測定値をこのコントローラ８に送信できるよう
にセットする。以上の状態で、１ブロツクずつ光を照射
していき、その時の電源リークの測定値とブロックの位
置を記録してい（。The measured value of the power supply leak is set so that it can always be sent to the controller 8 if there is an instruction from the controller 8. In the above state, light is irradiated one block at a time, and the measured value of power leakage and the position of the block are recorded (.
光を照射したことによって電源リーク値の測定値が変化
したブロックがあれば、そのブロック内の回路にフロー
ティングノードが存在していることが推定できる。If there is a block in which the measured value of the power leakage value changes due to irradiation with light, it can be estimated that a floating node exists in the circuit within that block.
発明の効果
本発明によれば、ＣＭＯ３ＬＳＩのチップ内の回路のフ
ローティングノードを容易に検出することができ、故障
解析に要する時間を大幅に削減することができる。Effects of the Invention According to the present invention, floating nodes in circuits within a CMO3LSI chip can be easily detected, and the time required for failure analysis can be significantly reduced.
図面は本発明を実施するための検査装置概要図である。
１・・・・・・光源、２・・・・・・光源から出力され
る光、３・・・・・・被測定デバイス、４・・・・・・
Ｘ−Ｙステージ、５・・・・・・Ｘ−Ｙステージ位置制
御装置、６・・・・・・パターンジェネレータ、７・・
・・・・ＤＣ測定ユニット、８・・・・・・コントロー
ラ、９・・・・・・出力装置、１０・・・・・・光シー
ルド用ボックス・The drawing is a schematic diagram of an inspection device for implementing the present invention. 1...Light source, 2...Light output from the light source, 3...Device under test, 4...
X-Y stage, 5... X-Y stage position control device, 6... Pattern generator, 7...
...DC measurement unit, 8...Controller, 9...Output device, 10...Light shield box.
Claims (1)
ーンの拡散層の一部分に光を照射し、この光の照射位置
を移動させながら、リーク電流を検査することを特徴と
する半導体集積回路の検査方法。A method for inspecting a semiconductor integrated circuit, characterized by irradiating a portion of a diffusion layer of a circuit pattern formed on a chip surface of a semiconductor integrated circuit with light, and inspecting leakage current while moving the irradiation position of the light. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61248742A JPS63102331A (en) | 1986-10-20 | 1986-10-20 | Inspection of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61248742A JPS63102331A (en) | 1986-10-20 | 1986-10-20 | Inspection of semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63102331A true JPS63102331A (en) | 1988-05-07 |
Family
ID=17182686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61248742A Pending JPS63102331A (en) | 1986-10-20 | 1986-10-20 | Inspection of semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63102331A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056278A (en) * | 2008-08-28 | 2010-03-11 | Seiko Epson Corp | Semiconductor device inspecting method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721832A (en) * | 1980-07-15 | 1982-02-04 | Toshiba Corp | Measuring apparatus for semiconductor |
| JPS5780731A (en) * | 1980-11-07 | 1982-05-20 | Toshiba Corp | Detecting device for improper semiconductor |
-
1986
- 1986-10-20 JP JP61248742A patent/JPS63102331A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721832A (en) * | 1980-07-15 | 1982-02-04 | Toshiba Corp | Measuring apparatus for semiconductor |
| JPS5780731A (en) * | 1980-11-07 | 1982-05-20 | Toshiba Corp | Detecting device for improper semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056278A (en) * | 2008-08-28 | 2010-03-11 | Seiko Epson Corp | Semiconductor device inspecting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2356949A1 (en) | INTEGRATED CIRCUIT TEST STRUCTURE | |
| KR870000599A (en) | Semiconductor inspection device and semiconductor inspection method | |
| Stellari et al. | Testing and diagnostics of CMOS circuits using light emission from off-state leakage current | |
| JPH07159496A (en) | Device and method for inspecting integrated circuit | |
| JPS63102331A (en) | Inspection of semiconductor integrated circuit | |
| US5905381A (en) | Functional OBIC analysis | |
| NIKAWA | Laser-SQUID microscopy as a novel tool for inspection, monitoring and analysis of LSI-chip-defects: Nondestructive and non-electrical-contact technique | |
| US7200498B2 (en) | System for remediating cross contamination in semiconductor manufacturing processes | |
| JP2002033362A (en) | Semiconductor-inspecting device | |
| US7170056B2 (en) | Methodology and apparatus for leakage detection | |
| Llido et al. | Characterization and TCAD simulation of 90nm technology PMOS transistor under continuous photoelectric laser stimulation for failure analysis improvement | |
| JP2004327858A (en) | Method and device for inspecting semiconductor device | |
| JPH0479343A (en) | Method and device for analyzing semiconductor integrated circuit | |
| JP3055487B2 (en) | Semiconductor integrated circuit | |
| Kolzer et al. | Electrical characterization of megabit DRAMs. 11. Internal testing | |
| JPS5967645A (en) | Remedial device for defect of semiconductor | |
| JPH02194541A (en) | Optical prober | |
| JP2002055146A (en) | Method of manufacturing semiconductor device | |
| Marcello et al. | Complex automotive ICs defect localization driven by quiescent power supply current: Three cases study | |
| Smith et al. | Laser testing of integrated circuits | |
| JP2648947B2 (en) | Inspection equipment for semiconductor devices | |
| JPH01216548A (en) | Malfunction analyzer for semiconductor device | |
| Zulkifli et al. | Defect Finding for Power-Related Failure Due to Internal Circuitry Issue | |
| Fouillat et al. | Implementation of laser beam sensitive cells: A new approach for integrated circuits testing | |
| Weichold et al. | Imaging latch-up sites in CMOS integrated circuits using laser scanning |