JPS63102033U - - Google Patents
Info
- Publication number
- JPS63102033U JPS63102033U JP20122886U JP20122886U JPS63102033U JP S63102033 U JPS63102033 U JP S63102033U JP 20122886 U JP20122886 U JP 20122886U JP 20122886 U JP20122886 U JP 20122886U JP S63102033 U JPS63102033 U JP S63102033U
- Authority
- JP
- Japan
- Prior art keywords
- tape
- control section
- deck
- deck control
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
Description
第1図はこの考案によるテープレコーダの構成
を示す図、第2図は第1図のタイマースイツチの
モードに基づく動作モード図、第3図は従来のテ
ープレコーダの構成を示す図である。 1,2……テープデツキ、3……デツキ制御部
、4……タイマースイツチ、5……電圧検出回路
、6……電源回路、7……電源スイツチ、8……
タイマー回路。
を示す図、第2図は第1図のタイマースイツチの
モードに基づく動作モード図、第3図は従来のテ
ープレコーダの構成を示す図である。 1,2……テープデツキ、3……デツキ制御部
、4……タイマースイツチ、5……電圧検出回路
、6……電源回路、7……電源スイツチ、8……
タイマー回路。
Claims (1)
- 【実用新案登録請求の範囲】 記録及び再生機能を有した複数のテープデツキ
と、前記テープデツキを所定動作モードに制御す
るデツキ制御部と、前記デツキ制御部を所定時刻
にスタート制御するタイマー回路とを備え、 前記タイマー回路は複数回のオン・オフ時刻を
設定可能になされ、前記デツキ制御部を介して異
なる時刻に順次前記テープデツキをスタート制御
するように構成されていることを特徴とするテー
プレコーダ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20122886U JPS63102033U (ja) | 1986-12-24 | 1986-12-24 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20122886U JPS63102033U (ja) | 1986-12-24 | 1986-12-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63102033U true JPS63102033U (ja) | 1988-07-02 |
Family
ID=31164485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20122886U Pending JPS63102033U (ja) | 1986-12-24 | 1986-12-24 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63102033U (ja) |
-
1986
- 1986-12-24 JP JP20122886U patent/JPS63102033U/ja active Pending