JPS63101975A - Image processor - Google Patents

Image processor

Info

Publication number
JPS63101975A
JPS63101975A JP61247576A JP24757686A JPS63101975A JP S63101975 A JPS63101975 A JP S63101975A JP 61247576 A JP61247576 A JP 61247576A JP 24757686 A JP24757686 A JP 24757686A JP S63101975 A JPS63101975 A JP S63101975A
Authority
JP
Japan
Prior art keywords
image
address
read
buffer memory
storage section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61247576A
Other languages
Japanese (ja)
Inventor
Miyuki Enokida
幸 榎田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61247576A priority Critical patent/JPS63101975A/en
Publication of JPS63101975A publication Critical patent/JPS63101975A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To rapidly attain the deformation processing of an image with simple constitution by generating an address in a main scanning direction so as to store image data read by a 1st address generating means in a 2nd image storing part. CONSTITUTION:Image data specified by an address outputted from a reading address generating circuit 101 synchronously with an image synchronizing signal are read from an input image buffer memory 100 and the inputted image data are written in an output image buffer memory 102 by using an address generated from a writing address generating circuit 103 synchronously with the image synchronizing signal. Thereby, the number of picture elements such as rasters read out from an input image buffer 100 is less than the number of addresses generated at the time of writing data in the buffer memory 102 when its contrac tion ratio is <=1. Consequently, the image contracted in the raster direction is successively written in the buffer memory 102 and a deformed output image can be formed.

Description

【発明の詳細な説明】 [産業上の利用分腎] 本発明は画像処理装置、詳しくは入力された画像データ
を変形する画像処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Applications] The present invention relates to an image processing apparatus, and more particularly to an image processing apparatus that transforms input image data.

[従来の技術] 従来のこの種の装置での図形変換、例えば原画像に対す
る回転処理は、第9図(a)に示す原画像900から第
9図(b)に示す画像901の様に2次元回転するもの
が殆どであった。即ち、第9図(b)の画像901にお
いては一定回転角度、一定倍率で処理するための構成の
み備えていた。
[Prior Art] Graphical conversion, for example, rotation processing on an original image, in a conventional device of this type is performed by converting two images from an original image 900 shown in FIG. 9(a) to an image 901 shown in FIG. 9(b). Most of them were dimensional rotations. That is, the image 901 in FIG. 9(b) only has a configuration for processing at a constant rotation angle and constant magnification.

[発明が解決しようとする問題点] 従って、例えば第6図(a)に示す原画像60を第6図
(b)に示す回転後の画像(以下、出力画像という)6
2の様に線分61を基準釉にしての遠近図法的に3次元
回転処理することは不可能であるか、或いは複雑な計算
をしなければならないために、処理スピードが低下する
ものであった。例えば、出力画像を形成するときに、そ
の画像を表示用のビデオRAM等に1画素データ毎に展
開位置を計算していったのでは全画像を形成するまでに
極端に長い時間が費やされることになるわけである。
[Problems to be Solved by the Invention] Therefore, for example, the original image 60 shown in FIG. 6(a) is converted into a rotated image (hereinafter referred to as an output image) 6 shown in FIG. 6(b).
2, it is impossible to perform a three-dimensional rotation process using the perspective method using the line segment 61 as a reference glaze, or it requires complicated calculations, which reduces the processing speed. Ta. For example, when forming an output image, if the development position of the image is calculated for each pixel data in a video RAM for display, it will take an extremely long time to form the entire image. So it becomes.

更にまた、ハードウェアにて実現する場合には規模が大
きくなり過ぎてしまい、コスト高を免れないという問題
があった。
Furthermore, when it is implemented using hardware, the scale becomes too large, resulting in an unavoidable increase in cost.

本発明は上記従来技術に鑑みなされたものであって、簡
単な構成で、且つ高速に画像の変形処理することを可能
にする画像処理装置を提供することにある。
The present invention has been made in view of the above-mentioned prior art, and it is an object of the present invention to provide an image processing device that has a simple configuration and can perform image transformation processing at high speed.

[問題点を解決するための手段] この問題を解決するために本発明は以下に示す様な構成
から成る。
[Means for Solving the Problem] In order to solve this problem, the present invention has the following configuration.

すなわち、原画像の画素データを少なくとも1ライン分
格納する第1の画像格納部と、該第1の画像格納部に対
して前記画素データを読込むために主走査方向にアドレ
スを発生する第1のアドレス発生手段と、該第1のアド
レス発生手段により発生するアドレスの開始位置と走査
間隔を設定する第1の設定手段と、出力画像データを格
納する第2の画像格納部と、前記第1のアドレス発生手
段でもって読出した画素データを該第2の画像格納部に
格納するために主走査方向にアドレスを発生する第2の
アドレス発生手段と、該第2のアドレス開始位置を設定
する第2の設定手段とを備える。
That is, a first image storage section that stores at least one line of pixel data of an original image, and a first address that generates an address in the main scanning direction for reading the pixel data into the first image storage section. a generating means, a first setting means for setting a start position and a scanning interval of the address generated by the first address generating means, a second image storage section for storing output image data, and the first address. a second address generating means for generating an address in the main scanning direction for storing pixel data read by the generating means in the second image storage section; and a second address generating means for setting the second address start position. and setting means.

[作用] かかる本発明の構成において、第1の画像格納部に格納
された画像を第1の設定手段で設定された走査開始位音
と走査間隔で第1のアドレス発生手段から発生するアド
レスでもって画像データを読取り、読取た画像データを
第2の設定手段により設定された位置から第2のアドレ
ス発生手段から発生するアドレスでもって第2の画像格
納部に格納していって、変形画像を形成するものである
[Function] In the configuration of the present invention, the image stored in the first image storage section is read by the address generated from the first address generation means at the scan start position sound and scan interval set by the first setting means. The image data is then read, and the read image data is stored in the second image storage section from the position set by the second setting means using the address generated by the second address generation means, thereby generating a transformed image. It is something that forms.

し実施例〕 以下、添付図面に従って、本発明に係る実施例を詳細に
説明する。
Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

尚、本実施例においては、人力画像から出力画像を形成
するときに、その図形変換の一例として遠近図法的3次
元回転処理に応用した例を説明する。
In this embodiment, an example will be described in which a three-dimensional perspective rotation process is applied as an example of graphical transformation when an output image is formed from a human-powered image.

[回転処理の概要(第4図(a)、(b)。[Outline of rotation processing (Fig. 4 (a), (b).

第5図(a)、(b))] さて、本実施例では入力した原画像からラスタ順序に読
み取られる2次元デジタル画像を出力画像形成時に、そ
の主走査方向のアドレスの傾きは一定で、同じ倍率(画
素密度一定)で、ラスタ毎に徐々に変化していく回転、
即ち遠近図法的な3次元の回転処理を近似するものであ
る。この遠近図法的な立体回転にはいろいろあるが、本
実施例では第4図(a)に示す原画像40の線分41を
回転軸として、辺42を線分41より後方(紙面裏方向
)に回転、即ち、第4図(b)に示す様な出力画像43
を得る回転処理について説明する。
5(a), (b))] Now, in this embodiment, when forming an output image of a two-dimensional digital image read in raster order from an input original image, the inclination of the address in the main scanning direction is constant; Rotation that gradually changes for each raster at the same magnification (constant pixel density),
That is, it approximates three-dimensional rotation processing using perspective projection. There are various types of perspective three-dimensional rotation, but in this example, the rotation axis is the line segment 41 of the original image 40 shown in FIG. In other words, the output image 43 as shown in FIG. 4(b)
We will explain the rotation process to obtain .

−敗に2次元の表示装置において、遠近図法的な3次元
の回転処理は、例えばZ軸の回りの回転(回転角をθと
する)を考えると、 (X’ 、Y”、Z’、l) というマトリクス式で定義される。次に2次元の表示装
置に表示するために投影のための投資変換を行なう必要
がある。また、出力画像43を得るための処理を説明す
るために本実施例においては第5図(a)、(b)を用
意した。そして、同図(a)に示す原画像500が出力
画像(第5図(b))5oiを形成するまでを説明する
が、先に示した回転角θ、及び遠近図法的な回転を行う
領域の範囲等の初期条件は全て設定しであるものとして
説明する。
- In a two-dimensional display device, perspective-based three-dimensional rotation processing is, for example, considering rotation around the Z axis (rotation angle is θ): (X', Y'', Z', It is defined by the matrix formula 1).Next, it is necessary to perform investment conversion for projection in order to display it on a two-dimensional display device.Also, in order to explain the processing to obtain the output image 43, this book In the example, FIGS. 5(a) and 5(b) were prepared.The process until the original image 500 shown in FIG. 5(a) forms an output image (FIG. 5(b)) 5oi will be explained. , the rotation angle θ shown above, and the range of the area in which perspective rotation is performed, etc., will be described assuming that all the initial conditions have already been set.

[基本構成の説明(第1図)] さて、第5図(a)、(b)に示した様に入力画像50
0を出力画像501の様に、遠近図法的に立体回転する
場合を再び考えてみる。
[Description of basic configuration (Figure 1)] Now, as shown in Figures 5 (a) and (b), the input image 50
Let us consider again the case where 0 is rotated three-dimensionally in terms of perspective, as in the output image 501.

この場合、出力画像501の主走査方向(X@方向)及
び副走査方向(Y軸方向)の格子の間隔が入力画像50
0に対して変化しているのがわかる。具体的に言うと、
人力画像500のラスタ57は出力画像501のラスタ
56に対応しているのだが、ラスタ56の主走査方向の
長さが、ラスタ57に比べて短くなっていて、以下徐々
に出力画像501側のラスタの長さが長くなり、最後に
は入力画像のそれと等しい長さになっている(条件1と
いう)。更に、出力画像501の副走査の間隔も下側よ
りも上に行くに従って徐々にその間隔が短くなっている
(条件2という)のがわかる。つまり、これらの2つの
条件要素により、遠近図法的な立体回転が処理が達成さ
れるわけである。
In this case, the grid spacing in the main scanning direction (X @ direction) and sub-scanning direction (Y-axis direction) of the output image 501 is equal to that of the input image 501.
It can be seen that it changes with respect to 0. to be specific,
The raster 57 of the human image 500 corresponds to the raster 56 of the output image 501, but the length of the raster 56 in the main scanning direction is shorter than that of the raster 57. The length of the raster becomes longer and finally becomes equal to that of the input image (referred to as condition 1). Furthermore, it can be seen that the sub-scanning interval of the output image 501 gradually becomes shorter as it goes upwards from the bottom side (referred to as condition 2). In other words, with these two conditional elements, perspective-like three-dimensional rotation processing is achieved.

上述した条件1を達成するためには、入力画像500の
主走査方向にアドレスして画素データを読み込むとき、
その読み込む画素間隔を例えば1つおきに読み込むと、
結局人力画像のラスタ(主走査)方向で、半分の画素デ
ータを読み込むことになる。これを出力画像を格納する
メモリに順次格納していくと、半分の長さの画像ができ
ることになる。従って各ラスタ毎に入力画像に対する読
取り画素間隔を徐々に小さくしていくと、末広がりの画
像が形成されることになる。
In order to achieve the above-mentioned condition 1, when reading pixel data by addressing in the main scanning direction of the input image 500,
For example, if you read every other pixel interval,
In the end, half of the pixel data is read in the raster (main scanning) direction of the human image. If this is sequentially stored in the memory that stores the output image, an image with half the length will be created. Therefore, if the reading pixel interval for the input image is gradually reduced for each raster, an image that spreads toward the end will be formed.

また、条件2を達成するには、入力画像500から画素
データの読取るときの副走査間隔を徐々に小さくすれば
達成できることはわかるであろう。
Furthermore, it will be understood that condition 2 can be achieved by gradually decreasing the sub-scanning interval when reading pixel data from the input image 500.

更に、この様にして読み込まれた画素データを展開する
とき、その展開開始位置を設定することも必要である。
Furthermore, when developing the pixel data read in this way, it is also necessary to set the development start position.

第1図は、これらの処理内容を実現するための基本構成
図である。
FIG. 1 is a basic configuration diagram for realizing these processing contents.

図中、100は人力画像を格納するための入力画像バッ
ファメモリである。101は入力画像バッファメモリ1
00内に格納された画素データを読取るためのアドレス
を発生する読取りアドレス発生回路であり、設定された
間隔でアドレスを走査100a方向に発生するものであ
る。また、102は回転等の処理後の画像データを格納
するための出力画像バッファメモリであって、例えばこ
れが表示装置へのビデオRAMであっても良いし、印刷
装置に出力するための出力画像メモリであったりしても
良い。103は読取りアドレス発生回路101により読
み取られた画素データを出力画像バッファメモリ102
に書込むためのアドレスを、走査102aに示す様に発
生する書込みアドレス発生回路であり、設定された位置
から順にアドレスを発生するものである。また、104
及び105はアドレスバスであり、106は画素データ
用のデータバスである。尚、これら読取りアドレス発生
回路101及び書込みアドレス発生回路103の詳細に
ついては後述する。
In the figure, 100 is an input image buffer memory for storing human images. 101 is input image buffer memory 1
This is a read address generation circuit that generates an address for reading pixel data stored in 00, and generates addresses in the scanning direction 100a at set intervals. Further, 102 is an output image buffer memory for storing image data after processing such as rotation, and for example, this may be a video RAM for a display device, or an output image memory for outputting to a printing device. It may be. Reference numeral 103 denotes an image buffer memory 102 that outputs the pixel data read by the read address generation circuit 101.
This is a write address generation circuit that generates an address for writing to as shown in scan 102a, and generates addresses in order from a set position. Also, 104
and 105 are address buses, and 106 is a data bus for pixel data. The details of the read address generation circuit 101 and the write address generation circuit 103 will be described later.

さて、この様な構成からなる水装置において、先ず前処
理として出力画像501のラスタの開始画素50の様に
各ラスタ毎のアドレス佐賀を設定し、入力画像500に
対する出力画像501の各ラスタ方向(主走査方向)の
縮小率を求める。
Now, in a water device having such a configuration, first, as a preprocessing, an address saga for each raster is set like the start pixel 50 of the raster of the output image 501, and each raster direction (of the output image 501 with respect to the input image 500) is set. Find the reduction ratio in the main scanning direction).

[書き込みアドレス発生の説明(第2図)コこの様にし
て求めた縮小率でもって出力画像のラスタ方向のアドレ
スを発生(このアドレスは出力画像バッファメモリ10
3に出力される)する原理を説明する。
[Explanation of write address generation (Figure 2)] Generate an address in the raster direction of the output image using the reduction ratio obtained in this way (this address is written in the output image buffer memory 10).
3) will be explained.

第2図は、書込みアドレス発生回路103の内部構成図
である。
FIG. 2 is an internal configuration diagram of write address generation circuit 103.

メモリ20には、前処理で演算された値、すなわち画像
の各ラスタ毎の格納開始位置情報が蓄えられていて、カ
ウントレジスタ21は初期値が与えられると画素同期信
号が入ってくる毎に1つインクリメントされるように構
成されているレジスタである。またレジスタ22は値が
セットされると、次の値がセットされるまで値を覚えて
いるレジスタである。
The memory 20 stores the values calculated in preprocessing, that is, the storage start position information for each raster of the image, and the count register 21 is set to 1 each time a pixel synchronization signal is received after an initial value is given. This register is configured to be incremented by one. Further, the register 22 is a register that, when a value is set, remembers the value until the next value is set.

この回路で、第5図(b)のラスタ56のパスを求める
ための勃作を説明する。
An explanation will be given of how this circuit is used to find the path of the raster 56 in FIG. 5(b).

まず、メモリ20に副走査同期信号が入ることによって
ラスタ56の開始画素50のX、Yアドレスが読み出さ
れ、それぞれXアドレスがカウントレジスタ21に、Y
アドレスがレジスタ22にセットされる。その後、画素
同期信号が入ってくるたびにカウントレジスタ21にセ
ットされているXアドレスが1づつインクリメントされ
て、信号線23として出力される。またYアドレスはセ
ットされた値と同じ値が信号線24から出力される。こ
れらの処理を終了画素51のアドレスになるまで繰返す
ことによって、ラスタ56上にある出力画素のアドレス
を求めることができる。同様に1ラインのラスタスキャ
ンが終了すると、次のラスク開始位舒がメモリ20より
読出され、X座標がカウントレジスタ21に、Y座標が
レジスタ22にそれぞれセットされる。以後、同様の処
理を繰返すことになる。この書込みアドレス発生回路1
03はカラ〉・トレジスタ21とレジスタ22とメモリ
20だけで構成されているため、回路コストの低下と、
レジスタの内容を更新するのは副走査同期信号によるも
のだけであるため、充分に早いスピードを得ることがで
きる。
First, the X and Y addresses of the starting pixel 50 of the raster 56 are read out by inputting the sub-scanning synchronization signal to the memory 20, and the respective X addresses are stored in the count register 21 and the Y
The address is set in register 22. Thereafter, each time a pixel synchronization signal is input, the X address set in the count register 21 is incremented by 1 and output as a signal line 23. Further, the same value as the set value of the Y address is outputted from the signal line 24. By repeating these processes until the address of the end pixel 51 is reached, the address of the output pixel on the raster 56 can be determined. Similarly, when the raster scan of one line is completed, the next raster start position is read out from the memory 20, and the X coordinate and Y coordinate are set in the count register 21 and the register 22, respectively. Thereafter, the same process will be repeated. This write address generation circuit 1
03 is composed of only a color register 21, a register 22, and a memory 20, which reduces circuit cost.
Since the contents of the register are updated only by the sub-scanning synchronization signal, a sufficiently high speed can be obtained.

[読み込みアドレス発生の説明(第3図)コ次に入力画
像バッファメモリ101から画素データの読み込むため
のアドレスを発生する読取リアドレス発生回路101(
第3図)について説明する。
[Explanation of read address generation (FIG. 3)] Next, the read read address generation circuit 101 (which generates an address for reading pixel data from the input image buffer memory 101)
Fig. 3) will be explained.

図中、30はメモリであって、第2図中のメモリ20と
同じ機能を持つもので、前処理で演算された出力画像の
各ラスク毎の縮小率が蓄えられている。また31.33
.34は次の値がセットされるまでは値を保持している
レジスタであり、32は加算器である。これら、レジス
タ中でレジスタ33は画素同期信号に同期して、増分レ
ジスタ31の値が加算器32によって次々と足し込まれ
ていく構成になっている。
In the figure, a memory 30 has the same function as the memory 20 in FIG. 2, and stores the reduction ratio for each rask of the output image calculated in the preprocessing. Also 31.33
.. 34 is a register that holds a value until the next value is set, and 32 is an adder. Among these registers, the register 33 is configured such that the value of the increment register 31 is successively added by an adder 32 in synchronization with the pixel synchronization signal.

具体的な動作を以下に説明する。The specific operation will be explained below.

入力画像バッファメモリ100に画像が格納されると、
メモリ30内に記憶された縮小率の逆数を増分値レジス
タ31に格納すると共に、人力画像バッファメモリ10
0に対してスキャンの開始位買である、X、Y座標をそ
れぞれレジスタ33及びレジスタ34に格納する。
When an image is stored in the input image buffer memory 100,
The reciprocal of the reduction ratio stored in the memory 30 is stored in the increment value register 31, and the manual image buffer memory 10
The X and Y coordinates, which are the scan start positions relative to 0, are stored in registers 33 and 34, respectively.

以下、画素同期信号(主走査同期信号)か入力される度
に増分値レジスタ31にセットされた値とレジスタ33
内に格納された値とが加算器32で加算され、その加算
された整数部分がXアドレスとなって信号線35に出力
される。尚−、レジスタ34からは少なくとも1ラスタ
中には常に同じ値がYアドレスとして信号線36に出力
されるものである。
Below, the value set in the increment value register 31 and the register 33 each time a pixel synchronization signal (main scanning synchronization signal) is input.
The adder 32 adds the values stored in the X address to the signal line 35, and the added integer part becomes the X address and is output to the signal line 35. Note that the same value is always output from the register 34 to the signal line 36 as a Y address during at least one raster.

例えば、縮小率が“O,S” (出力画像の横方向のテ
スク1本の長さが人力画像のそれの半分となる)のとき
には、増分値レジスタ31には縮小率の逆数、すなわち
“°2”(・、・ 1/ (0,5)−2)が格納され
る。そして、読み取り開始アドレスのX、 Yの座標を
共に“°O°°とすると、結局レジスタ33から信号線
35に出力されるXアドレスは0゜2.4,6.・・・
と1つおぎになる。尚、この場合レジスタ34から出力
される値(Yアドレス)は“0”である。そして、これ
ら信号線35.36は入力画像バッファメモリ100に
出力されることになる。
For example, when the reduction ratio is "O, S" (the length of one horizontal test of the output image is half that of the human image), the increment value register 31 stores the reciprocal of the reduction ratio, that is, "° 2” (・,・1/(0,5)−2) is stored. If the X and Y coordinates of the reading start address are both "°O°°," then the X address output from the register 33 to the signal line 35 is 0°2.4, 6, etc.
It becomes one ogi. In this case, the value (Y address) output from the register 34 is "0". These signal lines 35 and 36 are then output to the input image buffer memory 100.

この様にして設定された間隔でアドレスを発生すること
により、縮小率に相当する画素数分の画素が読出される
ことになる。尚、以降のラスク毎のアドレスを発生する
ときの、そのY方向の読み取り開始位音もメモリ30に
されるが、そのY方向のアドレス開始位音の間隔を例え
ば15.14.13゜12、・・・、2.1とすること
により、出力画像の副走査方向の間隔が上から下方向に
いくに従って徐々に広くなり、最後には、入力画像のそ
れと略同じ間隔になる。
By generating addresses at set intervals in this manner, pixels corresponding to the number of pixels corresponding to the reduction ratio are read out. Note that when generating addresses for each subsequent rask, the reading start position sound in the Y direction is also stored in the memory 30, but the interval between the address start position sounds in the Y direction is set to, for example, 15.14.13°12. . . , 2.1, the interval in the sub-scanning direction of the output image gradually becomes wider from the top to the bottom, and finally becomes approximately the same interval as that of the input image.

尚、この読込みアドレス発生回路は加算器とレジスタだ
けで構成されているため、第2図に示した書み込みアド
レス発生回路と同様に回路コストの低下と充分に早いス
ピードを得ることがでとる。
Furthermore, since this read address generation circuit is composed only of adders and registers, it is possible to reduce the circuit cost and obtain sufficiently high speed in the same way as the write address generation circuit shown in Fig. 2. .

[画像の立体回転処理の説明] さて、以上の説明した書き込みアドレス発生回路103
と読み取りアドレス発生回路101とを組合わせると本
実施例の目的である、遠近図法的な回転処理された画像
を形成することができることになる。
[Description of three-dimensional image rotation processing] Now, the write address generation circuit 103 explained above
By combining this and the reading address generation circuit 101, it is possible to form an image that has undergone perspective rotation processing, which is the purpose of this embodiment.

以下に、その説明をする。The explanation will be given below.

先に説明した第2図の読み込みアドレス発生回路から画
素同期信号に同期して出力されるアドレスでもって指定
された画素データを入力画像バッファメモリ101より
読み込むと共に、第3図に示した書き込みアドレス発生
回路で同様に画素同期信号に同期して発生するアドレス
でもって、出力画像バッファメモリに読み込まれた画素
データを書込む。
The pixel data specified by the address output in synchronization with the pixel synchronization signal from the read address generation circuit shown in FIG. 2 described above is read from the input image buffer memory 101, and the write address shown in FIG. 3 is generated. Similarly, the circuit writes the pixel data read into the output image buffer memory using an address generated in synchronization with the pixel synchronization signal.

従って入力画像バッフアメそり101内から読み出され
るラスク毎の画素数は、その縮小率が−  ゛1°゛以
下のとき、出力画像バッファメモリ103に書込むとき
に発生するアドレス数より少なくなる。その結果、ラス
ク方向に縮小された画像が出力画像バッファメモリ10
3に順次書込まれていくことにより、第5図(b)に示
す様な出力画像501が形成されるわけである。
Therefore, the number of pixels read out from the input image buffer memory 101 for each rask is smaller than the number of addresses generated when writing to the output image buffer memory 103 when the reduction ratio is -1° or less. As a result, the image reduced in the raster direction is stored in the output image buffer memory 10.
3, an output image 501 as shown in FIG. 5(b) is formed.

尚、上述した例で、メモリ20及びメモリ30に格納さ
れたアドレス間隔、及び書込み開始位置はソフトウェア
的に、あるいはハードウェア的に演算して求めるものと
する。
In the above example, it is assumed that the address interval stored in the memory 20 and the memory 30 and the write start position are calculated by software or hardware.

以上述べた構成により、ラスク順次で入力される画像デ
ータを遠近図法的に回転させた画像に変換できるが、縮
小率及びその出力画像を形成するときの書込み開始位置
のみを計算し、レジスタに格納すれば、後はハードウェ
アでもって変換処理されるため、その処理速度は高速に
なる。尚、本実施例では人力画像バッファメモリ100
を人力画像全体が格納できる容量を持つものとして説明
したが、これに限定されるものではなく、最小で1ライ
ン分の容量があれば十分に本実施例の効果を達成できる
。なぜならば、副操作方向の間隔は人力画像バッフアメ
そり100に画像データを格納するときに、その間隔で
例えばCOD等で読み取り、その画像を格納していけば
よいからである。
With the configuration described above, it is possible to convert image data input in rask sequential order into an image rotated in perspective, but only the reduction ratio and the writing start position when forming the output image are calculated and stored in the register. Then, the conversion process will be done by hardware, so the processing speed will be faster. In this embodiment, the human image buffer memory 100
has been described as having a capacity that can store the entire human-powered image, but it is not limited to this, and the effects of this embodiment can be sufficiently achieved as long as the capacity is at least one line. This is because when storing image data in the manual image buffer 100, the intervals in the sub-operation direction can be read using COD, etc., and the images can be stored.

[他の実施例の説明(第7図(a)、(b))]前記実
施例ては、第4図(a)を入力画像とし、出力画像とし
て第4図(b)に示すような画像となるような遠近図法
的な3次元の回転処理を考えたが、第7図(a)に示す
画像を人力画像とし、出力画像として第7図(b)に示
すような画像を得る遠近図法的な3次元の回転処理も考
えられる。この時の処理方法を以下に示す。
[Description of other embodiments (Fig. 7(a), (b))] In the above embodiment, Fig. 4(a) is used as an input image, and the output image is as shown in Fig. 4(b). We considered a perspective three-dimensional rotation process that would produce an image, but the image shown in Figure 7(a) was taken as a human image, and the perspective method to obtain the image shown in Figure 7(b) as an output image was considered. Diagrammatic three-dimensional rotation processing may also be considered. The processing method at this time is shown below.

入力画像に対する画素データの座標を求める処理は、前
記実施例の動作で良く、第2図に示す出力画像の主走査
方向のバスを求める装置の動作として、メモリ20に蓄
えられている出力開始画素のX、Yアドレスを前記実施
例とは逆のレジスタにセット、即ち、出力開始画素のX
アドレスをレジスタ22に、Yアドレスをカウントレジ
スタ21にセットすることにより筒単に実現することが
できる。
The process of determining the coordinates of pixel data with respect to the input image may be performed by the operation of the above embodiment, and as the operation of the apparatus for determining the bus in the main scanning direction of the output image shown in FIG. Set the X and Y addresses of the
This can be achieved simply by setting the address in the register 22 and the Y address in the count register 21.

[出力画像の変形例の説明(第8図)]また、本本実例
では出力画像の副走査方向の端の線では直線であったが
、第8図の出力画像81.82.83に示すように原画
像80に対する変形出力画像を得ることもできる。この
様な出力画像を形成するには、メモリ20にセットする
書込み開始アドレス値を曲線的に変化させ、更にメモリ
30に格納する縮小率の変化を昇順や降順などの一定方
向のみに限定せず、様々な値に設定すれば、出力画像8
1,82.83以外の様々な形態の出力画像を形成する
ことができる。
[Explanation of modified example of output image (Fig. 8)] Also, in this example, the end line in the sub-scanning direction of the output image was a straight line, but as shown in output images 81, 82, and 83 of Fig. 8. It is also possible to obtain a modified output image for the original image 80. In order to form such an output image, the write start address value set in the memory 20 is changed in a curved manner, and the change in the reduction ratio stored in the memory 30 is not limited to only a fixed direction such as ascending or descending order. , if you set it to various values, the output image 8
It is possible to form output images in various formats other than 1,82,83.

以上説明したように、本実施例によればラスク順次に入
ってくる2次元デジタル画像データを疑似的に3次元の
データとし、遠近図法的な回転処理を簡単な回路構成で
、しかも高速に実現することができる。
As explained above, according to this embodiment, the two-dimensional digital image data that is received sequentially in rask order is made into pseudo three-dimensional data, and perspective rotation processing is realized with a simple circuit configuration and at high speed. can do.

尚、本実施例では縮小率を1以下として説明したが、こ
れに限定されるものではなく、1以上であっても全く構
わない。
Although the present embodiment has been described with the reduction ratio being 1 or less, the reduction ratio is not limited to this, and may be 1 or more.

[発明の効果コ 以上説明した様に本発明によれば、極めて簡単な構成で
、且つ高速に原画像に対する変形画像を形成することが
できる。
[Effects of the Invention] As explained above, according to the present invention, a modified image of an original image can be formed with an extremely simple configuration and at high speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本実施例の画像処理装置の基本第13成図、 第2図は古込みアドレス発生回路を示す図、第3図は読
取りアドレス発生回路を示す図、第4図(a)、(b)
〜第7図(a)、(b)は入力画像と出力画像の関係を
示す図、第8図は入力画像に対する出力画像の変形例を
示す図、 第9図(a)、(b)は人力画像の平面回転を示す図で
ある。 図中、100・・・入力画像バッファメモリ、101読
取りアドレス発生回路、102・・・出力画像バッファ
メモリ、103書込みアドレス発生回路、104.10
5・・・アドレスバス、106・・・データバス、20
.30・・・メモリ、21・・・カウントレジスタ、2
2,33.34・・・レジスタ、31・・・増分値レジ
スタ、32・・・加算器である。 特許出願人   キャノン株式会社 ロー一つ、( 第 1 図 第2図 第4図 (b) 第9図  (0) 百個綱[C (〕
FIG. 1 is a basic thirteenth diagram of the image processing apparatus of this embodiment, FIG. 2 is a diagram showing an old address generation circuit, FIG. 3 is a diagram showing a read address generation circuit, FIG. 4(a), (b)
- Figures 7(a) and (b) are diagrams showing the relationship between input images and output images, Figure 8 is a diagram showing a modification example of the output image with respect to the input image, and Figures 9 (a) and (b) are diagrams showing the relationship between the input image and the output image. FIG. 3 is a diagram showing plane rotation of a human-powered image. In the figure, 100... input image buffer memory, 101 read address generation circuit, 102... output image buffer memory, 103 write address generation circuit, 104.10
5...Address bus, 106...Data bus, 20
.. 30...Memory, 21...Count register, 2
2, 33, 34...Register, 31...Increment value register, 32...Adder. Patent Applicant: Canon Co., Ltd. (Figure 1, Figure 2, Figure 4 (b) Figure 9 (0) 100 ropes [C (]

Claims (4)

【特許請求の範囲】[Claims] (1)原画像の画素データを少なくとも1ライン分格納
する第1の画像格納部と、該第1の画像格納部に対して
前記画素データを読込むために主走査方向にアドレスを
発生する第1のアドレス発生手段と、該第1のアドレス
発生手段により発生するアドレスの開始位置と走査間隔
を設定する第1の設定手段と、出力画像データを格納す
る第2の画像格納部と、前記第1のアドレス発生手段で
もつて読出した画素データを該第2の画像格納部に格納
するために主走査方向にアドレスを発生する第2のアド
レス発生手段と、該第2のアドレス開始位置を設定する
第2の設定手段とを備え、前記原画像に対する変形画像
を前記第2の画像格納部内に展開することを特徴とする
画像処理装置。
(1) A first image storage section that stores at least one line of pixel data of an original image, and a first image storage section that generates an address in the main scanning direction to read the pixel data into the first image storage section. an address generating means, a first setting means for setting a start position and a scanning interval of an address generated by the first address generating means, a second image storage section for storing output image data, and a second image storage section for storing output image data; a second address generating means for generating an address in the main scanning direction in order to store the pixel data read by the address generating means in the second image storage section; and a second address generating means for setting the second address start position. setting means, and develops a modified image of the original image in the second image storage section.
(2)第1、第2のアドレス発生手段は互いに同期して
アドレスを発生することを特徴とする特許請求の範囲第
1項記載の画像処理装置。
(2) The image processing apparatus according to claim 1, wherein the first and second address generating means generate addresses in synchronization with each other.
(3)第1、第2の設定手段は第1、第2のアドレス発
生手段により発生するアドレスが1ライン走査する度に
設定することを特徴とする特許請求の範囲第1項記載の
画像処理装置。
(3) Image processing according to claim 1, characterized in that the first and second setting means are set each time the address generated by the first and second address generation means scans one line. Device.
(4)変形画像は遠近図法的な立体回転画像であること
を特徴とする特許請求の範囲第1項記載の画像処理装置
(4) The image processing device according to claim 1, wherein the deformed image is a perspective three-dimensional rotation image.
JP61247576A 1986-10-20 1986-10-20 Image processor Pending JPS63101975A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61247576A JPS63101975A (en) 1986-10-20 1986-10-20 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61247576A JPS63101975A (en) 1986-10-20 1986-10-20 Image processor

Publications (1)

Publication Number Publication Date
JPS63101975A true JPS63101975A (en) 1988-05-06

Family

ID=17165550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61247576A Pending JPS63101975A (en) 1986-10-20 1986-10-20 Image processor

Country Status (1)

Country Link
JP (1) JPS63101975A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995001630A1 (en) * 1993-06-30 1995-01-12 Sega Enterprises, Ltd. Image processing device and method therefor, and electronic device having image processing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995001630A1 (en) * 1993-06-30 1995-01-12 Sega Enterprises, Ltd. Image processing device and method therefor, and electronic device having image processing device
US5848201A (en) * 1993-06-30 1998-12-08 Sega Enterprises Image processing system and its method and electronic system having an image processing system
US5872872A (en) * 1993-06-30 1999-02-16 Sega Enterprises Image processing system and its method and electronic system having an image processing system

Similar Documents

Publication Publication Date Title
US5847714A (en) Interpolation method and apparatus for fast image magnification
JP3224866B2 (en) Tile processing method for batch rotation, scaling and digital halftone screening of images
EP0360155B1 (en) Image transformation method and device
US5202670A (en) Image processing apparatus
JP2773354B2 (en) Special effect device and special effect generation method
JPH04501798A (en) Device and method for suppressing moiré patterns generated by addressing fonts
JPS6380375A (en) Texture mapping device
US4607340A (en) Line smoothing circuit for graphic display units
JP3022405B2 (en) Image memory controller
JPH0998340A (en) Image pickup device
JP3009525B2 (en) Vector image drawing equipment
JPS63101975A (en) Image processor
US6670965B1 (en) Single-pass warping engine
JPH04195137A (en) Halftone image forming method
JPS6217236B2 (en)
JPH0481231B2 (en)
JPS6366678A (en) Image processor
JPS63124178A (en) Picture processor
JPH04354068A (en) Method and device for interpolating picture data
JP2803576B2 (en) Image processing device
JPS6220074A (en) Image processing method
JP6926940B2 (en) Image processing equipment and programs
JPS62533B2 (en)
JP2991735B2 (en) Buffering method
JP2861097B2 (en) Shading image generation method and apparatus