JPS6284472A - Reference signal generation circuit - Google Patents

Reference signal generation circuit

Info

Publication number
JPS6284472A
JPS6284472A JP22520485A JP22520485A JPS6284472A JP S6284472 A JPS6284472 A JP S6284472A JP 22520485 A JP22520485 A JP 22520485A JP 22520485 A JP22520485 A JP 22520485A JP S6284472 A JPS6284472 A JP S6284472A
Authority
JP
Japan
Prior art keywords
frequency
phase
servo pulse
comparison
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22520485A
Other languages
Japanese (ja)
Inventor
Masahiro Takagi
正宏 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22520485A priority Critical patent/JPS6284472A/en
Publication of JPS6284472A publication Critical patent/JPS6284472A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the early stabilization by controlling the generation of a reference clock through frequency comparison with the frequency of a servo pulse at the time of the leading of a servo motor and switching an operation so as to control the generation of a reference clock through phase comparison after the stable rotational speed is obtained. CONSTITUTION:A switching control part 51 controls a frequency comparison part 52 so as to activate in a FAST mode, and transmits the shift amount of the frequency as an increment signal 2' and a decrement signal 3' to a charge pump 2. In such a NORMAL mode where the servo pulse 1' comes to stably input continuously, the switching control part 51 switches the operation so as to activate a phase comparison part 53, thence onward generates and outputs the reference clock 5' from a phase shift amount due to the phase comparison. Thus the operation can follow the servo pulse which tends to be intermittent and can be stabilized in an earlier time.

Description

【発明の詳細な説明】 〔概要〕 ヘッドの位置付は用基準クロックを発生する基準信号発
生回路であって、サーボモータの立上げ時期(ファース
トモード期間)はサーボパルスの周波数との周波数比較
により基準クロックの発生を制御し、安定した回転速度
が得られる時点以降(ノーマルモード期間)からは、サ
ーボパルスとの位相比較により基準クロックの発生を制
御するように切替えることにより、基準信号発生回路の
早期安定化が可能となる。
[Detailed Description of the Invention] [Summary] Head positioning is performed by a reference signal generation circuit that generates a reference clock, and the start-up timing of the servo motor (first mode period) is determined by frequency comparison with the frequency of servo pulses. After the reference clock generation is controlled and a stable rotational speed is obtained (normal mode period), the reference clock generation is controlled by phase comparison with the servo pulse. Early stabilization is possible.

〔産業上の利用分野〕[Industrial application field]

本発明は、ヘッドの位置付は用基準クロックを早期に安
定化して発生する基準信号発生回路に関する。
The present invention relates to a reference signal generating circuit that quickly stabilizes and generates a reference clock for head positioning.

例えば、情報処理システムの外部記憶装置等として使用
されている磁気ディスク装置においては、ヘッドを記録
媒体上の目標位置に位置付けする動作がある。
For example, in a magnetic disk device used as an external storage device of an information processing system, there is an operation of positioning a head at a target position on a recording medium.

このヘッド位置付は動作を行う場合、目標位置に正確に
位置付けするための基準の信号となる基準クロックを内
部で作成しているが、かかる基準クロックを早期に安定
化して出力することは、位置付は動作を迅速に、しかも
正確に行う上で必要となる。
When performing this head positioning operation, a reference clock is created internally that serves as a reference signal for accurately positioning the target position. Attachment is necessary to perform operations quickly and accurately.

〔従来の技術と発明が解決しようとする問題点〕第3図
は従来例を説明するブロック図を示す。
[Prior art and problems to be solved by the invention] FIG. 3 shows a block diagram illustrating a conventional example.

本ブロック図は、磁ディスク装置の制御部(図示してな
い)の一部をなすもので、外部からの信号(この場合は
サーボパルス■)により任意の周波数を発生ずる回路を
なしている。
This block diagram forms part of a control section (not shown) of a magnetic disk drive, and constitutes a circuit that generates an arbitrary frequency in response to an external signal (in this case, a servo pulse (2)).

このブロック図は、サーボパルス■との位相を比較して
、その位相差をインクリメント信号■、及びデクリメン
ト信号■として送出する位相比較部1と、 位相比較部1からのインクリメント信号■、及びデクリ
メント信号■による位相ずれ量を電圧値に変換するチャ
ージポンプ2と、 チャージポンプ2からの電圧により発振周波数を制御す
る電圧制御発振器(以下VCOと称する)3と、 VCO3の出力周波数を1/Nに分周して位相比較部1
に帰還させる1/N分周器4とから構成されている。
This block diagram shows a phase comparator 1 that compares the phase with the servo pulse ■ and sends out the phase difference as an increment signal ■ and a decrement signal ■, and an increment signal ■ and a decrement signal from the phase comparator 1. A charge pump 2 that converts the amount of phase shift due to Phase comparator 1
and a 1/N frequency divider 4 that feeds back the signal.

磁気ディスク装置では、記録媒体等の回転を駆動するサ
ーボモータ(図示してない)が回転を開始して安定な回
転速度(例えば、モータの回転周期として1.67m5
)に至るまでをファーストモード(以HF A S T
モードと称する)、安定な回転速度が得られるようにな
った以降をノーマルモード(N。
In a magnetic disk drive, a servo motor (not shown) that drives the rotation of a recording medium etc. starts rotating at a stable rotational speed (for example, the rotation period of the motor is 1.67m5).
) up to the first mode (HF A S T
mode), and after a stable rotational speed can be obtained, the normal mode (N.

RM A 1.モードと称する)として各種動作の制御
を行っている。
RM A 1. (referred to as modes) to control various operations.

通常、FASTモード時に得られるサーボパルス■は不
安定であり、そのパルス間隔も広く (即ち、低周波数
である)、その間隔も順次変化する。又、NORMAL
モードはそのパルス間隔も一定でFASTモード時より
も高い周波数で安定している。
Normally, the servo pulses (2) obtained in the FAST mode are unstable, the pulse intervals are wide (that is, the frequency is low), and the intervals also change sequentially. Also, NORMAL
The mode has a constant pulse interval and is stable at a higher frequency than in FAST mode.

一方、チャージポンプ2で取扱う周波数帯域は限定され
ているため、FASTモード時とNORMALモード時
との引き込み可能帯域を変位させる必要があり、これは
FASTモード/ NORMAI、モード信号■を入力
させ制御している。
On the other hand, since the frequency band handled by the charge pump 2 is limited, it is necessary to shift the pullable band between FAST mode and NORMAL mode, and this is controlled by inputting the FAST mode/NORMAI and mode signals ■. ing.

尚、位相比較を行う場合、安定した位相での比較では、
安定した出力を得ることが可能であるが、その位相が不
安定で変位する位相との比較では安定した出力を得るこ
とが困難である。
In addition, when performing phase comparison, when comparing at a stable phase,
Although it is possible to obtain a stable output, the phase is unstable and it is difficult to obtain a stable output when compared with a phase that shifts.

即ち、断続的になり勝ちなサーボパルス■での位相比較
の場合、サーボパルス■に追従することが出来なく比較
結果を出力することが出来ない場合がある。
That is, in the case of phase comparison using the servo pulse (2), which tends to be intermittent, it may not be possible to follow the servo pulse (2) and the comparison result may not be output.

上記のように、従来の方式でのサーボパルス■の位相比
較結果から、安定した基準クロック■を得るためには、
かなりの時間を要すると言う問題点がある。
As mentioned above, in order to obtain a stable reference clock ■ from the phase comparison results of the servo pulse ■ using the conventional method,
The problem is that it takes a considerable amount of time.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理ブロック図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.

本原理ブロック図は第3図で説明したチャージポンプ2
.VCO3,1/N分周器4と、入力するサーボパルス
■の周波数比較機能1位相比較機能及び両機能を切替え
る切替え機能とを備えた位相/周波数比較部5とから構
成されている。
This principle block diagram is the charge pump 2 explained in Fig. 3.
.. It is composed of a VCO 3, a 1/N frequency divider 4, and a phase/frequency comparison section 5 having a frequency comparison function 1 for input servo pulses, a phase comparison function, and a switching function for switching both functions.

尚、チャージポンプ2の制御は常時NORMALモード
信号■で行われるものとする。
It is assumed that the control of the charge pump 2 is always performed using the NORMAL mode signal (2).

〔作用〕[Effect]

チャージポンプは常時NORM^Lモードで制御し、位
相/周波数比較部ではサーボパルスとの比較機能部分を
サーボモータの立上げ時期、即ちFASTモード時期は
サーボパルスの周波数との周波数比較で行い、安定した
時点、即ちNORMALモードに達するとサーボパルス
との位相比較で行うようにFASTモード/NORMA
!、モード信号で切替えるように構成することにより、
FASTモード時での周波数比較では断続的になり勝ち
なサーボパルスであっても追従し、基準信号発生回路の
早期安定化が可能となる。
The charge pump is always controlled in NORM^L mode, and the phase/frequency comparison section performs a comparison function with the servo pulse at the start-up time of the servo motor, that is, at the FAST mode, by comparing the frequency with the servo pulse frequency to ensure stability. When it reaches the NORMAL mode, the FAST mode/NORMA mode is activated by phase comparison with the servo pulse.
! , by configuring it to switch using a mode signal.
In frequency comparison in the FAST mode, even servo pulses that tend to be intermittent can be tracked, making it possible to stabilize the reference signal generation circuit at an early stage.

〔実施例〕〔Example〕

以下本発明の要旨を第2図に示す実施例により具体的に
説明する。
The gist of the present invention will be specifically explained below with reference to an embodiment shown in FIG.

第2図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。
FIG. 2 shows a block diagram illustrating the invention in detail. Note that the same reference numerals indicate the same objects throughout the figures.

本実施例の位相/周波数比較部5は、 FASTモード/NORMALモード信号■により位相
/周波数比較部5の機能を周波数比較又は位相比較に切
替える切替制御部51と、 サーボパルス■の周波数と自走周波数の帰還信号■の周
波数との周波数比較を行い、そのずれ量を送出する周波
数比較部52と、 サーボパルス■の位相と帰還信号■の位相との比較を行
い、そのずれ量を送出する位相比較部53と、 周波数比較部52及び位相比較部53から送出されるず
れ量をインクリメント信号■及びデクリメント信号■と
して出力する信号出力部54とから構成されている。
The phase/frequency comparison unit 5 of this embodiment includes a switching control unit 51 that switches the function of the phase/frequency comparison unit 5 to frequency comparison or phase comparison using the FAST mode/NORMAL mode signal ■, and a switching control unit 51 that switches the function of the phase/frequency comparison unit 5 to frequency comparison or phase comparison using the FAST mode/NORMAL mode signal A frequency comparison section 52 that compares the frequency with the frequency of the feedback signal ■ and sends out the amount of deviation, and a phase comparison section 52 that compares the phase of the servo pulse ■ with the phase of the feedback signal ■ and sends out the amount of deviation. It is comprised of a comparison section 53 and a signal output section 54 that outputs the amount of deviation sent from the frequency comparison section 52 and the phase comparison section 53 as an increment signal (2) and a decrement signal (2).

例えば、断続的になり勝らなサーボパルス■であっても
、周波数比較には追従可能なことを利用して、切替制御
部51はFASTモード時点では周波数比較部52が活
性化するように制御し、その周波数ずれ量をインクリメ
ント信号■及びデクリメント信号■としてチャージポン
プ2に送出する。
For example, the switching control section 51 controls the frequency comparison section 52 to be activated in the FAST mode, taking advantage of the fact that it is possible to follow the frequency comparison even if the servo pulse is intermittent and unsuitable. Then, the amount of frequency deviation is sent to the charge pump 2 as an increment signal (2) and a decrement signal (2).

尚、チャージポンプ2はNORM^I、モード時の周波
数帯域(NORMALモード信号■で設定)に頭書から
設定して置く。
Note that the charge pump 2 is set to the NORM^I mode frequency band (set by the NORMAL mode signal ■) from the beginning.

次に、サーボパルス■が連続的に安定して入力するよう
になるNORMALモード時点では、切替制御部51は
位相比較部53を活性化するように切替え、以降は位相
比較による位相ずれ量で基準クロック■を作成し出力す
る。
Next, in the NORMAL mode when the servo pulses ■ are inputted continuously and stably, the switching control section 51 switches to activate the phase comparison section 53, and from then on, the phase shift amount by phase comparison is used as a reference. Create and output clock ■.

〔発明の効果〕〔Effect of the invention〕

以上のような本発明によれば、断続的になり勝ちなサー
ボパルスでも追従し、基準信号発生回路の早期安定化が
出来ると言う効果がある。
According to the present invention as described above, even servo pulses that tend to be intermittent can be tracked, and the reference signal generation circuit can be stabilized at an early stage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の詳細な説明するブロック図、第3図は
従来例を説明するブロック図、をそれぞれ示す。 図において、 1.53は位相比較部、 2はチャージポンプ、 3はVCOl        4は1/N分周器、5は
位相/周波数比較部、51は切替制御部、52は周波数
比較部、   54は信号出力部、本命υ月み智は甲フ
“口・ン2圀 勇ζ 1 囚
FIG. 1 is a block diagram showing the principle of the present invention, FIG. 2 is a block diagram explaining the present invention in detail, and FIG. 3 is a block diagram explaining a conventional example. In the figure, 1.53 is a phase comparison section, 2 is a charge pump, 3 is a VCOl, 4 is a 1/N frequency divider, 5 is a phase/frequency comparison section, 51 is a switching control section, 52 is a frequency comparison section, 54 is a frequency comparison section Signal output section, favorite υ Tsuki Michi is Kofu "mouth・n 2 Kuniyoshi ζ 1 prisoner

Claims (1)

【特許請求の範囲】 記録媒体上の所定目標位置へ、ヘッドを位置付けするに
必要な基準クロック([5])をサーボパルス([1]
)を入力して作成する基準信号発生回路であって、 前記基準信号発生回路内に前記サーボパルス([1])
の周波数との周波数比較により前記基準クロック([5
])の発生を制御する機能と、前記サーボパルス([1
])との位相比較にて前記基準クロック([5])の発
生を制御する機能とを有する位相/周波数比較手段([
5])を設け、 前記ヘッドが前記記録媒体上の該目標位置までの移動を
開始し、所定領域までに達するまでの移動速度立上げ期
間(ファーストモード期間)では、前記サーボパルス(
[1])の周波数との周波数比較により制御し、前記所
定移動速度に達した以降の安定期間(ノーマルモード期
間)では、前記サーボパルス([1])との位相比較に
より制御するように前記位相/周波数比較手段(5)を
切替えて前記基準クロック([5])を作成することを
特徴とする基準信号発生回路。
[Claims] A reference clock ([5]) necessary for positioning the head to a predetermined target position on the recording medium is converted to a servo pulse ([1]
), wherein the servo pulse ([1]) is input into the reference signal generation circuit.
The reference clock ([5
)) and the function of controlling the generation of the servo pulse ([1
phase/frequency comparison means ([
5]), and during a movement speed ramp-up period (first mode period) during which the head starts moving to the target position on the recording medium and reaches a predetermined area, the servo pulse (
[1]) is controlled by a frequency comparison with the frequency of the servo pulse ([1]), and in a stable period (normal mode period) after reaching the predetermined movement speed, the control is performed by a phase comparison with the servo pulse ([1]). A reference signal generation circuit characterized in that the reference clock ([5]) is created by switching the phase/frequency comparison means (5).
JP22520485A 1985-10-09 1985-10-09 Reference signal generation circuit Pending JPS6284472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22520485A JPS6284472A (en) 1985-10-09 1985-10-09 Reference signal generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22520485A JPS6284472A (en) 1985-10-09 1985-10-09 Reference signal generation circuit

Publications (1)

Publication Number Publication Date
JPS6284472A true JPS6284472A (en) 1987-04-17

Family

ID=16825608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22520485A Pending JPS6284472A (en) 1985-10-09 1985-10-09 Reference signal generation circuit

Country Status (1)

Country Link
JP (1) JPS6284472A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225682A (en) * 1989-12-05 1991-10-04 Digital Equip Corp <Dec> Servo data disc

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225682A (en) * 1989-12-05 1991-10-04 Digital Equip Corp <Dec> Servo data disc

Similar Documents

Publication Publication Date Title
US4489259A (en) Method and apparatus for controlling a stepper motor
JPS61185095A (en) Controlling method for step motor
US4158800A (en) Control system
JPH036745B2 (en)
US5636196A (en) Optical disc apparatus with selectively shiftable seek operation capture range
JPS6284472A (en) Reference signal generation circuit
US5545963A (en) Seek method and apparatus
US4831471A (en) System for positioning a magnetic head at a center line of a floppy disk track
US4554602A (en) Video signal recording apparatus
US5289448A (en) Rotation control apparatus for use with recording medium
US4902946A (en) Software servo for a rotary head drum of VTR
US5216651A (en) Pickup-drive stabilizing apparatus for an optical disc player
JPS5873045A (en) Capstan servo circuit
JPS6284470A (en) Control system for variable frequency oscillator circuit
JPS6126870B2 (en)
JPS5832412B2 (en) Reference signal formation method for phase synchronization in rotation control system
JP2877314B2 (en) Motor speed control device
JPS61154380A (en) Tape speed control circuit
JP2803416B2 (en) Magnetic recording / reproducing device
JPH05174511A (en) Speed controller
KR100226182B1 (en) Magnetic recording/reproducing device and method thereof
JPH0312382B2 (en)
JPS6295701A (en) Recording or reproducing device
JPH0831124A (en) Clock generating method and magnetic disk device
JP2998400B2 (en) Motor speed control device