JPS6277059A - Voltage multiplier - Google Patents
Voltage multiplierInfo
- Publication number
- JPS6277059A JPS6277059A JP21553985A JP21553985A JPS6277059A JP S6277059 A JPS6277059 A JP S6277059A JP 21553985 A JP21553985 A JP 21553985A JP 21553985 A JP21553985 A JP 21553985A JP S6277059 A JPS6277059 A JP S6277059A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- capacitors
- diodes
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は複数個のダイオード及びコンデンサを組合わ
せて構成され、交流入力を整流逓倍して高電圧を発生す
る電圧逓倍回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a voltage multiplier circuit that is constructed by combining a plurality of diodes and capacitors and generates a high voltage by rectifying and multiplying an AC input.
[発明の技術的背理とその問題点コ
従来より、多数のダイオード及びコンデンサを組合わせ
、交流入力を整流逓倍することにより高電圧を発生する
電圧逓倍回路が種々考えられている。第5図にその構成
例を示す。[Technical background of the invention and its problems] Various voltage multiplier circuits have been considered in the past that combine a large number of diodes and capacitors and generate high voltage by rectifying and multiplying AC input. FIG. 5 shows an example of its configuration.
第5図において、Tはトランスであり、このトランスT
の一次巻線n1には交流電源Aが接続される。このトラ
ンスTの二次巻線n2には中点タップが設けられている
。ここで、二次巻線n2の両側の端子及び中点タップを
それぞれ第1乃至第3の入力端a、b、cとする。尚、
第3の入力端Cは接地される。また、この第3の入力端
Cと出力端にとの間には複数WA(ここでは8個)のダ
イオードD1〜D8を整流の向きが同一となるように直
列に接続したダイオード回路が接続される。In FIG. 5, T is a transformer, and this transformer T
An AC power source A is connected to the primary winding n1. The secondary winding n2 of this transformer T is provided with a center tap. Here, the terminals on both sides of the secondary winding n2 and the center tap are defined as first to third input terminals a, b, and c, respectively. still,
The third input terminal C is grounded. Furthermore, a diode circuit in which a plurality of WA (eight in this case) diodes D1 to D8 are connected in series so that the rectification directions are the same is connected between the third input terminal C and the output terminal. Ru.
すなわち、ダイオードD1のアノードが第3の入力端C
に接続され、ダイオードD8のカソードが出力端kに1
8統される。ここで、上記ダイオード回路の各ダイオー
ド接続点をそれぞれd〜jとする。That is, the anode of the diode D1 is connected to the third input terminal C.
and the cathode of diode D8 is connected to the output terminal k.
8th class. Here, each diode connection point of the diode circuit is designated as d to j.
上記第1の入力端aとダイオード[)7.[)8の接続
点jとの間にはコンデンサC1〜C3を直ケjに接続し
た第1のコンデンサ回路が接続される。The first input terminal a and the diode [)7. A first capacitor circuit in which capacitors C1 to C3 are directly connected to the connection point j of [)8 is connected.
そして、コンデンサC1,C2、C3はそれぞれa−d
、d−g、g−j間に接続される。上記第2の入力端す
とダイオードD13.D7の接続点1との間にはコンデ
ンサC4、C5を直列接続した第2のコンデンサ回路が
接続される。そして、コンデンサC4、C5はそれぞれ
b−3f−*間に接続される。上記第3の入力tHcと
出ノ〕端にとの間にはコンデンサ06〜C8を直列接続
した第3のコンデンサ回路が接続される。そして、コン
デンサC6,C7,C8はそれぞれc−e、e−h、h
−に間に接続される。尚、出力端には負荷Rを介して接
地される。And capacitors C1, C2, C3 are respectively a-d
, d-g, and g-j. The second input terminal has a diode D13. A second capacitor circuit in which capacitors C4 and C5 are connected in series is connected between D7 and connection point 1. Capacitors C4 and C5 are connected between b-3f-*, respectively. A third capacitor circuit having capacitors 06 to C8 connected in series is connected between the third input tHc and the output terminal. And capacitors C6, C7, and C8 are ce, eh, and h, respectively.
– is connected between. Note that the output end is grounded via a load R.
このような構成の電圧逓倍回路は、例えばトランスTの
一次巻線n1に交流電源Aからの方形波交流電圧が印加
され、二次巻線n2の第1及び第2の入力端a、b間に
±2EVの電圧が交互に発生したとすれば、ダイオード
回路の各ダイオードによって決定される充電ループ毎に
、第1及び第2のコンデンサ回路の各コンデンサC1〜
C5の充電電圧にトランスTのa−0間、b−c間また
はa−b間に発生する電圧を加算した電圧が第3のコン
デンサ回路のコンデンサC6〜C8に充電され、結果的
に10EVの電圧を発生することができるものである。In a voltage multiplier circuit having such a configuration, for example, a square wave AC voltage from an AC power supply A is applied to the primary winding n1 of the transformer T, and a voltage is applied between the first and second input terminals a and b of the secondary winding n2. If voltages of ±2EV are generated alternately in the diode circuit, each capacitor C1 to
The voltage obtained by adding the voltage generated between a and 0, b and c, or a and b of the transformer T to the charging voltage of C5 is charged to capacitors C6 to C8 of the third capacitor circuit, resulting in a voltage of 10 EV. It is capable of generating voltage.
この構成は逓倍率が高く、またトランスTに要求される
耐電圧を大幅に軽減できるという利点を有している。This configuration has the advantage that the multiplication factor is high and that the withstand voltage required for the transformer T can be significantly reduced.
また、出力リップルを小さくするために、第6図に示す
ような両波整流形の電圧逓倍回路もある。Furthermore, in order to reduce the output ripple, there is also a double-wave rectification type voltage multiplier circuit as shown in FIG.
この回路は一般に両波整流形コツククロフト・ウオルト
ン回路と称されている。尚、第6図において、第5図と
同一部分には同一符号を付して示す。This circuit is generally referred to as a double-wave rectified Kotscroft-Walton circuit. In FIG. 6, the same parts as in FIG. 5 are designated by the same reference numerals.
第6図において、前記第1乃至第3の入力端a〜Cには
それぞれ複数個(ここでは5個)のコンデンサをそれぞ
れ直列接続してなる第1乃至第3のコンデンサ回路が接
続されている。ここで、第1のコンデンサ回路の各コン
デンサC11〜C15間の接続点を入力端側から順にd
〜Qとし、ざらにコンデンサC15の終端をhとする。In FIG. 6, first to third capacitor circuits each having a plurality of (five in this case) capacitors connected in series are connected to the first to third input terminals a to C, respectively. . Here, connect the connection points between each capacitor C11 to C15 of the first capacitor circuit to d in order from the input end side.
~Q, and roughly assume that the terminal end of the capacitor C15 is h.
また、第2のコンデンサ回路の各コンデンサ016〜0
20間の接続点を入力端側から順にi−2とし、ざらに
コンデンサC20の終端をmとする。さらに、第3のコ
ンデンサ回路の各コンデンサC21〜C25間の接続点
を入力端側から順にn−Qとし、さらにコンデンサC2
5の終端をrとする。上記各コンデンサC11〜C25
の各接続点に対し、C−d−n−i−0間にはそれぞれ
ダイオード[)11〜D14がブリッジ接続され、同様
にn−e−o−j−n間、0−f−o−に−0間、り−
Q−q−クーp間、q−h−r−m−q間にはそれぞれ
ダイオード[)15〜[)18、[]19〜[)22、
D23〜D26、D27〜[)30がブリッジ接続され
ている。そして、出力端及び接地間、には負荷Rが接続
されている。In addition, each capacitor 016 to 0 of the second capacitor circuit
The connection points between the capacitors C20 and C20 are designated as i-2 in order from the input end side, and the terminal end of the capacitor C20 is roughly designated as m. Further, the connection points between the capacitors C21 to C25 of the third capacitor circuit are set as n-Q in order from the input end side, and
Let the end of 5 be r. Each of the above capacitors C11 to C25
Diodes [)11 to D14 are bridge-connected between C-d-n-i-0 for each connection point of ni-0, ri-
Diodes [)15 to [)18, []19 to [)22] are connected between Q-q-coup and q-hr-m-q, respectively.
D23 to D26 and D27 to [)30 are bridge-connected. A load R is connected between the output end and ground.
このような構成の電圧逓信回路では、全てのコンデンサ
を同−容jiC[F]とした場合、回路の出力電圧は次
のような設計計算式が知られており、種々の文献に記さ
れかつ実用化されている。In a voltage transmitting circuit with such a configuration, when all capacitors have the same capacitance jiC[F], the following design calculation formula is known for calculating the output voltage of the circuit, which is described in various documents and is It has been put into practical use.
Eout =2nEin −(上n3
よ 2 上 ■
+ 4 n + 12 n ’)
−−・111f
但し・[:Out:出力電圧[VI
Ein;入力電圧[Vl
n ;逓倍段数
I ;負荷電流[△I
C;単位コンデンサの容量[F]
f :入力周波数[Hzl
一方、コンバータ技術の発展により、交流電源の動作周
波数は年々高周波化されつつある。このため、上記のよ
うな電圧逓倍回路の入力にも高周波電源が使用できるよ
うになり、この回路の有用性はますます高まっている。Eout = 2nEin - (upper n3 yo 2 upper ■ + 4 n + 12 n')
--・111f However・[:Out: Output voltage [VI Ein; Input voltage [Vl n ; Number of multiplication stages I; Load current [△IC; Capacity of unit capacitor [F] f : Input frequency [Hzl] On the other hand, converter technology Due to the development of AC power supplies, the operating frequency of AC power supplies is becoming higher and higher every year. For this reason, a high frequency power supply can now be used as an input to the voltage multiplier circuit as described above, and the usefulness of this circuit is increasing.
したがって、この電圧逓倍回路に対する技術的要求もよ
り高度なものになりつつあるが、この種の電圧逓倍回路
は等価内部インピーダンスが比較的高く、かつ発生電圧
の立上がりもかなり時間を要するばかりでなく、出力リ
ップルが大きく、負荷電流による電圧降下が大きい等の
問題があり、早急にこれらの問題が改善されることが望
まれている。Therefore, the technical requirements for this voltage multiplier circuit are becoming more sophisticated, but this type of voltage multiplier circuit not only has a relatively high equivalent internal impedance and also requires a considerable amount of time for the generated voltage to rise. There are problems such as large output ripple and large voltage drop due to load current, and it is desired that these problems be resolved as soon as possible.
[発明の目的]
この発明は上記のような事情を考慮してなされたもので
、出力電圧の立上がり時間が短く、出力リップルも小さ
く、負荷電流による電圧降下の少ない、極めて高性能な
電圧逓倍回路を提供することを目的とする。[Objective of the Invention] This invention was made in consideration of the above circumstances, and provides an extremely high-performance voltage multiplier circuit that has a short output voltage rise time, small output ripple, and little voltage drop due to load current. The purpose is to provide
[発明の概要1
すなわち、この発明に係る電圧逓倍回路は、任意の′!
@位点に接続されかつ前記電位点に対し互いに逆相等電
圧を発生する第1及び第2の交流源と、複数個のダイオ
ードを整流の向きが同じになるように直列接続し一方端
を前記電位点に接続し他方端を出力端に接続してなるダ
イオード回路と、このダイオード回路の両端に少なくと
も1個のコンデンサを出力コンデンサとして並列に接続
すると共にこの出力コンデンサが複数のコンデンサから
なる場合にはコンデンサ相互の接続点が前記ダイオード
回路の第1のダイオード相互間の接続点に接続してなる
第1のコンデンサ回路と、複数個のコンデンサを直列に
接続してなり複数個の直列コンデンサの一方端を前記第
1の交流源の出力端に接続し他方端をそれぞれ前記ダイ
オード回路の第2のダイオード相互間の接続点に接続し
てなる第2のコンデンサ回路と、’atIi個のコンデ
ンサを直列に接続してなり複数個の直列コンデンサの一
方端を前記第2の交′?PL源の出力端に接続し他方端
を前記ダイオード回路の第3のダイオード相互間の接続
点に接続してなる第3のコンデンサ回路とを有し、前記
第1及び第2の交流源の出力電圧を整流逓倍して前記第
1のコンデンサ回路の他方端に接続される出力端に高電
圧を発生させるものにおいて、前記第1のコンデンサ回
路の任意の出力コンデンサに対して4個のダイオードを
ブリッジ接続しこのダイオードブリッジ回路の2つの入
力端をそれぞれ前記第2及び第3のコンデンサ回路の任
意のコンデンサに接続してなるブリッジ形整流回路を少
なくとも一組以上組込むようにしたことと特徴とするも
のである。[Summary of the Invention 1 That is, the voltage multiplier circuit according to the present invention can be applied to any '!
First and second alternating current sources connected to the potential point and generating equal voltages of mutually opposite phases with respect to the potential point, and a plurality of diodes are connected in series so that the rectification direction is the same, and one end is connected to the A diode circuit that is connected to a potential point and the other end is connected to an output end, and at least one capacitor is connected in parallel to both ends of this diode circuit as an output capacitor, and this output capacitor is composed of multiple capacitors. is a first capacitor circuit in which the connection point between the capacitors is connected to the connection point between the first diodes of the diode circuit, and one of the plurality of series capacitors in which a plurality of capacitors are connected in series. 'atIi capacitors are connected in series with a second capacitor circuit having one end connected to the output end of the first alternating current source and the other end connected to the connection point between the second diodes of the diode circuit. , and one end of the plurality of series capacitors is connected to the second AC'? a third capacitor circuit connected to the output end of the PL source and the other end connected to the connection point between the third diodes of the diode circuit, the outputs of the first and second AC sources; In the device that rectifies and multiplies a voltage to generate a high voltage at the output terminal connected to the other end of the first capacitor circuit, four diodes are bridged for any output capacitor of the first capacitor circuit. At least one set of bridge type rectifier circuits are incorporated in which the two input terminals of the diode bridge circuit are connected to arbitrary capacitors of the second and third capacitor circuits, respectively. It is.
[発明の実施例J
以下、第1図を参照してこの発明の一実施例をj革靴に
説明)る。但し、第1図において、第5図と同一部分に
は同一符号を付して示し、ここでは異なる部分について
のみJべる。[Embodiment J of the Invention An embodiment of the present invention will be described below with reference to FIG. 1. However, in FIG. 1, the same parts as in FIG. 5 are designated by the same reference numerals, and only the different parts are labeled here.
第1図はその構成を示すもので、前記ダイオード回路の
ダイオードD7.D8にはダイオードDa、Dbの直列
回路が並列に接続されている。ここで、ダイオード[)
a、[)bの接続点を2とする。FIG. 1 shows the configuration of the diode D7. of the diode circuit. A series circuit of diodes Da and Db is connected in parallel to D8. Here, the diode [)
Let the connection point of a, [)b be 2.
一方、前記第1のコンデンサ回路の各コンデンサC1〜
C3はそれぞれa−e、e−h、h−j間に接続され、
第2のコンデンサ回路の各コンデンサC4、C5、Ca
はそれぞれb−d、d−Q。On the other hand, each capacitor C1~ of the first capacitor circuit
C3 is connected between a-e, eh, h-j, respectively,
Each capacitor C4, C5, Ca of the second capacitor circuit
are b-d and d-Q, respectively.
g−2間に接続され、第3のコンデンサ回路の各コンデ
ンサC6〜C8はそれぞれC−f、f−i。The capacitors C6 to C8 of the third capacitor circuit are connected between Cf and fi, respectively.
i−に間に接続されている。i-.
すなわら、上記構成において、ダイオードD7゜Da
、Da 、Db はj、Qを入力端、i、kを出力端と
するダイオードブリッジ整流回路を構成しており、第5
図に示した回路が半波整流的な要素を含んでいるのに対
し、上記構成による回路は全波整流回路を有している。That is, in the above configuration, the diode D7°Da
, Da, and Db constitute a diode bridge rectifier circuit with j and Q as input terminals and i and k as output terminals, and the fifth
While the circuit shown in the figure includes a half-wave rectifier element, the circuit with the above configuration has a full-wave rectifier circuit.
そこで、上記のように構成した電圧逓信回路ついて、第
5図及び第6図に示した回路と比較したところ、以下の
ような優れた効果を発揮することがわかった。以下、そ
の具体例について説明する。Therefore, when the voltage transmitting circuit configured as described above was compared with the circuits shown in FIGS. 5 and 6, it was found that it exhibited the following excellent effects. A specific example will be described below.
まず、各回路の第1及び第3の入力1a−0間、第2及
び第3の入力端b−c間にはそれぞれ4000 [V]
の電圧娠幅を持つ対称方形波の電圧が印加されるものと
し、各コンデンサの容伍は全て1000 [PF]とし
、負荷抵抗をR[MΩコとして、無負荷出力電圧40[
KV]を得るときの、負荷時出力電圧、電圧降下、リッ
プル電圧、立上がり時間(負荷室常時電圧の90%に達
するまでの時間)、コンデンサ個数、ダイオード個数に
ついて各回路毎に調べたところ、以下の表に示すように
なった。First, 4000 [V] is applied between the first and third input terminals 1a and 0 and between the second and third input terminals b and c of each circuit.
Assume that a symmetrical square wave voltage with a voltage drop width of
We investigated the output voltage under load, voltage drop, ripple voltage, rise time (time to reach 90% of the constant voltage in the load chamber), number of capacitors, and number of diodes for each circuit when obtaining [KV], and found the following. as shown in the table below.
以上の表から明らかなように、上記構成による電圧逓倍
回路においては、従来の第5図に示した回路に比べて、
立上がり時間はほぼ同一でも、電圧降下は15%も改善
され、リップル電圧も50%も改善されている。ざらに
、その回路構成部品においても、コンデンサ1個、ダイ
オード2個の増加に過ぎない。また、従来量もリップル
電圧が小さくなる回路として代表される第6図に示した
両波整流形コツククロフト・ウオルトン回路と比較して
も、同−無負荷出力時におけるリップル電圧に関して1
0%改善されている。さらに、電圧降下も約35%も改
善されている。その上、立上がり時間も約半分であり、
しかも構成部品の点数は半分以下である。As is clear from the table above, in the voltage multiplier circuit with the above configuration, compared to the conventional circuit shown in FIG.
Even though the rise time is almost the same, the voltage drop is improved by 15% and the ripple voltage is also improved by 50%. Roughly speaking, the number of circuit components is only increased by one capacitor and two diodes. Furthermore, even when compared with the double-wave rectifier Kotscroft-Walton circuit shown in Figure 6, which is representative of a circuit with a small ripple voltage, the conventional amount also shows that the ripple voltage at no-load output is 1.
0% improvement. Furthermore, the voltage drop has also been improved by about 35%. Moreover, the rise time is about half that,
Moreover, the number of component parts is less than half.
したがって、上記のように構成した電圧逓倍回路は、電
圧降下が少なく、またリップル電圧が小さく、さらに立
上がり時間が短いという極めて優れた出力特性を有し、
しかも部品点数もさほど増加する必要がないという利点
を有している。Therefore, the voltage multiplier circuit configured as described above has extremely excellent output characteristics such as low voltage drop, low ripple voltage, and short rise time.
Moreover, it has the advantage that there is no need to increase the number of parts so much.
尚、この発明は上記実施例に限定されるものではなく、
第2図乃至第4図にそれぞれ示すように構成してもよい
。尚、第2図乃至第4図において、それぞれ第1図と同
一部分に同一符号を付して、その説明を省略する。Note that this invention is not limited to the above embodiments,
It may be configured as shown in FIGS. 2 to 4, respectively. In FIGS. 2 to 4, the same parts as in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted.
まず、第2図に示す電圧逓倍回路は、前記ダイオード回
路のダイオード[)1 、 [)2にはダイオードDc
、Qdの直列回路が並列に接続されている。First, the voltage multiplier circuit shown in FIG.
, Qd are connected in parallel.
ここで、ダイオードDc 、Ddの接続点をmとする。Here, the connection point between the diodes Dc and Dd is assumed to be m.
一方、前記第1のコンデンサ回路の各コンデンサC1〜
C3はそれぞれa−d、d−Q、Q−3間に接続され、
第2のコンデンサ回路の各コンデンサC4、C5、Ca
はそれぞれb−x、 /2−f、f−を間に接続され、
第3のコンデンサ回路の各コンデンサC6〜C8はそれ
ぞれc−e。On the other hand, each capacitor C1~ of the first capacitor circuit
C3 is connected between a-d, d-Q, and Q-3, respectively,
Each capacitor C4, C5, Ca of the second capacitor circuit
are connected between b-x, /2-f, f-, respectively,
Each capacitor C6-C8 of the third capacitor circuit is c-e, respectively.
e−h、h−に間に接続されている。すなわら、上記ダ
イオードDI 、D2 、Dc 、Ddはd、mを入力
端、c、eを出力端とするダイオードブリッジ整流回路
を構成している。It is connected between eh and h-. That is, the diodes DI, D2, Dc, and Dd constitute a diode bridge rectifier circuit in which d and m are input terminals, and c and e are output terminals.
次に、第3図に示す電圧逓倍回路は、前記ダイオード回
路のダイオード[)4.[)5にはダイオード[)e
、 [Bの直列回路が並列に接続されている。Next, the voltage multiplier circuit shown in FIG. 3 includes the diode [)4. [)5 has a diode [)e
, [B series circuits are connected in parallel.
ここで、ダイオードDe 、Ofの接続点をnとする。Here, the connection point between the diodes De and Of is assumed to be n.
一方、前記第1のコンデンサ回路の各コンデンサC1〜
C3はそれぞれa−e、e−Q、Q−3間に接続され、
第2のコンデンサ回路の各コンデンサC4、C5、Ca
はそれぞれb−d、d−n、n−i間に接続され、第3
のコンデンサ回路の各コンデンサC6〜C8はそれぞれ
c−f。On the other hand, each capacitor C1~ of the first capacitor circuit
C3 is connected between a-e, e-Q, and Q-3, respectively,
Each capacitor C4, C5, Ca of the second capacitor circuit
are connected between b-d, d-n, and n-i, respectively, and the third
Each of the capacitors C6 to C8 of the capacitor circuit is cf.
f−h、h−に間に接続されている。すなわら、上記ダ
イオードD4.D5.[)e、Dfl、tQ、nを入力
端、f、hを出力端とするダイオードブリッジ整流回路
を構成している。It is connected between f-h and h-. That is, the diode D4. D5. [) A diode bridge rectifier circuit is constructed in which e, Dfl, tQ, and n are input terminals, and f, h are output terminals.
また、第4図に示す電圧逓倍回路は、第1図に示した回
路構成と第2図に示した回路構成とを組合わせたもので
、前記ダイオード回路のダイオード[)7.[)8には
ダイオードQa 、[)bの直列回路が並列に接続され
、ダイオード[)1 、 [)2にはダイオード[)c
、 [)dの直列回路が並列に接続されている。ここ
で、ダイオードDa 、Dbの接続点を2とし、ダイオ
ードDc、Ddの接続点をmとしする。一方、前記第1
のコンデンサ回路の各コンデンサC1〜C3はそれぞれ
a−d、d−Q。The voltage multiplier circuit shown in FIG. 4 is a combination of the circuit configuration shown in FIG. 1 and the circuit configuration shown in FIG. A series circuit of diodes Qa and [)b is connected in parallel to [)8, and a diode [)c is connected to diode [)1 and [)2].
, [)d series circuits are connected in parallel. Here, the connection point between diodes Da and Db is assumed to be 2, and the connection point between diodes Dc and Dd is assumed to be m. On the other hand, the first
The capacitors C1 to C3 of the capacitor circuit are a-d and d-Q, respectively.
Q−3間に接続され、第2のコンデンサ回路の各コンデ
ンサC4、C5、Ca 、Cbはそれぞれb−m、m−
f、f−h、h−Q間に接続され、第3のコンデンサ回
路の各コンデンサC6〜C8はそれぞれC−e、 e
−i 、 i −に間に接続されている。すなわち、
上記ダイオード[)7.Da、Da、[)bはJ、2を
入力端、1.kを出力端とするダイオードブリッジ整流
回路を構成し、上記ダイオードDI 、D2 、Dc
、Ddはd、mG入力端、C,eを出力端とするダイオ
ードブリッジ整流回路を構成している。The capacitors C4, C5, Ca, and Cb of the second capacitor circuit are connected between b-m and m-3, respectively.
The capacitors C6 to C8 of the third capacitor circuit are connected between C-e and e, respectively.
-i, connected between i-. That is,
The above diode [)7. Da, Da, [)b is J, 2 is the input terminal, 1. A diode bridge rectifier circuit is constructed with k as the output terminal, and the diodes DI, D2, Dc
, Dd constitute a diode bridge rectifier circuit with d and mG input terminals, and C and e as output terminals.
すなわち、第2図の電圧逓倍回路は入力段にダイオード
ブリッジ整流回路を構成したものであり、また第3図の
電圧逓倍回路は中間段にダイオードブリッジ整流回路を
構成したものである。これらの回路は、第1図に示した
ような出力段にダイオードブリッジ整流回路を構成した
回路tこ比べて特性的に劣るものの、第5図に示した従
来のものに比べればリップル電圧及び電圧降下の低減の
点で一応の効果を得ることができる。また、第4図に示
した電圧逓倍回路は、第1図と第2図に示した回路構成
を組合わせたものであり、入力段と出力段にダイオード
ブリッジ整流回路を有していることから、特性上非常に
高性能なものである。前記衣にこの回路の各データを示
す。この回路は部品点数がやや多くなること及びやや高
耐電圧のコンデンサを1個必要とする点を考慮しても、
使用目的によっては極めて有効な回路構成と言える。That is, the voltage multiplier circuit of FIG. 2 has a diode bridge rectifier circuit in the input stage, and the voltage multiplier circuit of FIG. 3 has a diode bridge rectifier circuit in the intermediate stage. Although these circuits have inferior characteristics compared to the circuit shown in Figure 1, which has a diode bridge rectifier circuit in the output stage, they have lower ripple voltage and voltage than the conventional circuit shown in Figure 5. A certain effect can be obtained in terms of reducing the descent. Furthermore, the voltage multiplier circuit shown in Figure 4 is a combination of the circuit configurations shown in Figures 1 and 2, and has diode bridge rectifier circuits in the input and output stages. , which has very high performance characteristics. Each data of this circuit is shown in the above figure. Even considering that this circuit has a slightly larger number of components and requires one capacitor with a slightly higher withstand voltage,
This can be said to be an extremely effective circuit configuration depending on the purpose of use.
この他、この発明の要旨を逸脱しない範囲で種々変形し
ても実施可能である。In addition, various modifications can be made without departing from the gist of the invention.
[発明の効果]
以上詳述したようにこの発明によれば、出力電圧の立上
がり時間が短く、出力リップルも小さく、負荷電流によ
る電圧降下の少ない、極めて高性能な電圧逓倍回路を提
供することができる。[Effects of the Invention] As detailed above, according to the present invention, it is possible to provide an extremely high-performance voltage multiplier circuit in which the rise time of the output voltage is short, the output ripple is small, and the voltage drop due to load current is small. can.
第1図はこの発明に係る電圧逓倍回路の一実施例を示す
回路構成図、第2図乃至第4図はそれぞれこの発明に係
る伯の実施例を示す回路構成図、第5図及び第6図はそ
れぞれ従来の電圧逓倍回路の構成を示す回路図である。
A・・・交流電源、T・・・トランス、nl・・・−次
巻線、n2・・・二次巻線、D1〜[)8.[)11〜
D30・・・ダイオード、c1〜ca 、c11〜c2
s、ca −cr 、、。
コンデンサ、R・・・負荷。FIG. 1 is a circuit configuration diagram showing an embodiment of a voltage multiplier circuit according to the present invention, FIGS. Each figure is a circuit diagram showing the configuration of a conventional voltage multiplier circuit. A...AC power supply, T...transformer, nl...-secondary winding, n2...secondary winding, D1~[)8. [)11~
D30...diode, c1~ca, c11~c2
s, ca - cr , . Capacitor, R...Load.
Claims (1)
相等電圧を発生する第1及び第2の交流源と、複数個の
ダイオードを整流の向きが同じになるように直列接続し
一方端を前記電位点に接続し他方端を出力端に接続して
なるダイオード回路と、このダイオード回路の両端に少
なくとも1個のコンデンサを出力コンデンサとして並列
に接続すると共にこの出力コンデンサが複数のコンデン
サからなる場合にはコンデンサ相互の接続点が前記ダイ
オード回路の第1のダイオード相互間の接続点に接続し
てなる第1のコンデンサ回路と、複数個のコンデンサを
直列に接続してなり複数個の直列コンデンサの一方端を
前記第1の交流源の出力端に接続し他方端をそれぞれ前
記ダイオード回路の第2のダイオード相互間の接続点に
接続してなる第2のコンデンサ回路と、複数個のコンデ
ンサを直列に接続してなり複数個の直列コンデンサの一
方端を前記第2の交流源の出力端に接続し他方端を前記
ダイオード回路の第3のダイオード相互間の接続点に接
続してなる第3のコンデンサ回路とを有し、前記第1及
び第2の交流源の出力電圧を整流逓倍して前記第1のコ
ンデンサ回路の他方端に接続される出力端に高電圧を発
生させる電圧逓倍回路において、前記第1のコンデンサ
回路の任意の出力コンデンサに対して4個のダイオード
をブリッジ接続しこのダイオードブリッジ回路の2つの
入力端をそれぞれ前記第2及び第3のコンデンサ回路の
任意のコンデンサに接続してなるブリッジ形整流回路を
少なくとも一組以上組込むようにしたことを特徴とする
電圧逓倍回路。First and second alternating current sources that are connected to an arbitrary potential point and generate voltages of opposite phase to each other with respect to the potential point, and a plurality of diodes are connected in series so that the rectification direction is the same, and one end is connected to the other. A diode circuit connected to the potential point and the other end connected to the output end, and at least one capacitor connected in parallel to both ends of this diode circuit as an output capacitor, and this output capacitor is composed of a plurality of capacitors. A first capacitor circuit in which the connection points between the capacitors are connected to the connection points between the first diodes of the diode circuit, and a plurality of series capacitors in which a plurality of capacitors are connected in series. A second capacitor circuit having one end connected to the output end of the first alternating current source and the other end connected to the connection point between the second diodes of the diode circuit, and a plurality of capacitors connected in series. a plurality of series capacitors, one end of which is connected to the output end of the second alternating current source, and the other end of which is connected to a connection point between the third diodes of the diode circuit; a capacitor circuit, the voltage multiplier circuit rectifies and multiplies the output voltages of the first and second AC sources to generate a high voltage at an output terminal connected to the other end of the first capacitor circuit, Four diodes are bridge-connected to any output capacitor of the first capacitor circuit, and the two input ends of this diode bridge circuit are connected to any capacitors of the second and third capacitor circuits, respectively. 1. A voltage multiplier circuit incorporating at least one set of bridge type rectifier circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21553985A JPS6277059A (en) | 1985-09-28 | 1985-09-28 | Voltage multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21553985A JPS6277059A (en) | 1985-09-28 | 1985-09-28 | Voltage multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6277059A true JPS6277059A (en) | 1987-04-09 |
Family
ID=16674102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21553985A Pending JPS6277059A (en) | 1985-09-28 | 1985-09-28 | Voltage multiplier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6277059A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154382A (en) * | 1998-09-30 | 2000-11-28 | Nec Corporation | High-voltage power supply circuit having a plurality of diode bridges connected in series to the secondary winding of a transformer |
-
1985
- 1985-09-28 JP JP21553985A patent/JPS6277059A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154382A (en) * | 1998-09-30 | 2000-11-28 | Nec Corporation | High-voltage power supply circuit having a plurality of diode bridges connected in series to the secondary winding of a transformer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060083035A1 (en) | Three Phase Rectifier Circuit With Virtual Neutral | |
JP3416950B2 (en) | Single-phase rectifier | |
JPH0429311B2 (en) | ||
JPS6277059A (en) | Voltage multiplier | |
RU2767319C1 (en) | Source with recuperation of power of higher harmonics | |
US4660138A (en) | Multiple output multiple step-up rectifier circuit | |
JPH02133070A (en) | Polyphase full-wave rectifier circuit | |
JPS6277061A (en) | Voltage multiplier | |
Mudeng et al. | Performance Analysis of Hybrid Symmetrical Voltage Multiplier Using Low Pass Filter | |
JPS6277060A (en) | Voltage multiplier | |
US20240063728A1 (en) | Electronic transformer and three-phase four-wire power system thereof | |
JPH0746844A (en) | Power supply | |
GB2148620A (en) | Voltage multiplying rectifier | |
JP3230441B2 (en) | Multiple voltage rectifier circuit | |
TWI813418B (en) | Electronic transformer and three-phase four-wire power system thereof | |
JP7377745B2 (en) | power converter | |
JPS6185069A (en) | Multiple voltage rectifier | |
JPS61224863A (en) | High voltage generator | |
SU1585886A1 (en) | Stage rectifier | |
JPS59194667A (en) | Voltage multiplying rectifier circuit | |
KR910003786B1 (en) | Developing power factor of ac/dc converter | |
Bashir et al. | A Cost-Effective DC Link Multi-Winding Series Connected 40-Pulse Rectifier System | |
SU1078557A1 (en) | Polyphase rectifier with voltage multiplication | |
SU1734177A1 (en) | Ac-to-dc voltage converter | |
SU1669068A1 (en) | Polyphase rectifier with voltage multiplication |